JPH0297111A - Pwm chopping circuit - Google Patents

Pwm chopping circuit

Info

Publication number
JPH0297111A
JPH0297111A JP24938488A JP24938488A JPH0297111A JP H0297111 A JPH0297111 A JP H0297111A JP 24938488 A JP24938488 A JP 24938488A JP 24938488 A JP24938488 A JP 24938488A JP H0297111 A JPH0297111 A JP H0297111A
Authority
JP
Japan
Prior art keywords
transistor
coil
base
output terminal
pwm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24938488A
Other languages
Japanese (ja)
Inventor
Toshiro Shimada
登志郎 嶋田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP24938488A priority Critical patent/JPH0297111A/en
Publication of JPH0297111A publication Critical patent/JPH0297111A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

PURPOSE:To prevent the malfunction of RWM control and thermal runaway due to the rise of power consumption by providing first and second transistor TRs and a diode connected between the output terminal and the second potential supply source and inputting a control signal to the base of the first TR. CONSTITUTION:A coil 30 is charged by turning off a TR Q10. At this time, the Darlington output is obtained because a bias is impressed to the base of a TR Q20. Therefore, a current is supplied to the coil 30 of the load through an output terminal 20 to charge the coil 30. When the TR Q10 is turned on, the TR Q20 is turned off because the base current of the TR Q20 is absorbed. Therefore, the Darlington output is cut off to discharge the coil 30. That is, charging and discharging are repeated on a certain condition to perform RWM chopping. Thus, the chopping operation due to PWM control is stabilized, and thermal runaway does not occur.

Description

【発明の詳細な説明】 [発明の目的] ′(産業上の利用分野) 本発明は半導体集積回路に関するもので、特る。[Detailed description of the invention] [Purpose of the invention] ′ (Industrial application field) The present invention relates to semiconductor integrated circuits, and particularly relates to semiconductor integrated circuits.

(従来の技術) 従来、出力をPWM(Pulse Width  Modulation)チョッピングさ
せる回路においては第2図及び第3図に示すようなもの
が知られている。第2図の例は、トランジスタQ1のベ
ースに入力する制御信号により、このトランジスタQl
をオン・オフさせてPWMチョッピング動作を行なうも
のである。具体的には、トランジスタQ1がオフとなる
と、トランジスタQ2のベースに電源VCCから定電流
源1を通してバイアスが印加されるので、トランジスタ
Q3の出力(以下「ダーリントン出力」という。)を通
して電源Vccから負荷のコイル2に電流が供給され、
コイル2の充電が行なわれる。また、前記トランジスタ
Qlがオンとなると、トランジスタQ2のベース電流が
吸収されダーリントン出力が遮断される。よって、ダイ
オード3を経由してコイル電流が流れ、前記コイル2の
放電が行なわれる。なお、コイル電流は種々の方法によ
ってモニタされ、その増減を一定レベルに保つことによ
りPWM制御される。第3図の例は、PWMチョッピン
グ動作がスイッチSwにより制御されるものである。
(Prior Art) Conventionally, circuits shown in FIGS. 2 and 3 are known as circuits for chopping the output using PWM (Pulse Width Modulation). In the example of FIG. 2, the control signal input to the base of the transistor Q1 causes the transistor Ql to
The PWM chopping operation is performed by turning on and off. Specifically, when the transistor Q1 is turned off, a bias is applied to the base of the transistor Q2 from the power supply VCC through the constant current source 1, so that the load is applied from the power supply VCC through the output of the transistor Q3 (hereinafter referred to as "Darlington output"). Current is supplied to coil 2 of
The coil 2 is charged. Furthermore, when the transistor Ql is turned on, the base current of the transistor Q2 is absorbed and the Darlington output is cut off. Therefore, a coil current flows through the diode 3, and the coil 2 is discharged. Note that the coil current is monitored by various methods, and PWM control is performed by keeping the increase/decrease at a constant level. In the example of FIG. 3, the PWM chopping operation is controlled by a switch Sw.

前者の例では、ダイオード3が半導体集積回路における
サブストレート(p型)とこのサブストレートに形成さ
れる島(n型)とから形成される。このため、このダイ
オード3の順方向電圧VFには等価的にシリーズ抵抗の
電圧降下分が含まれる。すなわち、大電流動作を行なう
程前記順方向電圧V、が増大する。よって、コイル2の
放電時に出力端子4は前記順方向電圧vF分だけマイマ
ス電位に下がるが、これがトランジスタのベース・エミ
ッタ間電圧VBEの2倍以上になると、トランジスタQ
1で吸収していた定電流を全て吸収しきれなくなり、又
はこのトランジスタQ1がインバース動作を起こすこと
により、トランジスタQ2にベース電流が流れ出す。そ
の結果、PWM制御の誤動作及び消費電力pDの上昇に
よる熱暴走が生じる欠点がある。後者の例ではPWMチ
ジッピング動作をスイッチSWにより制御しているため
、このような不具合は生じない。
In the former example, the diode 3 is formed from a substrate (p type) in a semiconductor integrated circuit and an island (n type) formed on this substrate. Therefore, the forward voltage VF of this diode 3 equivalently includes the voltage drop of the series resistance. That is, the forward voltage V increases as the large current operation is performed. Therefore, when the coil 2 is discharged, the output terminal 4 drops to the master potential by the forward voltage vF, but if this becomes more than twice the base-emitter voltage VBE of the transistor, the transistor Q
When the constant current absorbed by the transistor Q1 is no longer able to be absorbed completely, or when the transistor Q1 performs an inverse operation, a base current begins to flow into the transistor Q2. As a result, there is a drawback that thermal runaway occurs due to malfunction of PWM control and increase in power consumption pD. In the latter example, such a problem does not occur because the PWM chip-zipping operation is controlled by the switch SW.

しかしながら、トランジスタQ2のベースに蓄積された
電荷が抜けるまでの時間、すなわちダーリントン出力を
オフ状態にする時間が遅れることにより、チョッピング
周波数を上げることができない欠点がある。
However, there is a drawback that the chopping frequency cannot be increased because of the delay in the time until the charge accumulated in the base of the transistor Q2 is discharged, that is, the time to turn off the Darlington output.

(発明が解決しようとする課題) このように、従来においてはPWM制御の誤動作及び消
費電力の上昇による熱暴走を防ぐこと並びにチョッピン
グ周波数を上げることを同時に満たすことができない欠
点があった。
(Problems to be Solved by the Invention) As described above, the conventional technology has the drawback that it is not possible to simultaneously prevent malfunction of PWM control and thermal runaway due to increased power consumption, and increase the chopping frequency.

よって、本発明の目的は、チョッピング動作の高周波安
定性を確保でき、かつ、寄生効果等によるPWM制御の
誤動作及び消費電力の上昇による熱暴走を防ぐことので
きるPWMチョッピング回路を提供することである。
Therefore, an object of the present invention is to provide a PWM chopping circuit that can ensure high frequency stability of chopping operation and prevent malfunction of PWM control due to parasitic effects and thermal runaway due to increase in power consumption. .

C発明の構成コ (課題を解決するための手段とその作用)上記目的を達
成するために本発明のPWMチョッピング回路は、エミ
ッタが出力端子に接続され、コレクタが定電流源を介し
て第1の電位供給源に接続される第1のトランジスタと
、コレクタが前記第1の電位供給源に接続され、ベース
が前記定電流源と前記第1のトランジスタのコレクタと
の間に接続され、エミッタが出力端子に接続される第2
のトランジスタと、前記出力端子と第2の電位供給源と
の間に接続されるダイオードとを有している。そして、
前記第1のトランジスタのベースに制御信号を入力する
ことにより、前記出力端子からPWMチョッピングされ
た出力が取り出せるようになっている。なお、前記第2
のトランジスタは出力用のパワートランジスタと、この
ドライバ用のトランジスタとから構成されている。
C. Configuration of the Invention (Means for Solving the Problems and Their Effects) In order to achieve the above object, the PWM chopping circuit of the present invention has an emitter connected to an output terminal, and a collector connected to a first a first transistor connected to a potential supply source, a collector connected to the first potential supply source, a base connected between the constant current source and the collector of the first transistor, and an emitter connected to the first transistor; the second connected to the output terminal
and a diode connected between the output terminal and a second potential supply source. and,
By inputting a control signal to the base of the first transistor, a PWM chopped output can be taken out from the output terminal. Note that the second
The transistor consists of an output power transistor and a driver transistor.

このような構成によれば、出力端子がマイナス電位にな
っても制御トランジスタは飽和しているため、PWM制
御によるチョッピング動作は安定し、熱暴走も起こさな
い。また、ドライバトランジスタのベースに蓄積された
電荷は制御トランジスタによって瞬時放電することがで
きるため、周波数の高い領域でも安定してチョッピング
動作を行なうことができる。
According to such a configuration, even if the output terminal becomes a negative potential, the control transistor is saturated, so the chopping operation by PWM control is stable and thermal runaway does not occur. Further, since the charge accumulated in the base of the driver transistor can be instantaneously discharged by the control transistor, chopping operation can be performed stably even in a high frequency range.

(実施例) 以下、図面を参照して本発明の一実施例を詳細に説明す
る。
(Example) Hereinafter, an example of the present invention will be described in detail with reference to the drawings.

第1図は本発明のPWMチョッピング回路を示したもの
である。制御信号がベースに入力する制御用のnpn 
トランジスタQtoのエミッタは出力端子20に接続さ
れている。また、このトランジスタQIOのコレクタは
ドライバ用のnpnトランジスタQ20のベースに接続
され、この接続点と電源VCCとの間には定電流源IO
が接続されている。前記トランジスタQ20のコレクタ
は電源VCCに接続され、エミッタは出力用のnpnパ
ワートランジスタQ30のベースに接続されている。前
記トランジスタQ30のコレクタは電源VCCに接続さ
れ、エミッタは出力端子20に接続されている。さらに
、前記出力端子20と接地点GNDとの間にダイオード
DIOが接続されている。また、負荷としてのコイル3
0が出力端子20と接地点GNDとの間に接続されてい
る。
FIG. 1 shows a PWM chopping circuit according to the present invention. NPN for control where the control signal is input to the base
The emitter of transistor Qto is connected to output terminal 20. In addition, the collector of this transistor QIO is connected to the base of the driver npn transistor Q20, and a constant current source IO is connected between this connection point and the power supply VCC.
is connected. The collector of the transistor Q20 is connected to the power supply VCC, and the emitter is connected to the base of an output npn power transistor Q30. The collector of the transistor Q30 is connected to the power supply VCC, and the emitter is connected to the output terminal 20. Furthermore, a diode DIO is connected between the output terminal 20 and the ground point GND. Also, the coil 3 as a load
0 is connected between the output terminal 20 and the ground point GND.

このような構成において、制御用のトランジスタQ1o
はそのベースに入力する制御信号によりPWMチョッピ
ング動作の制御を行なっている。
In such a configuration, the control transistor Q1o
controls the PWM chopping operation by a control signal input to its base.

また、出力用のパワートランジスタQ30及びそのドラ
イバ用のトランジスタQ20はダーリントン接続されて
いて、前記パワートランジスタQ30からダーリントン
出力を得ることができる。
Furthermore, the output power transistor Q30 and its driver transistor Q20 are Darlington connected, and a Darlington output can be obtained from the power transistor Q30.

定電流源10はダーリントン接続されたトランジスタQ
30及びQ20をオンするためのものである。
Constant current source 10 is Darlington connected transistor Q.
30 and Q20.

ダイオードDi(lは負荷の放電用に設けている。The diode Di(l) is provided for discharging the load.

次に、前記PWMチョッピング回路の動作について同図
をもとに説明する。コイル30の充電はトランジスタQ
+oをオフすることにより行なう。
Next, the operation of the PWM chopping circuit will be explained based on the same figure. The coil 30 is charged by the transistor Q.
This is done by turning off +o.

この時、トランジスタQ20のベースにはバイアスが印
加されるのでダーリントン出力を得ることができる。よ
って、負荷のコイル30には出力端子20を介して電流
が供給され、前記コイル3oの充電が行なわれる。続い
て、トランジスタQ1oをオンすると、トランジスタQ
20のベース電流が吸収されるので、このトランジスタ
Q20がオフになる。よって、ダーリントン出力が遮断
されるためダイオードDIOを経由してコイル電流が流
れ、前記コイル30の放電が行なわれる。すなわち、こ
の充電及び放電を一定の条件で繰り返すことによりPW
Mチョッピングすることができる。ところで、放電の際
、出力端子は大電力動作を行なうほどマイナス電位に下
がるが、前記トランジスタQ+oが飽和しているため、
ダーリントン接続されたトランジスタQ2o及びQ30
にはオン電圧を与えない。なお、定電流がトランジスタ
Q+。
At this time, since a bias is applied to the base of transistor Q20, a Darlington output can be obtained. Therefore, current is supplied to the load coil 30 via the output terminal 20, and the coil 3o is charged. Next, when transistor Q1o is turned on, transistor Q
Since the base current of Q20 is absorbed, this transistor Q20 is turned off. Therefore, since the Darlington output is cut off, a coil current flows through the diode DIO, and the coil 30 is discharged. That is, by repeating this charging and discharging under certain conditions, PW
M can be chopped. By the way, during discharging, the output terminal drops to a negative potential as the higher power operation is performed, but since the transistor Q+o is saturated,
Darlington connected transistors Q2o and Q30
Do not apply on-voltage to Note that the constant current is transistor Q+.

を通してコイル30に供給されることになるが、チョッ
ピング動作電流に対して充分小さいため問題はない。
Although the current is supplied to the coil 30 through the current, there is no problem because the current is sufficiently small compared to the chopping operation current.

このように、本発明のPWMチョッピング回路において
は、出力端子20がマイナス電位になっても、トランジ
スタQIOは飽和しているので、ダーリントン接続され
たトランジスタQ20及びQ3oにはオン電圧を与えな
い。よって、PWM制御によるチョッピング動作は安定
し、熱暴走も生じることがない。また、トランジスタQ
20のベースに蓄積された電荷はトランジスタQ1oに
よって瞬時放電することができるため、周波数の高い領
域でも安定してチョッピング動作を行なうことができる
As described above, in the PWM chopping circuit of the present invention, even if the output terminal 20 becomes a negative potential, since the transistor QIO is saturated, no on voltage is applied to the Darlington-connected transistors Q20 and Q3o. Therefore, the chopping operation by PWM control is stable and thermal runaway does not occur. Also, transistor Q
Since the charges accumulated in the base of the transistor Q1o can be instantaneously discharged by the transistor Q1o, the chopping operation can be performed stably even in a high frequency range.

[発明の効果コ 以上、説明したように本発明のPWMチョッピング回路
によれば次のような効果を奏する。
[Effects of the Invention] As explained above, the PWM chopping circuit of the present invention provides the following effects.

負荷の放電時において、制御トランジスタは飽和してい
るため、PWM制御によるチョッピング動作は安定し、
熱暴走も起こさない。また、ドライバトランジスタのベ
ースに蓄積された電荷は前記制御トランジスタによって
瞬時放電することができるため、周波数の高い領域でも
安定してチョッピング動作を行なうことができる。
When the load is discharged, the control transistor is saturated, so the chopping operation by PWM control is stable.
No thermal runaway occurs. Further, since the charge accumulated in the base of the driver transistor can be instantaneously discharged by the control transistor, the chopping operation can be performed stably even in a high frequency region.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明のPWMチョッピング回路について説明
するための回路図、第2図及び第3図はそれぞれ従来の
PWMチョッピング回路を示す回路図である。 10・・・定電流源、20・・・出力端子、Q+。 Q2 o + Q3 o・・・トランジスタ、Dlo・
・・ダイオード、VCC・・・電源、GND・・・接地
点。
FIG. 1 is a circuit diagram for explaining the PWM chopping circuit of the present invention, and FIGS. 2 and 3 are circuit diagrams showing conventional PWM chopping circuits, respectively. 10... Constant current source, 20... Output terminal, Q+. Q2 o + Q3 o...Transistor, Dlo・
...Diode, VCC...power supply, GND...ground point.

Claims (1)

【特許請求の範囲】[Claims] エミッタが出力端子に接続され、コレクタが定電流源を
介して第1の電位供給源に接続される第1のトランジス
タと、コレクタが前記第1の電位供給源に接続され、ベ
ースが前記定電流源と前記第1のトランジスタのコレク
タとの間に接続され、エミッタが出力端子に接続される
第2のトランジスタと、前記出力端子と第2の電位供給
源との間に接続されるダイオードとを具備し、前記第1
のトランジスタのベースに制御信号を入力することによ
り前記出力端子からPWMチョッピングされた出力が得
られることを特徴とするPWMチョッピング回路。
a first transistor whose emitter is connected to the output terminal and whose collector is connected to the first potential supply source via a constant current source; whose collector is connected to the first potential supply source and whose base is connected to the constant current source; a second transistor connected between the source and the collector of the first transistor and having an emitter connected to the output terminal; and a diode connected between the output terminal and the second potential supply source. comprising: the first
A PWM chopping circuit characterized in that a PWM chopped output is obtained from the output terminal by inputting a control signal to the base of the transistor.
JP24938488A 1988-10-03 1988-10-03 Pwm chopping circuit Pending JPH0297111A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24938488A JPH0297111A (en) 1988-10-03 1988-10-03 Pwm chopping circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24938488A JPH0297111A (en) 1988-10-03 1988-10-03 Pwm chopping circuit

Publications (1)

Publication Number Publication Date
JPH0297111A true JPH0297111A (en) 1990-04-09

Family

ID=17192203

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24938488A Pending JPH0297111A (en) 1988-10-03 1988-10-03 Pwm chopping circuit

Country Status (1)

Country Link
JP (1) JPH0297111A (en)

Similar Documents

Publication Publication Date Title
US5977814A (en) Driving circuit for IGBT
US6791424B2 (en) Piezoelectric oscillator
JPH03185916A (en) Adaptive gate charging circuit for power fet
US5017816A (en) Adaptive gate discharge circuit for power FETS
JP2998175B2 (en) Control circuit
US4491807A (en) FET Negative resistance circuits
US4246501A (en) Gated back-clamped transistor switching circuit
KR960016010B1 (en) Delayed-pulse generator
JPS5763280A (en) Driving circuit for heat-sensitive recorder
JPH07212156A (en) Limiter circuit
US5834964A (en) Lateral PNP fast turn-on circuit
JPH0297111A (en) Pwm chopping circuit
JPH03141720A (en) Power switch circuit
US4843253A (en) Monolithically integratable circuit for the generation of extremely short duration current pulses
JPH11234108A (en) Switching device for switching inductive load
JPH0722851A (en) Control circuit of zero-bias current low-side driver
US5616971A (en) Power switching circuit
US5903425A (en) Lateral PNP fast turn-off circuit
JP2776621B2 (en) Output circuit
JPS61120521A (en) Transistor driving circuit
JP2623739B2 (en) Sawtooth oscillation circuit
JP2545730Y2 (en) IC interface circuit
JP2710334B2 (en) Power amplifier
JP3008029U (en) Turn-off time improvement circuit
JP3624541B2 (en) Driver circuit