JPH0294594A - Manufacture of thin film multilayer substrate - Google Patents

Manufacture of thin film multilayer substrate

Info

Publication number
JPH0294594A
JPH0294594A JP63244087A JP24408788A JPH0294594A JP H0294594 A JPH0294594 A JP H0294594A JP 63244087 A JP63244087 A JP 63244087A JP 24408788 A JP24408788 A JP 24408788A JP H0294594 A JPH0294594 A JP H0294594A
Authority
JP
Japan
Prior art keywords
wiring pattern
pattern
thin film
manufacturing
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63244087A
Other languages
Japanese (ja)
Other versions
JP2590234B2 (en
Inventor
Toshiaki Ichinose
敏彰 一ノ瀬
Chie Yamanaka
山中 千絵
Yasuo Nakagawa
中川 泰夫
Nobuyuki Akiyama
秋山 伸幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63244087A priority Critical patent/JP2590234B2/en
Publication of JPH0294594A publication Critical patent/JPH0294594A/en
Application granted granted Critical
Publication of JP2590234B2 publication Critical patent/JP2590234B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PURPOSE:To improve the yield of an object with small quantity production and high cost by optically detecting to inspect a wiring pattern on the insulating films of layers, correcting a defective part, and then forming the insulating film and the wiring pattern of the next layer. CONSTITUTION:An aluminum wiring pattern 102a and a PIQ 103a of an insulating film are formed on a ceramic board 100, and a through hole for connecting to the wiring pattern of a lower layer is formed. Then, aluminum is formed in a film, coated with photoresist 104a thereon, exposed, developed, etched, and the photoresist 104a is peeled. Then, the pattern is inspected, and a defective part is corrected on the basis of the result. An insulating film PIQ 103b is formed, and a wiring pattern is formed. Thus, since the inspection is conducted to be corrected after the wiring patterns of the layers are completed, defects are not accumulated. Accordingly, its yield can be raised.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、絶縁族と配線パターンからなる薄膜多層基板
の製造方法に関し、特に計′X磯等に用いられるセラミ
ック基板上に形成された薄膜多層パターンの製造方法に
関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a method for manufacturing a thin film multilayer substrate consisting of an insulating group and a wiring pattern, and in particular to a method for manufacturing a thin film multilayer substrate formed on a ceramic substrate used for example. The present invention relates to a method for manufacturing a multilayer pattern.

〔従来の技術〕[Conventional technology]

従来のLSI等の薄膜多層基板の製造方法は、特開昭5
7−208153号公−#にあるような外観検査装置や
山口他、「ウェハ微l]−寸法測定技術」、精密工学会
誌54 / 4 / 198B 、第34頁から第38
頁において論じられている線幅副長装置によってパター
ンのできばえを検査し、プロセスの状態を監視しなから
製造するものであり、このような横歪工程で欠陥が検出
されたチップは最終的には捨てられていた。
The conventional manufacturing method of thin film multilayer substrates such as LSI is described in Japanese Unexamined Patent Publication No. 5
No. 7-208153 - Appearance inspection equipment as described in #, Yamaguchi et al., "Wafer Micro-Dimension Measurement Technology", Journal of the Japan Society for Precision Engineering, 54/4/198B, pp. 34 to 38
The pattern quality is inspected using a line width sub-length device, which is discussed in this paper, and the process status is monitored before manufacturing, and chips in which defects are detected during such a lateral strain process will be rejected in the final It had been abandoned.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上記従来技術は、LSIチップのようにシリコンウエノ
1を用いて大量に生産することを想定しており、セラミ
ック多層基板上に多層の薄膜配線ノくターンを形成する
ような少雪先注でしかも生産コストのかかる対象物の製
造方法について想定したものではなかった。
The above-mentioned conventional technology assumes mass production using silicon wafer 1 like LSI chips, and requires a small pre-pouring method such as forming multilayer thin film wiring turns on a ceramic multilayer substrate. It was not intended to be a manufacturing method for objects that require high production costs.

本発明は、上記のような少量生産でかつ生産コストのか
かる対象物の歩留りを向上させる方法を提供することを
目的とする。
An object of the present invention is to provide a method for improving the yield of the above-mentioned objects that are produced in small quantities and require high production costs.

また、本発明の他の目的は、検量、修正の効率な向上さ
せることにある。
Another object of the present invention is to improve the efficiency of calibration and correction.

〔課題を解決するための手段〕[Means to solve the problem]

上記目的を達成するためには、薄膜製造工程において、
冬場の絶縁膜上の配線パターンを元字市に検出して検査
し、欠陥部分を修正してから、その上に次の層の絶縁膜
および配吻パターンを形成する方法をとるものである。
In order to achieve the above purpose, in the thin film manufacturing process,
This method involves detecting and inspecting the wiring pattern on the insulating film in winter, correcting defective parts, and then forming the next layer of insulating film and the wiring pattern thereon.

上記他の目的を達成するために、杷娠腺の透過率が小さ
くかつ配線パターンの反射率か尚い領域の波長の元を照
明または検出する手段を用いるようにしたものである。
In order to achieve the above-mentioned other objects, a means is used for illuminating or detecting a source of wavelength in a region where the transmittance of the gland is low and the reflectance of the wiring pattern is low.

また、上記他の目的を達成するために、パターンからの
正反射光だけでな(、散乱光を検出する手段を用いるよ
うにしたものである。
Furthermore, in order to achieve the other objects mentioned above, means for detecting not only specularly reflected light from the pattern but also scattered light is used.

また、上記他の目的を達成するために、パターンを多方
向から照明し、反射光を検出する手段を用いるようにし
たものである。
In addition, in order to achieve the other objects mentioned above, a means is used for illuminating the pattern from multiple directions and detecting reflected light.

〔作用〕[Effect]

前記目FfJは、各層の配線パターンを検査して、欠陥
部分を修正してからその上に次の層のパターンを形成す
るため、欠陥を累積させることがな(、歩留りを向上さ
せることができる。
The above-mentioned FfJ inspects the wiring pattern of each layer, corrects defective parts, and then forms the pattern of the next layer on top of it, so defects do not accumulate (and yield can be improved). .

また、?e縁膜の透過率が小さくかつ配線パターンの反
射率が高い領域の波長の光を用いることにより、第2図
に示すように絶縁族の下にある下層のパターンからの反
射光がきわめて弱(なり、最上層にある配線パターンだ
けを顕在化することが可能になる。これにより、すでに
検査・修正済の下層の欠陥部分を検出しないようにでき
るため、検査および修正の効率か向上する。
Also,? By using light with a wavelength in the region where the transmittance of the edge film is low and the reflectance of the wiring pattern is high, the reflected light from the underlying pattern below the insulating group is extremely weak (as shown in Figure 2). This makes it possible to reveal only the wiring pattern on the top layer.This makes it possible to avoid detecting defective parts in the lower layer that have already been inspected and corrected, improving the efficiency of inspection and correction.

また、段差を有したパターンを照明すると、第3図に示
すようにパターン段差部分に照射された光は側方に逃げ
てしまい、段差部分が暗く検出されてしまい、この部分
が断線しているのか段差部分なのか判別できない。そこ
で、側方に散乱された光も検出す金ことによって、段差
部分も明る(検出することができるようになる。このた
め、欠陥部分の虚報または見逃しが少(なり歩留りを向
上させることができる。
In addition, when illuminating a pattern with steps, the light irradiated on the step portion of the pattern escapes to the side, resulting in the step portion being detected as dark and causing a disconnection at this portion. I can't tell if it's a step part or not. Therefore, by detecting light that is scattered to the side, it is possible to detect even the brightest stepped areas.Therefore, there are fewer false alarms or oversights of defective areas (and the yield can be improved). .

また、第4図に示すように、多方向から照明すると、段
差部分も明石(検出することができる。
Furthermore, as shown in FIG. 4, when illuminated from multiple directions, the stepped portion can also be detected.

〔芙抛例〕 以下、本発明の一実施例を第1図により説明する。[Examples] An embodiment of the present invention will be described below with reference to FIG.

第1図の工程1でセラミック基板100上にアルミ配線
パターン102α が形成されている。工程2において
絶縁膜であるp I Q 10!lα を形成し、工程
5において下層の配線パターンと接続をとるためにスル
ーホールを形成する。次に工程4でアルミを底膜し、工
程5で7オトレジスト104α をアルミの上に塗布し
、蕗元、現像を行ない、工程6にてアルミをエツチング
してレジスト104α をはく離する。工程60図では
、短絡欠陥を図示しである。そして、工程7でパターン
検査を行ない、その結果に基づいて工程8にて欠陥部分
を修正する。そして、欠陥部分を修正した後、工程9で
絶縁膜p I Q 105b  を成膜し、工程10〜
16で配線パターンを形成するものである。
In step 1 of FIG. 1, an aluminum wiring pattern 102α is formed on the ceramic substrate 100. In step 2, the insulating film p I Q 10! lα is formed, and in step 5, a through hole is formed to connect with the underlying wiring pattern. Next, in step 4, a bottom film of aluminum is formed, and in step 5, a 7-photoresist 104α is applied on the aluminum, followed by development, and in step 6, the aluminum is etched and the resist 104α is peeled off. In the process 60 diagram, a short circuit defect is illustrated. Then, in step 7, pattern inspection is performed, and based on the result, defective portions are corrected in step 8. After correcting the defective portion, an insulating film p I Q 105b is formed in step 9, and steps 10 to 10 are performed.
16, a wiring pattern is formed.

本実施例によれば、各層の配線パターンの形成完了後に
検査し修正するため、欠陥が累積しない。
According to this embodiment, since the wiring pattern of each layer is inspected and corrected after completion of formation, defects do not accumulate.

したかつて歩留りを上げることが可能になる。This makes it possible to increase yields.

また、本実地例においては、絶縁膜と配線パターンから
なる薄膜多層基板の製造方法忙ついて示したが、第15
区に示すような抵抗膜を絶縁膜上に形成している対象の
製造方法についても、適用できる。
In addition, in this practical example, we have shown a method for manufacturing a thin film multilayer board consisting of an insulating film and a wiring pattern.
The present invention can also be applied to a method of manufacturing an object in which a resistive film is formed on an insulating film as shown in Section 1.

上記に説明した実施例では、配線パターンのエツチング
完了後に検査し修正することを想定しているが、絶縁膜
上に金属膜を成膜し、配線パターンを形成するためにレ
ジストを塗布し現像処理な完了した段階で検査し修正す
ることも可能である。
In the embodiment described above, it is assumed that the wiring pattern is inspected and corrected after etching is completed, but a metal film is formed on the insulating film, and a resist is applied and developed to form the wiring pattern. It is also possible to inspect and correct it once it is completed.

この場合には、欠陥があった巻付にレジストノ(ターン
をはく離し、再度レジストパターンを作ればよい。
In this case, the resist pattern can be created again by peeling off the resist turns on the defective winding.

次に、配線パターンを光学的VC鵬在化するための実施
例を第5図に示す。
Next, FIG. 5 shows an embodiment for optically incorporating a VC into a wiring pattern.

レーザ5(Hは直線偏光を持ち、レーザ光はビームエキ
スパンダ502にて広げらnル−ザの直線偏光をそのま
ま通すようKfiitかれた偏光ビームスプリッタ50
3、および直線偏光を円偏光にする174波長板504
を通し、集光レンズ505により適2当な大きさのスポ
ット光忙絞られて、対象物110に照射される。このス
ポット光は、照明光路中に設置された走査ミラー506
によりて走査され、走査方向と垂直な方向にステージ5
07ヲモータ508により駆動し、対象物110の全面
をスポット光走査できるようにする。対象物の反射光の
うち、側方に反射した散乱光は積分球509で集められ
、検出器510α、アンプ511αにより電気信号に変
換される。一方、正反射光は走査ミラーso6.果元レ
ンズ505を通過し、1/4波長板504を通過した際
に円偏光であったものが再び直線偏光に変換される。た
だし、この直線偏光の偏光面は、光源のレーザの偏光面
とは直角になっており、偏光ビームスプリッタ503に
より胛明光路より分離され、検出器510b*アンプ5
11bにより電気信号に変換される。アンプ511α*
 511bの出力信号はそれぞれA/D変換器512α
、 512bでデジタル信号に変換され、比率設定器5
13α、 515bにより適当な係数K 、 K’をそ
れぞれ掛け、加算器514により両方の信号を加昇し、
パターン形状検査処理装置515に送られる。
The laser 5 (H has linearly polarized light, the laser light is expanded by a beam expander 502, and the polarizing beam splitter 50 is adjusted so that the linearly polarized light of the n laser passes through as it is.
3, and a 174-wave plate 504 that converts linearly polarized light into circularly polarized light.
, a light spot of an appropriate size is condensed by a condenser lens 505 and irradiated onto the object 110 . This spot light is transmitted to a scanning mirror 506 installed in the illumination optical path.
stage 5 in the direction perpendicular to the scanning direction.
07 is driven by a motor 508 so that the entire surface of the object 110 can be scanned with the spot light. Of the reflected light from the object, scattered light reflected laterally is collected by an integrating sphere 509 and converted into an electrical signal by a detector 510α and an amplifier 511α. On the other hand, the specularly reflected light is reflected by the scanning mirror so6. When the light passes through the lens 505 and the quarter-wave plate 504, the circularly polarized light is again converted into linearly polarized light. However, the polarization plane of this linearly polarized light is perpendicular to the polarization plane of the laser of the light source, and is separated from the light path by the polarizing beam splitter 503, and is sent to the detector 510b*amplifier 5.
11b into an electrical signal. Amplifier 511α*
The output signals of 511b are each sent to an A/D converter 512α.
, 512b, it is converted into a digital signal, and the ratio setter 5
13α and 515b by appropriate coefficients K and K', and adder 514 increases both signals.
It is sent to the pattern shape inspection processing device 515.

パターン形状検査処理装置の例を第6図に示す。An example of a pattern shape inspection processing device is shown in FIG.

あらかじめ各層のパターン形状を記憶するパターンメモ
リ702に正常なパターン形状を入力してお(。そして
、検査前に現在検査すべき最上層のパターンたとえば7
02−2を選択する。加算器514からの信号は2値化
回路701により2値化され、パターン検出と同期して
パターンメモリ702−2から正常パターンの2値信号
を読み出し、排他的論理和703により比較する。正常
パターンと異なる部分があれば、°1°を出力するので
欠陥判定回路704によりこれを検出してその結果を出
力するものである。
A normal pattern shape is input in advance into the pattern memory 702 that stores the pattern shape of each layer (. Then, before inspection, the pattern of the top layer to be inspected, for example, 7
Select 02-2. The signal from the adder 514 is binarized by the binarization circuit 701, and in synchronization with pattern detection, the binary signal of the normal pattern is read out from the pattern memory 702-2 and compared by exclusive OR 703. If there is a portion that differs from the normal pattern, a value of 1° is output, so the defect determination circuit 704 detects this and outputs the result.

レーザ501の波長は、第7図に示すよう(g−、Al
配線パターンと絶*V、抵抗膜との反射率の差が大きく
とれる4 5 (l nm以下の波長を選ぶ。このよう
な波長を持つレーザとしては、He −Cdレーザの4
42rLm 、 325rLm 、 Ar  レーザの
564nm 、 351rLmのものが利用できる。対
象物に照射さ扛たスポット光は、第2図に示すようにパ
ターン201α が平坦であれば上方に反射され、こ扛
をとらえnはパターン201α を顕在化することがで
きる。しかし、第3図に示すようにパターン201には
段差もあり、この部分圧照射された光は側方に散乱され
、上方に反射される光だけを検出し曵いたのでは、この
ような段差部分が暗くなり7F!縁膜部分であるのか段
差部分であるのか区別がつかない。そこで、正反射光だ
けでなく散乱光も積分球509で集めて検出し、正反射
光と合わせて出力することにより段差を持ったパターン
でも顕在化することができる。
The wavelength of the laser 501 is as shown in FIG.
Select a wavelength of 45 (l nm or less) that provides a large difference in reflectance between the wiring pattern and the absolute*V and resistive film.
42rLm, 325rLm, 564nm Ar laser, and 351rLm are available. The spot light irradiated onto the object is reflected upward if the pattern 201α is flat as shown in FIG. However, as shown in Fig. 3, the pattern 201 also has a step, and the light irradiated with this partial pressure is scattered to the side, and if only the light reflected upward was detected and drawn, such a step would be detected. The part gets dark and it's on the 7th floor! It is difficult to distinguish whether it is the membranous part or the stepped part. Therefore, by collecting and detecting not only the specularly reflected light but also the scattered light with the integrating sphere 509 and outputting it together with the specularly reflected light, even a pattern with steps can be realized.

また配hパターンの形成状態によっては、反射光の5ち
正反射成分が小さく散乱成分が大きい場合がある。この
場合には、散乱光成分の検出だけでパターンを顕在化す
ることが可能である。
Further, depending on the formation state of the h-array pattern, the regular reflection component of the reflected light may be small and the scattered component may be large. In this case, it is possible to make the pattern apparent just by detecting the scattered light components.

また、本実施例においては、デジタル48号に変換した
後K、正反射光検出出力と散乱光検出出力のそれぞれ釦
検出効率の差や検出器510(Z 、 510bの検出
感度の差などを補正する係数515α、 515bを掛
けており、これは計算機等の指示により容易に変換する
ことができる。
In addition, in this embodiment, after converting to digital No. 48, the difference in button detection efficiency between the regular reflection light detection output and the scattered light detection output, and the difference in detection sensitivity of the detectors 510 (Z, 510b) are corrected. are multiplied by coefficients 515α and 515b, which can be easily converted by instructions from a computer or the like.

この実施例では、走査ミラー506によりスポット元を
走査しているが、回転多面体や音響光学素子などにより
スポット元走査できることはもちろんである。
In this embodiment, the spot source is scanned by the scanning mirror 506, but it goes without saying that the spot source can be scanned by a rotating polyhedron, an acousto-optic element, or the like.

次にパターン修正装置の例を第8図および第9図に示す
Next, an example of a pattern correction device is shown in FIGS. 8 and 9.

第8図は、レーザでパターンの余分な部分をカットする
装置の例で、第5図に示したような検査装置にて得られ
た欠陥の位置データをもとに、Xyステージ507を動
かす。そして光源904で試料110を照明し、TV左
カメラ01で修正すべき欠陥であるか確認する。修正す
べぎ欠陥であった場合には、レーザ906よりレーザを
照射し、欠陥を修正するものである。
FIG. 8 shows an example of a device that uses a laser to cut out unnecessary parts of a pattern, and an XY stage 507 is moved based on defect position data obtained by an inspection device like the one shown in FIG. Then, the light source 904 illuminates the sample 110, and the TV left camera 01 confirms whether there is a defect that should be corrected. If it is a defect that should be corrected, the laser 906 irradiates the defect to correct the defect.

第9図は、パターンが切れている部分に新しくパターン
をつぎ足すための装置の例である。欠陥の位置データを
もとに、xyステージ302を動かし、光源904とT
V左カメラ01を用いて修正すべき欠陥の確認とする。
FIG. 9 is an example of an apparatus for adding a new pattern to a cut-off part of the pattern. Based on the defect position data, the xy stage 302 is moved and the light source 904 and T
The defect to be corrected is confirmed using the V left camera 01.

そして、チャンバ内にCVDガス908を送り込み、レ
ーザ906を用いて反応を起こし、目的の場所にパター
ンをつぎ足すものである。CVDガス908は、パター
ンの材質に合わせて選ぶ。たとえばアルミパターンの場
合には、トリメチルアルミやトリインブチルアルミを用
いる。またレーザ906としては、エキシマレーザや、
4r  レーザ、YAGレーザ等を用いれはよい。
Then, a CVD gas 908 is sent into the chamber, a reaction is caused using a laser 906, and a pattern is added at a desired location. The CVD gas 908 is selected depending on the material of the pattern. For example, in the case of an aluminum pattern, trimethylaluminum or triimbutylaluminum is used. Further, as the laser 906, an excimer laser,
A 4r laser, a YAG laser, etc. may be used.

第10図に最上層パターン顕在化の第2の実施例を示す
。本実施例は、第5図の実施例の偏光ビームスプリッタ
503と174波長板504による正反射光検出の代り
K、ハーフミラ−521,集光レンズ522により正反
射光を検出するものである。また、正反射光検出信号と
散乱光検出信号をオペアンプ520によりアナミグ電圧
で加昇するものである。
FIG. 10 shows a second example of revealing the top layer pattern. In this embodiment, instead of detecting specularly reflected light using the polarizing beam splitter 503 and 174 wavelength plate 504 in the embodiment shown in FIG. 5, specularly reflected light is detected using a half mirror 521 and a condensing lens 522. Further, the specular reflection light detection signal and the scattered light detection signal are boosted by an anamig voltage using an operational amplifier 520.

本実施例によれは、簡単な構成で正反射光と散乱光の検
出信号を取り出すことができる。
According to this embodiment, detection signals of specularly reflected light and scattered light can be extracted with a simple configuration.

第11図に最上層パターン顕在化の第3の実施例を示す
。本実施例では、明視野照明と暗視野照明を同時に行な
い、フィルタ607により特定の改良の光だけを透過さ
せ検出するものである。明視野照明は、光源601b 
 の元をハーフミラ−604,対物レンズ605ヲ介し
て試料110上に照明するものである。一方、暗視野照
明は、光源601α の元を放物面鏡602によって平
行光とし、暗視野照明用ミラー603により試料面上に
照射する。パターン塚は対物レンズ605により検出器
608上に結像されるか、この際に検出器60Bの前に
フィルタ607を設け、特定の改良の元だけを通すもの
である。
FIG. 11 shows a third example of revealing the top layer pattern. In this embodiment, bright-field illumination and dark-field illumination are performed simultaneously, and only a specific improved light is transmitted through the filter 607 and detected. Bright field illumination is provided by the light source 601b
The source is illuminated onto the sample 110 through a half mirror 604 and an objective lens 605. On the other hand, in dark field illumination, the light source 601α is converted into parallel light by a parabolic mirror 602, and is irradiated onto the sample surface by a dark field illumination mirror 603. The pattern mounds are imaged onto a detector 608 by an objective lens 605, or a filter 607 is provided in front of the detector 60B, allowing only certain refinements to pass through.

本実施例において、光源601α、 601bには水制
ランプやキセノンランプなどを用いることかできる。
In this embodiment, a water lamp, a xenon lamp, or the like can be used as the light sources 601α and 601b.

また、暗視野照明ミラー61J3は放物面鏡や多面腕を
用いることかできる。本実施例によれは、パターンを対
物レンズ605により結像させるため、検出器608に
リニアセンサやエリアセンサ等のf¥L像デバイスか使
用でき、容易に検出像を得ろことかできる。
Further, the dark field illumination mirror 61J3 can be a parabolic mirror or a polygonal arm. According to this embodiment, since the pattern is imaged by the objective lens 605, an f\L image device such as a linear sensor or an area sensor can be used as the detector 608, and a detected image can be easily obtained.

第12囚に最上層パターン顕在化の第4の実施例を示す
。本実施例は、水銀燈601α、の光を元ファイバ52
0で試料110を多方向がら照明するものである。それ
と同時に水銀燈601 b  の元をハーフミラ−60
4により試料110上に落射照明する。そして試料11
0からの反射光を対物レンズ605によりとらえ、フィ
ルタ607 Kより4507Lm以下の光だけを通して
検出器608によりその像をとらえるものである。本実
施例では光ファイバ620を試料110のまわりに配置
したが、光ファイバを第13図に示すようにリング状忙
して照明してもよい。
The fourth example of revealing the top layer pattern is shown in the twelfth prisoner. In this embodiment, light from a mercury lamp 601α is transmitted to the original fiber 52.
0, the sample 110 is illuminated from multiple directions. At the same time, the source of Suigintou 601 b is half mirror 60.
4, epi-illumination is applied onto the sample 110. and sample 11
The reflected light from 0 is captured by the objective lens 605, and only the light of 4507 Lm or less is passed through the filter 607K, and its image is captured by the detector 608. In this embodiment, the optical fiber 620 is arranged around the sample 110, but the optical fiber may be illuminated in a ring shape as shown in FIG.

本実施例によれば、多方向から照明することが容易であ
るため、試料110上での照明むらが比較的小さくなり
、段差を持ったパターンの検出が容易になる。
According to this embodiment, since it is easy to illuminate from multiple directions, the unevenness of illumination on the sample 110 becomes relatively small, and it becomes easy to detect patterns with steps.

第14図に最上層パターン顕在化の第5の実施例を示す
。本実施例は、光源601の光を試料110に直接当た
らないようにして積分球509の中に照射する。積分球
509の内壁は硫酸ノクリウム等の高反射率でかつ完全
拡散面となる物質でおおわれているため、試料110上
には、全周囲から元を照射することになる。そして試料
からの反射光を対物レンズ605.フィルタ607を介
して検出器608でとらえ、画像とし【出力するもので
ある。
FIG. 14 shows a fifth example of revealing the top layer pattern. In this embodiment, the light from the light source 601 is irradiated into the integrating sphere 509 without directly hitting the sample 110. Since the inner wall of the integrating sphere 509 is covered with a material such as nocurium sulfate that has a high reflectance and serves as a completely diffusing surface, the sample 110 is irradiated from all around. The reflected light from the sample is then passed through the objective lens 605. It is captured by a detector 608 via a filter 607 and output as an image.

本実施例によれは、全周囲から照明することができるた
め、まったくむらのない照明となり、段差を持ったパタ
ーンの検出がきわめて容易となる。
According to this embodiment, since illumination can be performed from all around, the illumination is completely even and it is extremely easy to detect patterns with steps.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、薄膜多層基板の#造工程において、最
上層のパターンを顕在化して@査し、欠陥を修正してか
ら次の層を形成するため、丁でに検査および修正の完了
した下層のパターンを検出することがなく、修正の効率
が向上する。
According to the present invention, in the manufacturing process of a thin film multilayer substrate, the pattern on the top layer is exposed and inspected, defects are corrected, and then the next layer is formed. Correction efficiency is improved without detecting underlying patterns.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示す図、第2図乃至第4図
は各々試料表面での光の反射を示した図、第5図は検査
装置によるパターン顕在化方法の一実施例を示す図、第
6因は検査装置における処理の一実施例を示す図、第7
図は分光反射率を示す図、第8図はパターン修正装置の
第1の実施例を示す医、第9図はパターン修正装置の第
2の実施例を示す図、$10図はパターン顕在化方法の
他の一実施例を示す図、第11図は更にパターン顕在化
方法の他の一実施例を示す図、第12図は丈にパターン
顕在化方法の他の一実施例を示す図、第13図は更にパ
ターン顕在化方法の他の一実施例を示す図、第14図は
更にパターン顕在化方法の他の一実施例を示す図、第1
5図は抵抗族を絶縁膜上に形成したものの断面を示す図
である。 〔符号の説明〕 100・・・セラミック基板 102・・・アルミ配線パターン 103・・・PIQ       104・・・フォト
レジスト201・・・配線パターン  202・・・絶
縁膜・・・レーザ ・・・ビームエキスバ ・・・偏光ビームスプ ・・・1.’AlL長板 ・・・走査ミラー ・・・モータ ・・・検出器 ・・・AD変換器 ・・・2値化処理部 ・・・排他的論理和 ・・・TV左カメ ラ・・レーザ ・・・CVDガス ・・・オペアンプ ・・・暗視野照明鏡 ・・・光ファイバ ンダ リッタ ・・・集光レンズ ナ・・xyステージ ・・・積分球 ・・・アンプ ・・・刀口夛蓼器 ・・・パターン用メモリ ・・・欠陥判定部 ・・・対物レンズ ・・・チャンバ ・・・真空ポンプ ・・・放物面鏡 ・・・フィルタ フ1図
FIG. 1 is a diagram showing an embodiment of the present invention, FIGS. 2 to 4 are diagrams each showing reflection of light on a sample surface, and FIG. 5 is an embodiment of a pattern revealing method using an inspection device. The sixth factor is a diagram showing an example of processing in the inspection device, and the seventh factor is a diagram showing an example of processing in the inspection device.
Figure 8 shows the spectral reflectance, Figure 8 shows the first embodiment of the pattern correction device, Figure 9 shows the second embodiment of the pattern correction device, and Figure 10 shows the pattern revealing. FIG. 11 is a diagram showing another embodiment of the pattern manifestation method; FIG. 12 is a diagram illustrating another embodiment of the pattern manifestation method; FIG. 13 is a diagram showing another embodiment of the pattern manifestation method, and FIG. 14 is a diagram showing another embodiment of the pattern manifestation method.
FIG. 5 is a cross-sectional view of a resistor group formed on an insulating film. [Explanation of symbols] 100...Ceramic substrate 102...Aluminum wiring pattern 103...PIQ 104...Photoresist 201...Wiring pattern 202...Insulating film...Laser...Beam extract B...Polarized beam beam...1. 'AlL long plate...Scanning mirror...Motor...Detector...AD converter...Binarization processing unit...Exclusive OR...TV left camera...Laser...・CVD gas...Operational amplifier...Dark field illumination mirror...Optical fiber bandalitter...Condensing lensner...XY stage...Integrating sphere...Amplifier...Tataguchi Tantoki... Pattern memory...defect determination unit...objective lens...chamber...vacuum pump...parabolic mirror...filterf 1 diagram

Claims (8)

【特許請求の範囲】[Claims] 1. 薄膜多層配線を有する基板の製造方法において、
絶縁膜を形成してその上に配線パターンを形成した後、
配線パターンを光学的に顕在化して、この配線パターン
の欠陥を検出し、検出された欠陥位置データをもとに欠
陥部分を修正し、その後その上に絶縁膜および配線パタ
ーンを形成することを特徴とする薄膜多層基板製造方法
1. In a method for manufacturing a substrate having thin film multilayer wiring,
After forming an insulating film and forming a wiring pattern on it,
It is characterized by optically revealing the wiring pattern, detecting defects in this wiring pattern, correcting the defective part based on the detected defect position data, and then forming an insulating film and wiring pattern on it. A method for manufacturing a thin film multilayer substrate.
2. 前記、配線パターンを光学的に顕在化する方法に
おいて、絶縁膜の光の透過率が小さくかつ配線パターン
の反射率が高い領域の波長の光で検出することを特徴と
した特許請求の範囲第1項記載の薄膜多層基板製造方法
2. In the method for optically revealing the wiring pattern, the detection is performed using light having a wavelength in a region where the insulating film has a low light transmittance and the wiring pattern has a high reflectance. The method for manufacturing a thin film multilayer substrate as described in .
3. 前記、配線パターンを光学的に顕在化する方法に
おいて、配線パターンからの正反射光または散乱光、ま
たは正反射光と散乱光の両方を検出することを特徴とす
る特許請求の範囲第1項または第2項記載の薄膜多層基
板製造方法。
3. In the method for optically revealing a wiring pattern, specularly reflected light or scattered light, or both specularly reflected light and scattered light from the wiring pattern are detected. 2. The method for manufacturing a thin film multilayer substrate according to item 2.
4. 前記、配線パターンを光学的に顕在化する方法に
おいて、検査対象を多方向から照明し、配線パターンか
らの反射光を検出することを特徴とする特許請求の範囲
第1項または第2項記載の薄膜多層基板製造方法。
4. The method according to claim 1 or 2, characterized in that the method for optically revealing a wiring pattern includes illuminating an inspection target from multiple directions and detecting reflected light from the wiring pattern. A method for manufacturing a thin film multilayer substrate.
5. 前記対象において、絶縁膜上に抵抗膜を形成し、
その上に配線パターンを形成したことを特徴とした特許
請求の範囲第1項または第2項または第3項または第4
項記載の薄膜多層基板製造方法。
5. In the target, a resistive film is formed on the insulating film,
Claim 1 or 2 or 3 or 4, characterized in that a wiring pattern is formed thereon.
The method for manufacturing a thin film multilayer substrate as described in .
6. 前記絶縁膜がポリイミド系有機物である特許請求
の範囲第1項または第2項または第3項または第4項記
載の薄膜多層基板製造方法。
6. 5. The method of manufacturing a thin film multilayer substrate according to claim 1, 2, 3, or 4, wherein the insulating film is a polyimide organic material.
7. 前記配線パターンの材質がAlであることを特徴
とした特許請求の範囲第1項または第2項または第3項
または第4項または第5項記載の薄膜多層基板製造方法
7. 6. The thin film multilayer substrate manufacturing method according to claim 1, 2, 3, 4, or 5, wherein the material of the wiring pattern is Al.
8. 前記抵抗薄がCr−SiO_2であることを特徴
とした特許請求の範囲第1項または第2項または第3項
または第4項または第5項または第6項記載の薄膜多層
基板製造方法。
8. 7. The method of manufacturing a thin film multilayer substrate according to claim 1, 2, 3, 4, 5, or 6, wherein the resistive thin film is Cr-SiO_2.
JP63244087A 1988-09-30 1988-09-30 Thin-film multilayer substrate manufacturing method Expired - Lifetime JP2590234B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63244087A JP2590234B2 (en) 1988-09-30 1988-09-30 Thin-film multilayer substrate manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63244087A JP2590234B2 (en) 1988-09-30 1988-09-30 Thin-film multilayer substrate manufacturing method

Publications (2)

Publication Number Publication Date
JPH0294594A true JPH0294594A (en) 1990-04-05
JP2590234B2 JP2590234B2 (en) 1997-03-12

Family

ID=17113543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63244087A Expired - Lifetime JP2590234B2 (en) 1988-09-30 1988-09-30 Thin-film multilayer substrate manufacturing method

Country Status (1)

Country Link
JP (1) JP2590234B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006125967A (en) * 2004-10-28 2006-05-18 Lasertec Corp Inspection device, inspection method, and manufacturing method of pattern substrate
JP2011129819A (en) * 2009-12-21 2011-06-30 Fujikura Ltd Method of manufacturing printed wiring board
US9084359B2 (en) 2010-09-06 2015-07-14 Nitto Denko Corporation Wired circuit board having enhanced contrast between conductive pattern and insulating layer during inspection

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006125967A (en) * 2004-10-28 2006-05-18 Lasertec Corp Inspection device, inspection method, and manufacturing method of pattern substrate
JP4572280B2 (en) * 2004-10-28 2010-11-04 レーザーテック株式会社 Inspection apparatus, inspection method, and pattern substrate manufacturing method using the same
JP2011129819A (en) * 2009-12-21 2011-06-30 Fujikura Ltd Method of manufacturing printed wiring board
US9084359B2 (en) 2010-09-06 2015-07-14 Nitto Denko Corporation Wired circuit board having enhanced contrast between conductive pattern and insulating layer during inspection
US9839137B2 (en) 2010-09-06 2017-12-05 Nitto Denko Corporation Wired circuit board and producing method thereof

Also Published As

Publication number Publication date
JP2590234B2 (en) 1997-03-12

Similar Documents

Publication Publication Date Title
US5278012A (en) Method for producing thin film multilayer substrate, and method and apparatus for detecting circuit conductor pattern of the substrate
US8446578B2 (en) Defect inspection apparatus, defect inspection method and method of inspecting hole pattern
US7271921B2 (en) Method and apparatus for determining surface layer thickness using continuous multi-wavelength surface scanning
JP4529366B2 (en) Defect inspection apparatus, defect inspection method, and hole pattern inspection method
US8755041B2 (en) Defect inspection method and apparatus
US7664608B2 (en) Defect inspection method and apparatus
US7324198B2 (en) Edge bead removal inspection by reflectometry
US20070109534A1 (en) Systems for managing production information
EP0169238A1 (en) Inspection system utilizing dark-field illumination
JP2006029881A (en) Inspection method of pattern defect and inspection device thereof
JP2010256359A (en) Device and method for surface inspection
JP2010025713A (en) Flaw inspection method and flaw inspection device
JPS6129712A (en) Method and device for detecting defect of fine pattern
US7046352B1 (en) Surface inspection system and method using summed light analysis of an inspection surface
JPH0294594A (en) Manufacture of thin film multilayer substrate
JPH07231023A (en) Thin film shape measuring method
JP2000002664A (en) Method and apparatus for inspection of defect
JP2962565B2 (en) Manufacturing method of thin film multilayer substrate
US20040036860A1 (en) Method and apparatus for defect inspection of phase shifting masks
JPH0882511A (en) Film thickness/surface shape measuring method and apparatus
JPH10170240A (en) Method and device for inspection of pattern flaw
JPH04316346A (en) Pattern recognition method
JP2001034743A (en) Method and device for comparison and checking
JPS6186637A (en) Pattern-defect detecting method
JP2002198406A (en) Appearance inspecting method