JPH029191A - 抵抗体付セラミック回路板の製造方法 - Google Patents

抵抗体付セラミック回路板の製造方法

Info

Publication number
JPH029191A
JPH029191A JP63159821A JP15982188A JPH029191A JP H029191 A JPH029191 A JP H029191A JP 63159821 A JP63159821 A JP 63159821A JP 15982188 A JP15982188 A JP 15982188A JP H029191 A JPH029191 A JP H029191A
Authority
JP
Japan
Prior art keywords
layer
resistor
ceramic substrate
ceramic
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63159821A
Other languages
English (en)
Other versions
JPH0682908B2 (ja
Inventor
Kiyotaka Waki
脇 清隆
Noboru Yamaguchi
昇 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP63159821A priority Critical patent/JPH0682908B2/ja
Publication of JPH029191A publication Critical patent/JPH029191A/ja
Publication of JPH0682908B2 publication Critical patent/JPH0682908B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野] この発明は、抵抗体付セラミック回路板の製造方法に関
し、通常の配線用導体回路とともに抵抗体が形成された
セラミック回路板を製造する方法に関するものである。
〔従来の技術〕
抵抗体を含むセラミック回路板を製造する方法としては
、従来、焼結されたセラミック基板上に導体回路となる
Ag/Pd等を主成分とする責金属ペーストをスクリー
ン印刷等によって印刷するとともに、RuO□を主成分
とするフリット入りの抵抗体ペーストをスクリーン印刷
等によって印刷し、酸化雰囲気中において焼成すること
によって、導体回路と抵抗体を同時に形成する方法が一
般的であった。
しかし、上記方法では、マイグレーションが発生し易く
、また配線抵抗も10〜30mΩ/口と高い。そこで、
最近、上記方法を改良して、マイグレーションの防止や
配線抵抗の低減化とともにペースト材料の低コスト化を
図れる方法として、Cu等を主成分とする卑金属ペース
トとL a B 4、SnO□等を主成分とするフッソ
1−入りの抵抗体ペーストを組み合わせ、両者を窒素雰
囲気中で焼成して、導体回路と抵抗体を同時に形成する
方法が盛んになっている。
しかし、上記方法でも、導体金属ペーストをスクリーン
印刷しているため100μ膳以下の微細配線の形成が困
難であるとともに、ペースト中にガラス質を含むために
ハンダ付着性が劣り、不良品が出やす(、使用時に故障
を起こし易いという問題がある。また、抵抗体ペースト
を窒素雰囲気中で焼成する必要があり、ペースト材料の
完成度が低いこともあって、従来の空気焼成用抵抗体ペ
ーストに比べて、性能的に全ての面で充分に匹敵すると
は言えない。
一方、微細配線回路を形成する方法として、メタライジ
ング法によって、セラミック基板の表面に、ガラス質を
含まない導体金HEを形成し、写真型版技術を用いて回
路を形成する方法が提案されている。しかし、この方法
は、抵抗体ペーストを焼成する際の高温で導体金属層が
酸化されるのを防止するために、不活性あるいは還元性
雰囲気で焼成しなければならないといった制約がある。
また、サブトラクティブ法において、感光性の液状レジ
ストを用いた場合、両面回路板に設けるスルーホール部
の信頼性に劣るという問題もある。
そこで、RuO□を主成分とする空気焼成用抵抗体ペー
ストを印刷・焼成して抵抗体層を形成した後、抵抗体層
の上に保護層を形成し、セラミック基板の表面および抵
抗体層の露出部分全体を、強酸によって同時に粗化し、
ついで触媒・活性化処理を行った後、化学めっきまたは
化学めっきと電気めっきを施して導体金属層を形成し、
この導体金属層をパターンエツチングして導体回路を形
成する方法が提案されており、特開昭61−18599
5号公報に開示されている。
また、前記したような各従来技術は、特開昭61−27
0885号公報、特開昭61−194794号公報等に
開示されている。また、本願出願人は同様の技術につい
て、特1頭昭61−35767号および特願昭63−6
2347号にて特許出願している。
〔発明が解決しようとする課題〕
ところが、上記した特開昭61−185995号公報に
開示の先行技術では、セラミック基板の表面全体および
抵抗体層の露出部分に導体金属層を形成した後、パター
ンエツチングして導体金属層の不用部分を除去するので
、作業が面倒なエツチング工程が必要であるとともに、
回路部分以外の不用な導体金属を除去するため、導体金
属の無駄が多くコスト的に高くつく問題がある。
また、セラミック基板と導体回路あるいは抵抗体層と導
体回路との密着力を高めるために、セラミック基板およ
び抵抗体層の露出部分を強酸で粗化しているため、この
粗化処理によって抵抗体層が浸され、抵抗体層の品質性
能に悪Z口を与えるという問題もある。このような問題
を起こさないためには、粗化処理を、抵抗体層の品質性
能にA2がない程度に抑えればよいが、そうすると、導
体回路とセラミック基板および抵抗体層と密着力が劣る
ものとなってしまう。
そこで、この発明の課題は、上記従来技術において、導
体金属層のエツチング工程を不要にするとともに、両面
回路板におけるスルーホール信頼性が高く、微細配線が
可能で配線抵抗が小さく、かつ高精度で高信頼性の抵抗
体層を有する抵抗体付セラミック回路板の製造方法を提
供することにある。
〔課題を解決するための手段〕
上記課題を解決する、この発明のうち、請求項1記載の
発明は、製造過程において以下の工程(1)〜(3)を
含むようにしている。
(11セラミック基板に抵抗体層を形成し、抵抗体層の
上に保護層を形成する工程。
(2)抵抗体層および保護層が形成されたセラミック基
板に、所定の回路パターンに対応するめっきレジストi
を形成する工(V。
(3)  めっきレジスト層以外のセラミック基板表面
および抵抗体層の露出部分に、めっき法によって導体金
属からなる回路パターンを形成する工程請求項2記載の
発明は、請求項1記戎の発明の実施に際し、セラミック
基板として、予め表面が粗化されたものを用いるように
している。
請求項3記載の発明は、請求項1記載の発明の実施に際
し、めっき法によって回路パターンを形成する導体金属
として、銅,ニッケル、金のうちの何れかを使用するよ
うにしている。
〔作   用〕
請求項1記載の発明によれば、めっきレジスト層の形成
パターンにしたがって、回路パターンとして必要な個所
のみに導体金属層をめっき形成するので、エソチング工
程が不要になる。
請求項2記載の発明によれば、セラミック基1反が予め
粗化されているので、表面に形成する導体金属層との密
着力が高(なる。
請求項3記載の発明によれば、導体金属として、銅,ニ
ッケル、金を用いることによって、導体回路の性能向上
を図ることができる。
〔実 施 例〕
第1図は、この発明にかかる抵抗体付セラミック回路板
の製造方法の1例を工程流れ図によって示しており、こ
れにしたがって順次説明を加える。また、第2図には、
製造された抵抗体付セラミック回路板の断面構造を示し
ている。
〔工程■〕
焼結されたセラミック基板1を用意する。セラミック基
板1の材質は、アルミナ、フォステライト、ステアタイ
ト、ジルコニア、ムライト、コージライト、ジルコン、
チタニア等の酸化物系セラミック材料を主に用いるが、
炭化物系あるいは窒化物系等、任意のセラミック材料を
使用することができる。
〔工程■〕
必要に応じて、セラミック基板1の表面を粗化する。こ
の粗化処理によって、後工程で形成される導体金属層2
と基板表面との密着力(いわゆるアンカー’Js果)を
向上させることができる。この発明では、導体金属層2
を化学めっき法等のめっき法によって形成するので、こ
の粗化処理を行うことが好ましい。粗化処理の方法は、
セラミック基板1を、例えば、熱リン酸、/8融アルカ
リ、  HF等の溶液中に浸漬する方法、あるいは研出
やサンドブラスト等によって物理的にm化する方法等が
あるが、その他各種の粗化処理方法が採用できる。
(工程■〕 セラミック基板1の所定の位置に、抵抗体ペーストを、
スクリーン印刷等の手段で所定のパターンになるように
塗布乾燥させる。その後、セラミック基板1とともに抵
抗体ペーストを焼成して、抵抗体層3を形成する。
抵抗体ペーストは、PdO/Pd/Ag系もしくはRu
5t系等の抵抗成分を、Si、Ca、A1等の酸化物を
含むガラスや有機系ビヒクル゛11:と混合してペース
ト化したもの等、通常の抵抗体形成用の材料が使用され
る。抵抗体ペーストの使用にあたっては、セラミック基
板の材料と適合するものを選択して使用するのが好まし
いが、通常、最も安定した特性を有するRub、系のも
のが好適である。
抵抗体ペーストを乾燥および焼成する方法は、通常の抵
抗体形成方法と同様の方法で行われるが、例えば、つぎ
のような条件が一般的である。すなわち、スクリーン印
刷等によってセラミック基板1上に印刷された抵抗体ペ
ーストを、50〜200℃で乾燥させた後、成分中のガ
ラスフリットが溶融接合する温度、好ましくは500〜
1100℃、より好ましくは600〜950℃の範囲で
焼成する。
〔工程■〕
抵抗体層3の一部を覆って保護層4を形成する。この保
護層4は、抵抗体層3の耐熱性、耐湿性、耐薬品性等を
向上させ、抵抗値のドリフトを減少させるために形成す
る。保護層4は、後工程で抵抗体層3と導体金泥層2と
を接続するための部分を除いて、抵抗体層3の全体を覆
うようにする。保護層4としては、従来の製造方法でも
用いられている通常のオーバーコートガラスを用いるこ
とができるが、このオーバーコートガラスの代わりに、
感光性ポリイミド、ポリイミド、エポキシ樹脂、トリア
ジン系材料等から形成された有機系あるいは無機系物質
で、後工程における粗化処理で使用される酸等に対して
耐性のあるものからなる保護54を用いることもできる
保護層4の形成方法は、通常の方法で実施できるが、例
えば、つぎのような条件が一般的である。すなわち、ス
クリーン印刷法を用いて、前記抵抗体層3の一部を除く
全体を覆って、オーバーコート用ガラスペーストを印刷
形成した後、300〜800℃でガラスペーストを焼成
することによって、保護層4を形成する。
〔工程■] 必要に応じて、抵抗体層3のうち、保護層4で覆われて
いない露出部分を粗化処理する。こうして粗化処理され
た抵抗体層3の露出部分の上に導体金属層2を形成すれ
ば、いわゆるアンカー効果によって、抵抗体層3と導体
金泥層2との接続部分の密着性が向上する。粗化処理す
る方法は、前記したセラミック基板1の粗化処理で説明
した熱リン酸ような強い粗化作用を有する処理方法を用
いる必要はなく、比較的弱い粗化方法であっても、抵抗
体層3を粗化処理することができる。具体的な処理方法
としては、例えば、リン酸、フン酸りロム酸、硫酸等の
酸、あるいはN a OH等のアルカリ溶液を用いる方
法が適用できる。この粗化処理によって、抵抗体層3の
露出部分と同時に、保護層4やセラミック基板1の表面
がある程度粗化されても構わないが、保護層4による抵
抗体層3の保護効果や抵抗体層3の性能に悪影曾を与え
ない程度の粗化処理方法を適用するのが好ましい。
〔工程■〕
耐めっき性を有するレジストを、セラミック基板1の上
に塗布し、乾燥させて、必要とする導体回路の回路パタ
ーンと逆のパターンに、めっきレジスト層を形成する。
パターン状のめっきレジスト層を形成する方法は、スク
リーン印刷法、あるいは感光性を有する液状レジストを
用いる法、ドライフィルムを用いる方法等、通常の回路
形成におけるレジスト層の形成方法が通用できる。
その後、通常のセンシタイジングーアクチベーションを
行い、パターン形成されたレジスト層以外のセラミック
基板1表面と抵抗体層3の露出部分に、金泥パラジウム
を核付けする。
つぎに、レジスト層が形成されたセラミック基板1を、
化学めっき液中に浸漬し、レジス1−JEfのない回路
パターンに相当する部分のみに、化学めっき法によって
導体金泥層2を形成する。セラミック基Fj、1にスル
ーホール5を形成する両面回路板の場合には、このめっ
き工程で、スルーホール5のめっき形成を同時に行うこ
とが可能である。
導体金泥層2が形成された後、めっきレジス+−Sは剥
離除去する。
〔工程■〕
つぎに、必要に応じて、導体金属層2が形成されたセラ
ミック基板1を、窒素雰囲気中で加熱処理する。処理温
度は、200〜800℃の範囲で行うのが好ましく、よ
り好ましくは400〜700°Cの範囲内で実施する。
この加熱処理によって、導体金属層2とセラミック基板
1との密着性等が向上するが、必要がなければ行わなく
てもよい。処理時間は適宜に設定されるが、例えば1〜
100分程度行われる。加熱雰囲気は、真空中または窒
素雰囲気中で行う。なお、必要であれば、上記加熱雰囲
気中に、2〜200ppm程度の微量の酸素を含んでい
てもよい。
〔工程■〕
必要に応じて、抵抗体層3のトリミングを行い、所望の
抵抗値に調整する。トリミングの方法は通常の抵抗体付
回路板と同様の方法が用いられ、例えば、アブレッジブ
トリミング、レーザートリミング等の方法がある。その
中でも、高速処理が行え、高性能なレーザートリミング
が、この発明の実施にとって、最も好ましいものである
以上のような各工程を経て、第2図に示すような、抵抗
体付セラミック回路板が製造される。
上記実施例において、導体金属層2として、配線抵抗の
小さな銅2ニッケル等の卑金属導体を使用することによ
って、線幅、線間30μlという微細パターンの導体回
路を形成することができる。
また、金を使用すれば、マイグレーションの心配がなく
、はんだ付は性等が良好になる。
Rub、系等の空気焼成用抵抗体ペーストを使用すれば
、窒素焼成用抵抗体ペーストに比べて、高精度で高信頼
性の抵抗体層3を形成することができ、例えば、回路定
数に対する抵抗特性が±2%以内という、極めて高精度
な抵抗体層3を備えたセラミック回路板を1造すること
ができる。
つぎに、この発明にかかる抵抗体付セラミック回路板の
製造方法を実際に適用した具体的実施例について説明す
る。
一実施例1− 焼結セラミック基板lとして、96%アルミナ基板(4
’ X 4 ’ Xo、635mm)を用い、このセラ
ミンク基板1にレーザーで200μ重ψのスルーホール
用孔をあけた。この基板1を熱リン酸に浸漬して、基板
表面およびスルーホール用孔の内壁面を均一に粗化した
。粗化によって、表面粗さが最大粗さ2〜3μ重になっ
た。粗化処理の後、充分に洗浄して乾燥させた。乾燥後
、セラミック基板1の上にRuO□系の抵抗体ペースト
をスクリーン印刷し、乾燥後、空気中850℃で焼成し
て抵抗体層3を形成した。このあと、抵抗体層3のうち
、導体金属層2との接続部分となる一部を除いて全体を
覆うように、オーバーコート用ガラスペーストをスクリ
ーン印刷し、乾燥させた後、空気中600°Cの条件で
焼成して保護層4を形成したつぎに、抵抗体層3の露出
部分に対して、5%のフン酸溶液を用いて粗化処理を行
い、その後充分に水洗および乾燥させた。セラミック基
板1の両面に、耐めっき性を有する感光性の液状レジス
トを塗布し、写真製版技術を用いて、回路パターンとは
逆のパターンでめっきレジスト層を形成した。セラミッ
ク基板1を、センシタイジングおよびアクチヘーション
用の処理液に順次浸漬して、めっきレジスト層が形成さ
れていないセラミック基板1の露出部分に、パラジウム
の核付けを行った。セラミック基板1を市販の化学銅め
っき液に7是漬し、約10μ■の銅層からなる導体金属
層2を形成した。
その後、めっきレジスト層を剥離することによって、線
幅、線間50μ鶏の導体回路が得られた。
このとき、スルーホール部において、断線等の不良はみ
られず、良好な導体回路およびスルーホールが形成され
ていた。つぎに、セラミック基板1を50ppmの酸素
を含む窒素雰囲気中600°Cで加熱処理を行った。
その結果、得られた抵抗体付セラミック回路板は、導体
金属層である銅層と抵抗体層の露出部との接続個所が強
固に接着されており、銅層とセラミック基板1との密着
力は2.0〜3.0 kg/mm”と、極めて高い値を
示した。また、抵抗体層3の回路定数に対する抵抗特性
を測定したところ、±2%以内で高精度な値を示した。
その後、抵抗体層3の抵抗値が所望の値になるように、
レーザートリマーでトリミング調整することによって、
第2図に示すような、スルーホール5を備えた抵抗体付
セラミック両面回路板が製造できた。
このようにして製造された両面回路板は、従来のペース
ト法によるスルーホールに比べて、スルーホールの信頼
性が高く、エソチング工程を用いることなく微♀■回路
が形成でき、配線抵抗も小さくなった。また、抵抗体層
も高精度で信頼性も良好であった。
一実施例2− 焼結セラミック基板lとして、92%アルミナ基板を用
い、熱リン酸に浸漬することによって、表面を最大粗さ
2ttm程度に粗化処理した後、充分に洗浄して乾燥さ
せた。乾燥後、セラミック基板1の上に、RuO□系の
抵抗体ペーストをスクリーン印刷し、乾燥させた後、空
気中900℃の条件で焼成して抵抗体層3を形成した。
このあと、抵抗体層3の所定部分を覆うように、オーハ
ーコ−ト用ガラスペーストをスクリーン印刷し、乾燥さ
せた後、空気中600℃の条件で焼成して保護層4を形
成した。さらに、抵抗体層3の露出部分を、10%のク
ロム酸溶液を用いて粗化し、充分に水洗・乾燥した。
このようなセラミック基板1の上に、耐めっき性を有す
るドライフィルムをラミネー1− L、写真製版技術を
用いて、所定パターンのめっきレジスト層を形成した。
その後、めっきレジスll’5のない部分に、化学めっ
き法によって厚み15μ諺の銅層を形成した。めっきレ
ジスト層を剥離した後、70ppmの酸素を含む窒素雰
囲気中で、600°Cの加熱処理を行った。
その結果、得られた抵抗体付セラミック回路板は、銅層
が抵抗体層の露出部分と強固に接着されており、銅層の
基板に対する接着力は2.0〜3.0kg/mm”の高
い値を示した。また、抵抗体層3の回路定数に対する抵
抗特性は±2%以内と高精度であった。このあと、抵抗
体層3をレーザートリマーでトリミングして、所定の抵
抗値に調整することによって、抵抗体付セラミック回路
板の製造が完了した。
一実施例3− 焼結セラミック基板1として、99%アルミナ基板を用
い、この基板の表面をフン酸を用いて、最大粗さ1〜2
μ鳳に粗化処理した後、化学ニッケルめっき液を用いて
ニッケル層からなる導体回路を形成した。なお、その他
の実施条件は、実施例1と同様であった。その結果、実
施例1と同様に優れた性能を有する抵抗体付セラミ’7
り回路板が製造できた。
一実施例4− 焼結セラミック基板1として、99%アルミナ基板を用
い、抵抗体ペーストをセラミック基板1上に直接描画し
て所定形状に形成した以外は、実施例2と同様の工程で
、抵抗体付セラミック回路板を製造した。その結果、実
施例2と同様の優れた特性を発揮できた。
実施例5− 焼結窒化アルミ基板(2“×2“Xo、635mm)を
用い、導体金属層2となる銅層を化学めっきで厚み8ハ
になるように形成した以外は、実施例2と同様の工程で
、抵抗体付セラミック回路板を製造した。その結果、実
施例2と同様の優れた特性を発揮できた。
〔発明の効果〕
以上に述べた、この発明にかかる抵抗体付セラミック回
路板の装造方法のうち、請求項1記載の発明によれば、
抵抗体層および保護層が形成されたセラミック基板に、
所定の回路パターンに対応するめっきレジスト層を形成
した後、めっきレジス1−層以外のセラミック基板表面
および抵抗体層の露出部分に、めっき法によって導体金
属からなる回路パターンを形成するので、従来の製造方
法のように、導体金属層をエツチングする面倒な工程が
必要なくなる。導体金属は回路形成に必要なところのみ
に形成するので、材料コストが安くなる。エツチングを
行わないことから、スルーホールを形成したときに、ス
ルーホールの信頼性が高くなる。
しかも、導体金属ペーストの焼成によって導体回路を製
造する方法等に比べ、微細回路が形成でき、低抵抗の導
体金属を用いることができるので配線抵抗が低くなり、
抵抗体層として高性能なものを使用できるので、高精度
で高信頼性を有する抵抗体層を備えたセラミック回路板
を提供することができる。
請求項2記載の発明によれば、請求項1記載の上記効果
に加え、セラミック基板として、予め表面が粗化された
ものを用いることによって、セラミック基板と導体回路
との密着性を高めることができる。
請求項3記載の発明によれば、請求項1記載の上記効果
に加え、めっき法によって回路パターンを形成する導体
金属として、銅またはニッケルのような卑金属を用いる
ことによって、材料コストを削減できるとともに配線抵
抗を低くできる。また、金を用いることによって、マイ
グレーションの心配がなくなる。
【図面の簡単な説明】
第1図はこの発明の実施例を示す工程流れ図、第2図は
製造された抵抗体付セラミック回路板の断面図である。 1・・・セラミック基板 2・・・導体金属層 3・・
・抵抗体層 4・・・保護層 代理人 弁理士  松 本 武 彦

Claims (1)

  1. 【特許請求の範囲】 1 セラミック基板に導体回路とともに抵抗体が形成さ
    れたセラミック回路板を製造する方法であって、以下の
    工程(1)〜(3)を含むことを特徴とする抵抗体付セ
    ラミック回路板の製造方法。 (1)セラミック基板に抵抗体層を形成し、抵抗体層の
    上に保護層を形成する工程。 (2)抵抗体層および保護層が形成されたセラミック基
    板に、所定の回路パターンに対応するめっきレジスト層
    を形成する工程。 (3)めっきレジスト層以外のセラミック基板表面およ
    び抵抗体層の露出部分に、めっき法によって導体金属か
    らなる回路パターンを形成する工程2 セラミック基板
    として、予め表面が粗化されたものを用いる請求項1記
    載の抵抗体付セラミック回路板の製造方法。 3 めっき法によって回路パターンを形成する導体金属
    が、銅,ニッケル,金のうちの何れかである請求項1記
    載の抵抗体付セラミック回路板の製造方法。
JP63159821A 1988-06-27 1988-06-27 抵抗体付セラミック回路板の製造方法 Expired - Fee Related JPH0682908B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63159821A JPH0682908B2 (ja) 1988-06-27 1988-06-27 抵抗体付セラミック回路板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63159821A JPH0682908B2 (ja) 1988-06-27 1988-06-27 抵抗体付セラミック回路板の製造方法

Publications (2)

Publication Number Publication Date
JPH029191A true JPH029191A (ja) 1990-01-12
JPH0682908B2 JPH0682908B2 (ja) 1994-10-19

Family

ID=15701988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63159821A Expired - Fee Related JPH0682908B2 (ja) 1988-06-27 1988-06-27 抵抗体付セラミック回路板の製造方法

Country Status (1)

Country Link
JP (1) JPH0682908B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714354B1 (ko) * 2004-07-27 2007-05-02 브레인 파워 코. 인쇄회로기판의 임베디드 박막 저항기의 제조 방법
JP2009105323A (ja) * 2007-10-25 2009-05-14 Nippon Mektron Ltd 抵抗素子を内蔵したプリント配線板の製造方法
CN106413270A (zh) * 2016-11-04 2017-02-15 大连大学 一种氮化铝陶瓷电路板及制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5586183A (en) * 1978-12-22 1980-06-28 Tokyo Shibaura Electric Co Substrate
JPS5595396A (en) * 1979-01-16 1980-07-19 Oki Electric Ind Co Ltd Method of fabricating ceramic multilayer circuit board
JPS61185995A (ja) * 1985-02-13 1986-08-19 三菱電機株式会社 抵抗体付き回路基板の製法
JPS63124596A (ja) * 1986-11-14 1988-05-28 株式会社東芝 回路基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5586183A (en) * 1978-12-22 1980-06-28 Tokyo Shibaura Electric Co Substrate
JPS5595396A (en) * 1979-01-16 1980-07-19 Oki Electric Ind Co Ltd Method of fabricating ceramic multilayer circuit board
JPS61185995A (ja) * 1985-02-13 1986-08-19 三菱電機株式会社 抵抗体付き回路基板の製法
JPS63124596A (ja) * 1986-11-14 1988-05-28 株式会社東芝 回路基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714354B1 (ko) * 2004-07-27 2007-05-02 브레인 파워 코. 인쇄회로기판의 임베디드 박막 저항기의 제조 방법
JP2009105323A (ja) * 2007-10-25 2009-05-14 Nippon Mektron Ltd 抵抗素子を内蔵したプリント配線板の製造方法
CN106413270A (zh) * 2016-11-04 2017-02-15 大连大学 一种氮化铝陶瓷电路板及制备方法
CN106413270B (zh) * 2016-11-04 2019-04-05 大连大学 一种氮化铝陶瓷电路板及制备方法

Also Published As

Publication number Publication date
JPH0682908B2 (ja) 1994-10-19

Similar Documents

Publication Publication Date Title
JPS60113993A (ja) 多層回路基板の製造方法
JPS61194794A (ja) 混成集積回路基板の製造方法
JPH03276655A (ja) 多層配線基板およびその製造方法
JPH029191A (ja) 抵抗体付セラミック回路板の製造方法
JPS61185995A (ja) 抵抗体付き回路基板の製法
JPH029192A (ja) 抵抗体付セラミック回路板の製造方法
JPH029190A (ja) 抵抗体付セラミック回路板の製造方法
JPH01235291A (ja) 抵抗体付セラミック回路板の製法
JP2001298255A (ja) 厚膜印刷基板の製造方法
JPH027596A (ja) 膜素子を内層した配線基板
JP2614778B2 (ja) セラミック多層回路基板の製造方法
JPH01173778A (ja) 低抗体付きプリント配線板の製造方法
JPH01112794A (ja) セラミック両面配線基板の製法
EP0417749A2 (en) Thick film resistor/integrated circuit substrate and method of manufacture
JPS6347997A (ja) セラミツク両面配線基板の製法
JPH04357895A (ja) セラミック配線板の製造法
JP2000252611A (ja) 配線基板およびその製造方法
JPH03141662A (ja) セラミック配線回路板の製造方法
JPH07302957A (ja) 厚膜回路基板及びその製造方法
JPS6285496A (ja) 回路基板の製造方法
JPH0548269A (ja) 多層配線基板の製造方法
JPH0228392A (ja) セラミックプリント配線板
JPH02231791A (ja) 電子回路基板の製造法
JPH04334083A (ja) 厚膜回路基板およびその製造方法
JPH0464866B2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees