JPH0291727A - Read/write control system for control information - Google Patents
Read/write control system for control informationInfo
- Publication number
- JPH0291727A JPH0291727A JP63244836A JP24483688A JPH0291727A JP H0291727 A JPH0291727 A JP H0291727A JP 63244836 A JP63244836 A JP 63244836A JP 24483688 A JP24483688 A JP 24483688A JP H0291727 A JPH0291727 A JP H0291727A
- Authority
- JP
- Japan
- Prior art keywords
- prom
- register
- serial
- signal
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000002093 peripheral effect Effects 0.000 claims abstract description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- KETQAJRQOHHATG-UHFFFAOYSA-N 1,2-naphthoquinone Chemical compound C1=CC=C2C(=O)C(=O)C=CC2=C1 KETQAJRQOHHATG-UHFFFAOYSA-N 0.000 description 1
- 241000255789 Bombyx mori Species 0.000 description 1
- 241001483078 Phyto Species 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Stored Programmes (AREA)
Abstract
Description
【発明の詳細な説明】
[発明の目的コ
(産業上の利用分野)
本発明は、コンビ、−夕の制御に必要な情報の7″7オ
ルト1[のリードライト制御方式に関する。DETAILED DESCRIPTION OF THE INVENTION [Objective of the Invention (Field of Industrial Application)] The present invention relates to a read/write control system for a 7"7 ortho1 of information necessary for controlling a combination.
(従来の技術)
コンビ、−夕の制御に必要な情報は、値が変わらない場
合は、ROMライタを使ってEPROM(Eraaab
le Programmable ROM ) VC*
き込み使用するのが普通である。また、デフォルト値を
変える必要のある場合は、RAMに書き込んで、電池に
よってパ、クアy 7’ シたシ、制御用ノアトウエア
にその制御を姿ねていたものである。(Prior art) The information necessary for controlling the combination, if the value does not change, is stored in EPROM (Eraaab) using a ROM writer.
le Programmable ROM) VC*
It is common to use it as an input. In addition, if it was necessary to change the default value, it was written in the RAM, and the control was then carried out by the control software.
(発明が解決しようとする課題)
ところで、KPROMはデータを書き込む場合、ROM
ライタを使用しなけnばならず、データの書き込み、変
更に手間がかかるし、容量に適当なものがないため、大
盤化、高コスト化する。RAMに格納する場合は′電池
によるパ、クア、fが必要である。また、制御用ン7ト
ウェアに持たせると、外部記憶装置が必要となる等諸々
の問題があった。(Problem to be solved by the invention) By the way, when writing data to KPROM, the ROM
A writer must be used, and it takes time and effort to write and change data, and there is no suitable capacity, resulting in large scale and high costs. When storing in RAM, 'pa, qua, f' by battery is required. Furthermore, if the control software is provided with the control software, there are various problems such as the need for an external storage device.
不発明は上記欠点に鑑みてなされたものでろシ、コンビ
、−夕と周辺装f制御情報のリード・ライトの闇路化と
省スペース化をはかった制@情報のリードライト制御方
式を提供することを目的とする。The invention was made in view of the above-mentioned shortcomings, and provides a control system for reading and writing information that reduces the need for reading and writing control information and saves space. The purpose is to
[発明の構成コ
(課題を解決するための手段〕
本発明は、コンビ、−夕本体あるいは周辺装置の制御に
必要な7”7オルト憧が格納されるシリアルPROMと
、このPROM ’jz CPUがアクセスする際に用
いられるアクセスレジスタと、リセットイd号検知後上
記PROMから7′#7オルト値を読み出し上記レジス
タヘ薔込むPROMインタフェース回路とを具備し、P
ROMに対する7′h7オルト値の変更及び誉込みを上
記レジスタを介して行う構成としたものである。[Configuration of the Invention (Means for Solving the Problems)] The present invention comprises a serial PROM in which a 7"7 ortho drive necessary for controlling the main unit or peripheral devices is stored, and a CPU in this PROM. It is equipped with an access register used when accessing, and a PROM interface circuit that reads out the 7'#7 ortho value from the PROM after detecting the reset ID and inputs it into the register.
The configuration is such that the 7'h7 ortho value for the ROM is changed and stored via the register.
(作用)
上述した構成に従い、制#ゴード上にCPUから入出力
アクセスできる制御情報格納用のレジスタを介してシリ
アルPROM K r 7オルト値を書込み、リセット
信号検矧後にシリアルPROMからこの制御情報を読み
出し、制御情報格納用レジスタに書き込むためのシリア
ルPROMインタフェース回路を設けたものであシ、こ
のことKよシ、制御は−ドの制御情報のリード・ライト
の簡略化がはかれ、かつ、シリアルIJPROM (E
l*ctrioally ErasablePROM
)を使うことによシ、省スペース化を実現するもので6
る。(Function) According to the above-mentioned configuration, the serial PROM Kr7 ortho value is written on the control board via the register for storing control information that can be input/output accessed from the CPU, and after the reset signal is checked, this control information is written from the serial PROM. It is equipped with a serial PROM interface circuit for reading and writing to the control information storage register. IJPROM (E
l*ctrioally Erasable PROM
), it saves space.6
Ru.
CPUは、シリアルEEPROMを意識せずに制御情報
を読み出すことができ、制御情報の変更曹き込みを、ソ
フトウェアで行うことができる。The CPU can read the control information without being aware of the serial EEPROM, and can change and write the control information using software.
(実施例)
以下、図面を使用して本発明実施例について詳細に説明
する。第1図は本発明の実施例を示すプロ、り図である
。図において、100はCPU 。(Example) Hereinafter, an example of the present invention will be described in detail using the drawings. FIG. 1 is a schematic diagram showing an embodiment of the present invention. In the figure, 100 is a CPU.
120はシリアル)JPROMである。102はデータ
バスであシ谷制御プロ、りを介してCPU l 00
、!ニジリアルEEPROM 7 x oを接続してい
る。103はリセット信号(RgiT)が流れる信号線
である。120 is a serial) JPROM. 102 is a data bus that connects the CPU through the controller
,! A real EEPROM 7xo is connected. 103 is a signal line through which a reset signal (RgiT) flows.
104はレジスタであシ、数ワード容量を持つシフトレ
ジスタで構成され、シリアルデータをノJ?ラレルr−
夕に変換する。105もレジスタであシ、データバス1
02を転送する入出カイコ号が後述するセレクタ116
を介して、EEPROM l 20と接続できるように
なっている。Reference numeral 104 is a register, consisting of a shift register with a capacity of several words, and is used to store serial data. Rarel r-
Convert to evening. 105 is also a register, data bus 1
The I/O silkworm issue that transfers 02 is the selector 116 that will be described later.
It is possible to connect to the EEPROM 120 via the .
106はクロ、り信号発生回路(CLOCK)であシ、
信号112により゛てイネ−ツルとなfi、EEPRO
M120に対する同期信号(ライン107)を生成する
。ライン107を転送する信号は同期信号であシ、EE
PROM 120と同期をとるために使用される。10
8はリード/ライト制御回路(IVvi)であp 、E
EPROM J 20の動作がリードなのかライトなの
かを決定し、ライン109に出力する。ライン109を
転送す;6信号はREAD/WRITE信号で6D、セ
レクタ115を介して、EEPROM 120 K供給
される。106 is a black signal generation circuit (CLOCK),
The signal 112 activates the EEPRO.
Generates a synchronization signal (line 107) for M120. The signal transferred on line 107 is a synchronization signal, EE
Used to synchronize with PROM 120. 10
8 is a read/write control circuit (IVvi) p, E
It determines whether the operation of EPROM J 20 is read or write, and outputs it to line 109. Transfer line 109; 6 signal is READ/WRITE signal 6D, which is supplied to EEPROM 120K via selector 115.
110はワードカウンタ(WDC)であシ、カウンタを
内蔵しておシ、後述するデータカウンタ113から出力
されるデータ(ライフ122)t−カウントシ、ライン
111を介してセレクタ115へ供給する。また、リセ
ット信号(ライン103)を入力することによシ、ライ
ン112を介してセレクタ115をイネーブルし、カウ
ンタが決められた値に達すると、ディセーブルする機能
も合せ持つ。A word counter (WDC) 110 has a built-in counter, and supplies data (life 122) t-count output from a data counter 113 (described later) to the selector 115 via a line 111. It also has the function of enabling the selector 115 via line 112 by inputting a reset signal (line 103) and disabling it when the counter reaches a predetermined value.
ライン111を転送する信号はEEPROM 120の
チ、fセレクト(CS)信号で、セレクタ115(及び
ライン118)を介してEEPROM J 20に供給
される。ライン112を転送する信号はインタフェース
回路イネーブル信号であシ、この信号がイネーブルの間
、JJPROM 120のデータはレジスタ104に転
送される。The signal transferred on line 111 is the select (CS) signal of EEPROM 120, which is provided to EEPROM J 20 via selector 115 (and line 118). The signal transferring line 112 is an interface circuit enable signal, and while this signal is enabled, data in JJPROM 120 is transferred to register 104.
113はデータカウンタ(DTC)で、カウンタを内蔵
している。データの先頭に出力されるダミー″″0”を
検出して、カウントを開始し、1ワードデータ転送終了
すると、ライン122を介してその旨信号を出力する。A data counter (DTC) 113 has a built-in counter. It detects a dummy ``0'' output at the beginning of the data, starts counting, and outputs a signal to that effect via line 122 when one word data transfer is completed.
114はシリアル信号データラインで、セレクタ115
を介してデータライン119に接続さnる。114 is a serial signal data line, and selector 115
is connected to data line 119 via n.
115はセレクタである。セレクタ115は、ライン1
12がイネーブルのときは、インタフェース回路側の信
号を選択し、グイモープル時は、レジスタ105から出
力される信号を選択して、ライン116を介してシリア
ルEEPROM J 20に供給する。−ライン116
を転送される信号はシグナルクロック(8K)で、シリ
アルEEPROM I Z Oとの同期信号でめる。115 is a selector. Selector 115 selects line 1
When 12 is enabled, it selects the signal on the interface circuit side, and when it is in guimo pull mode, it selects the signal output from register 105 and supplies it to serial EEPROM J 20 via line 116. -line 116
The signal transferred is a signal clock (8K), which is a synchronization signal with the serial EEPROM IZO.
ライン117を転送する信号はREAD/WRITE信
号(RD//vrfL) テ、−z リフルEEPRO
M I J 0 O動作t”決定する信号である。11
8はチップセレクト信号(C8)で120がセレクトさ
れたときイネ−ツルとなる。119はシリアルデータ(
DATA)の入出力線で、シリアルEEPROM 12
0からのシリアルデータの入出力に使用される。122
は、ワードクロ、りで、1ワ一ド分データをレジスタ1
04に転送し終えると出力される。123はレジスタ1
05のDo比出力相当し、124はレジスタ105のD
I出力、125はレジスタ105のD2出力に、126
はレジスタ105のD3人力に相当する。The signal that transfers line 117 is the READ/WRITE signal (RD//vrfL) te, -z riffle EEPRO
This is the signal that determines the M I J 0 O operation t.
8 becomes enabled when 120 is selected by the chip select signal (C8). 119 is serial data (
DATA) input/output line, serial EEPROM 12
Used for input/output of serial data from 0. 122
In the word clock, data for one word is stored in register 1.
It is output when the transfer to 04 is completed. 123 is register 1
05 corresponds to the Do ratio output, and 124 corresponds to the D of the register 105.
I output, 125, to D2 output of register 105, 126
corresponds to D3 manual power of register 105.
第2図は、シリアルEEPROM J ;20の動作を
示すタイミ°ングチャートである。図において、201
は同期クロ、クイキ号で、データはこのクロックに同期
して入出力される。202はシリアルデータの入出力タ
イミングを示したものである。203はREAD/WR
ITE信号の状JQ t 示シた40テ、HIGHの場
合、リードオペレージ1ン、LOWの場合、ライトオペ
レージ1ンとなる。204はチップセレクト信号の状態
を示したもので、この場合、チップイネーブルとなる。FIG. 2 is a timing chart showing the operation of the serial EEPROM J;20. In the figure, 201
is a synchronous clock, and data is input and output in synchronization with this clock. 202 indicates the input/output timing of serial data. 203 is READ/WR
If the state of the ITE signal JQ t is 40, HIGH, a read operation is performed, and if it is LOW, a write operation is performed. 204 indicates the state of the chip select signal, which in this case is chip enable.
以下、本発明実鞠例の動作について詳細に説明する。′
1ず、シリアルEEPROM 120からレジスタ10
4へのデータ転送について説明する。最初に、リセット
信号(ライン103)が出力されると、ワードカウンタ
110はイネーブル信号(ライン112)を出力する。Hereinafter, the operation of the actual ball example of the present invention will be explained in detail. ′
1. Serial EEPROM 120 to register 10
4 will be explained. Initially, when the reset signal (line 103) is output, the word counter 110 outputs the enable signal (line 112).
そして、クロ、り信号発生回路106はライン112を
検知するとライ/10’;rt−介して第2図に示すタ
イミング201のようなり口、りを出力する。セレクタ
115はライン112を検知すると、(Bl−84から
成るンB端子入力を選択し、シリアルEEPROM J
;l Oに接続する。この時ワードカウンタ110は
ライン111を介してチップセレクト信号を出力する。When the black/red signal generating circuit 106 detects the line 112, it outputs the black/red signal as shown in timing 201 in FIG. 2 via the line/10';rt-. When the selector 115 detects the line 112, it selects the B terminal input (consisting of Bl-84) and selects the serial EEPROM J
;l Connect to O. At this time, word counter 110 outputs a chip select signal via line 111.
次いで、リード/:yイト制御回路108は、ライン1
09を@HIGH”レベルに設定し、シリアルEEPR
OM 120にリードオペレージ冒/であることを知ら
せる。この時、データカウンタ113は1ワ一ド分カウ
ント後、ライン122を介してlワード分のデータをレ
ジスタ104へ出力することを指示する。上記の間、レ
ジスタ104は第2図の201と202のタイミングに
従ってデータをレジスタ104内に格納する。上記の動
作は、ワードカウンタ110の内蔵カウンタの値が指定
の1直になるまで繰り返される。Then, the read/:y write control circuit 108 controls the line 1
Set 09 to @HIGH” level and serial EEPR
Notify OM 120 of read operation violation. At this time, after counting one word, the data counter 113 instructs to output one word of data to the register 104 via the line 122. During the above period, the register 104 stores data in the register 104 according to timings 201 and 202 in FIG. The above operation is repeated until the value of the built-in counter of the word counter 110 reaches the specified number of 1s.
次に、CPU100からシリアルF2EPROM I
J Oへのアクセスについて説明する。レジスタ105
0入出力はセレクタ115f介してシリアルEEPKM
120と直接接続されているので、CPUJ4)0から
セレクタ115に例えば”0001″、”0000’、
”0001’″。Next, from the CPU 100, serial F2EPROM I
Access to JO will be explained. register 105
0 input/output is serial EEPKM via selector 115f
Since it is directly connected to 120, for example, "0001", "0000",
"0001'".
’oooo”とデータをライトしていけば、ライン12
3は第2図に示す201のようなり口、りになる。If you write data as 'oooo', line 12
3 becomes a slope like 201 shown in FIG.
ここで、セレクタ115を使ったシリアルEEPROM
120のr−タリードについて説明する。セレクタ11
5はイネーブル信号(ライン112)を検知していなけ
れば、Al−A4から成るA端子側を選択し、シリアル
EEPROM J J Oの各信号線と接続する。次に
レジスタ105に@1100”をWき込むことにIC1
CS カ”HIGH”、RD/Wll ”HlGH”ト
なシ、リードオペレージ1ンを開始することをシリアル
EEPROM J 20に伝える。この状態が第2図に
示すT1である。そして、レジスタ105に”1101
”を薔き込むと、T2の状態になる。Here, serial EEPROM using selector 115
120 r-talid will be explained. Selector 11
If the enable signal (line 112) is not detected, the A terminal side made of Al-A4 is selected and connected to each signal line of the serial EEPROM J J O. Next, IC1 writes @1100” into register 105.
CS HIGH, RD/Wll HIGH, tells the serial EEPROM J 20 to start a read operation. This state is T1 shown in FIG. Then, in register 105, “1101
”, it will be in the T2 state.
上記を終了するとT2’の状態になる。このときレジス
タ105を読みこむと、’IIDATAI″tl−読み
込める。このときの2ピ、ト目がシリア、ルEEPRO
M120からのデータとなる。レジスタ105に@11
00″をライトするとT3の状態になる。上記の動作を
繰シ返せばシリアルgEPROM J 20内のデータ
を取シ込むことができる。When the above steps are completed, the state becomes T2'. At this time, if you read the register 105, you can read 'IIDATAI''tl-.At this time, the 2nd pin and the
The data is from M120. @11 in register 105
When 00'' is written, the state becomes T3. By repeating the above operation, the data in the serial gEPROM J20 can be read.
次にCPU 100からシリアルEEPROM J 2
0にデータをライトする方法について8!1.fJAす
る。まず、セレクタ115はイネーブル信号112を検
知していなければ、A端子側を選択し、シリアルEEP
ROM J 2oの信号線と接続する。次いでレジスタ
105にデータ@1000”を書き込むことによシ、第
2 図に示t 204 カ”HIGH”1Z 03カ″
’LOW”となシ、ライトオペレージ■ンを開始するこ
とをシリアルjJPROM 120に伝える。この状態
がTIである。Next, from CPU 100 serial EEPROM J 2
How to write data to 0 8!1. fJA. First, if the selector 115 does not detect the enable signal 112, it selects the A terminal side and outputs the serial EEP.
Connect to the signal line of ROM J 2o. Next, by writing data @1000'' to the register 105, the data is set to 204 HIGH 1Z 03 '' as shown in FIG.
'LOW' tells the serial jJPROM 120 to start a write operation. This state is TI.
上記が終了すると、TI’の状態になる。このときレジ
スタ105に@l0DATAIOnをライトする。そし
て、レジスタiosに@10DATA 11″をライト
する。When the above is completed, the state becomes TI'. At this time, @l0DATAIOn is written to the register 105. Then, write @10DATA 11″ to the register ios.
すると第2図の201が立ち上がシ、シリアルEEPR
OM 120は、このときの202上の値をデータとし
て取シ込む。この状態がT2である。次に、レジスタx
osK”10DATAI O″をライトするとT3の状
態となる。Then, 201 in Figure 2 starts up and the serial EEPR
OM 120 takes in the value on 202 at this time as data. This state is T2. Then register x
When osK "10DATAI O" is written, the state becomes T3.
上記の動作を繰シ返せば、シリアルEEPROMJJO
ヘデータを書き込むことができる。If you repeat the above operation, serial EEPROMJJO
data can be written to.
[発明の効果コ
以上説明のように不発明に従えば、C10はシリアルE
EPROM t−意識せずに制御情報を読み出すことが
でき、制御情報の変更、誓込みをン7トウェアで行うこ
とができる。また、シリアルのEEPROMを使うので
電池のパ、クア、グを要せず、形が小さくコストが安く
て済む。尚、本発明はプリンタ等のモードのデフォルト
値の格納、ディスグレイのデフォルト1直、LANメー
トの物理アドレスの格納等に使用できる。[Effect of the invention According to the invention as explained above, C10 is serial E
EPROM t- Control information can be read out unconsciously, and control information can be changed and set using software. In addition, since a serial EEPROM is used, there is no need for batteries, and the device is small and inexpensive. The present invention can be used to store the default value of the mode of a printer, etc., the default 1st shift of a disk gray, the storage of the physical address of a LAN mate, etc.
第1図は本発明の実施例を示すプロ、り図、第2図は不
発明冥施例の動作を示すタイミングチャートである。
104・・・レジスタ、105・・・レジスタ、106
・・・クロ、り信号発生囲路(CLOCK) 、J o
g・・・y−ド/、フィト制御回路(R/W) 、J
J o・・・ワードカランp (wDc)、11 J
−f”−fi カウンタ(DTC)、115・・・セレ
クタ、120・・・シリアルEEPROM 。FIG. 1 is a schematic diagram showing an embodiment of the present invention, and FIG. 2 is a timing chart showing the operation of a non-inventive embodiment. 104...Register, 105...Register, 106
...Clock, signal generation circuit (CLOCK), J o
g...y-do/, phyto control circuit (R/W), J
J o... Ward Callan p (wDc), 11 J
-f"-fi Counter (DTC), 115...Selector, 120...Serial EEPROM.
Claims (1)
ォルト値が格納されるシリアルPROM(プログラマブ
ルROM)と、このPROMをCPUがアクセスする際
に用いられるアクセスレジスタと、リセット信号検知後
上記PROMからデフォルト値を読み出し上記レジスタ
へ書き込むPROMインタフェース回路とを具備し、上
記PROMに対するデフォルト値の変更及び書込みを上
記レジスタを介して行うことを特徴とする制御情報のリ
ードライト制御方式。A serial PROM (programmable ROM) that stores default values necessary for controlling the computer main body or peripheral devices, an access register used when the CPU accesses this PROM, and a default value read from the PROM after a reset signal is detected. A read/write control method for control information, comprising: a PROM interface circuit for writing into the register, and changing and writing a default value to the PROM via the register.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63244836A JP2896148B2 (en) | 1988-09-29 | 1988-09-29 | Read / write control method of control information |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63244836A JP2896148B2 (en) | 1988-09-29 | 1988-09-29 | Read / write control method of control information |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0291727A true JPH0291727A (en) | 1990-03-30 |
JP2896148B2 JP2896148B2 (en) | 1999-05-31 |
Family
ID=17124688
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63244836A Expired - Lifetime JP2896148B2 (en) | 1988-09-29 | 1988-09-29 | Read / write control method of control information |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2896148B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0803802A2 (en) * | 1996-04-26 | 1997-10-29 | Oki Electric Industry Co., Ltd. | Method of identifying peripheral device employed in a semiconductor device |
-
1988
- 1988-09-29 JP JP63244836A patent/JP2896148B2/en not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0803802A2 (en) * | 1996-04-26 | 1997-10-29 | Oki Electric Industry Co., Ltd. | Method of identifying peripheral device employed in a semiconductor device |
EP0803802A3 (en) * | 1996-04-26 | 2002-06-19 | Oki Electric Industry Co., Ltd. | Method of identifying peripheral device employed in a semiconductor device |
EP1571551A1 (en) * | 1996-04-26 | 2005-09-07 | Oki Electric Industry Co., Ltd. | Method of Identifying Peripheral Device Employed in a Semiconductor Device |
Also Published As
Publication number | Publication date |
---|---|
JP2896148B2 (en) | 1999-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20210303383A1 (en) | Memory module register access | |
EP2472409B1 (en) | Input-output module, and method for extending a memory interface for input-output operations | |
JP2599539B2 (en) | Direct memory access device and look-ahead device | |
JP2835184B2 (en) | Information processing apparatus, device control method, and IC card | |
CN103366794B (en) | For reducing the device and method of pin count rambus interface | |
JPH05204825A (en) | Direct memory-access-controller and information processor | |
US8489780B2 (en) | Power saving in NAND flash memory | |
US8150670B2 (en) | Simulator and simulation method | |
US6586968B1 (en) | Programmable bit ordering for serial port | |
JPH0291727A (en) | Read/write control system for control information | |
KR100261787B1 (en) | Testing and diagnostic mechanism | |
JPH09171486A (en) | Pc card | |
JPH04302041A (en) | Address specifying device for memory | |
US8060676B2 (en) | Method of hot switching data transfer rate on bus | |
JPH07191901A (en) | Holding device of data information | |
US20050125596A1 (en) | Access control unit and method for use with synchronous dynamic random access memory device | |
JP2005078161A5 (en) | ||
JP2004118234A (en) | Data transfer device | |
CN101727300A (en) | Portable data exchange device and method for exchanging data | |
JPH06223026A (en) | Information processing system equipped with memory unit | |
JPS6037753Y2 (en) | Memory card configuration | |
JP2595243Y2 (en) | Microcomputer | |
KR970005647B1 (en) | Rom code verifying device | |
JPH02252188A (en) | Data input/output method for memory card | |
KR20030069521A (en) | Computer storage appapatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080305 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 10 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 10 |