JPH0290375A - Arithmetic processing system for picture data - Google Patents

Arithmetic processing system for picture data

Info

Publication number
JPH0290375A
JPH0290375A JP63243343A JP24334388A JPH0290375A JP H0290375 A JPH0290375 A JP H0290375A JP 63243343 A JP63243343 A JP 63243343A JP 24334388 A JP24334388 A JP 24334388A JP H0290375 A JPH0290375 A JP H0290375A
Authority
JP
Japan
Prior art keywords
pixel data
memory
data
original
element data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63243343A
Other languages
Japanese (ja)
Inventor
Yasushi Noguchi
泰 野口
Kazunori Yasuda
和徳 安田
Mari Sugiura
杉浦 眞理
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP63243343A priority Critical patent/JPH0290375A/en
Priority to US07/403,200 priority patent/US4991029A/en
Publication of JPH0290375A publication Critical patent/JPH0290375A/en
Pending legal-status Critical Current

Links

Landscapes

  • Editing Of Facsimile Originals (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Image Processing (AREA)
  • Television Systems (AREA)

Abstract

PURPOSE:To shorten the arithmetic processing time by reading only the new original picture element data out of a video memory among plural original picture element data used for calculation of a certain process picture element data and writing the read-out picture element data into a high-speed arithmetic access memory. CONSTITUTION:The video signals received from an input terminal 9 are written into a video memory 6 via an A/D converter 10. Then the video signals are read out of the memory 6 are projected on a monitor picture receiver 8 via a D/A converter 7. The still picture data is written into the memory 6 and magnified or reduced under the control of a computer 1 via a buffer memory 14 and a digital signal processing circuit 15. Then the magnified or reduced picture data is monitored by the receiver 8 and also inputted to a communication process circuit/interface 12 and sent to another still picture communication terminal via a transmission line 13 after a communication process. The process circuit 12 reads the new original picture element data out of the memory 6 except those original picture element data used for calculation of the process picture element data preceding the previous one. The picture element data read out of the memory 6 is written into the memory 14 and undergoes an arithmetic process.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、静止画通信装置の静止画処理装置に適用して
好適な画像データの演算処理方式に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an image data arithmetic processing method suitable for application to a still image processing device of a still image communication device.

〔発明の概要〕[Summary of the invention]

本発明は、原静止画データを構成する原画素データの記
憶されたビデオメモリから、複数の原画素データを読み
出して演算用高速アクセスメモリに書き込み、その演算
用高速アクセスメモリに記憶されている複数の原画素デ
ータを用いて演算して、複数の原画素データの画面上の
位置の近傍の仮想位置における処理画素データを算出し
、これを画面上の順次隣接する仮想位置の処理画素デー
タ毎に繰り返すことによって、原静止データに対応する
処理静止画データを得るようにした画像データの演算処
理方式において、ある処理画素データの算出に用いる複
数の原画素データの内、前回以前の処理画素データの算
出に用いた原画素デー夕を除く新たな原画素データのみ
を、ビデオメモリから読み出して、演算用高速アクセス
メモリに書き込むようにしたことにより、原静止画デー
タから処理静止画データを得るための処理時間の短縮化
を図ったものである。
The present invention reads out a plurality of pieces of original pixel data from a video memory in which original pixel data constituting original still image data is stored, and writes the plural pieces of original pixel data to a high-speed access memory for calculation. Processing pixel data at virtual positions near the positions of multiple original pixel data on the screen are calculated by using the original pixel data of In an image data arithmetic processing method that obtains processed still image data corresponding to original still data by repeating the process, among a plurality of pieces of original pixel data used to calculate certain processed pixel data, the previously processed pixel data is By reading only the new original pixel data excluding the original pixel data used for calculation from the video memory and writing it to the high-speed access memory for calculation, it is possible to obtain processed still image data from original still image data. This is intended to shorten processing time.

〔従来の技術〕[Conventional technology]

ビデオメモリに、第5図Aに示す如き、例えば矩形A、
 B、 c、 D、の輪郭を有する原静止画(自然画)
データが記憶されているとき、この原静止画を例えば拡
大した、例えば、矩形A2B2C2D2の輪郭を有する
拡大処理静止画データを、そのビデオメモリの任意の位
置に記憶しようとする場合を考える。このときは、ビデ
オメモリに記憶されている原静止画データを、第5図B
に示す如く、そのま\別のメモリ (バッファメモリ)
に移し、しかる後、その原静止画データを拡大処理して
、第5図Cに示す如く、元のビデオメモリの任意の位置
に、原静止画データに代えて、拡大処理静止画データを
記憶し直すことに成る。
For example, a rectangle A, as shown in FIG. 5A, is stored in the video memory.
Original still image (natural image) with outlines of B, c, and D.
When data is stored, consider a case where, for example, the original still image is enlarged, and enlarged still image data having the outline of a rectangle A2B2C2D2 is to be stored at an arbitrary position in the video memory. At this time, the original still image data stored in the video memory is
As shown in , just\separate memory (buffer memory)
After that, the original still image data is enlarged, and the enlarged still image data is stored in an arbitrary position of the original video memory in place of the original still image data, as shown in FIG. 5C. I will have to do it again.

この場合、矩形A2B2C2D2の各辺の長さが、矩形
A+ B+ C1D1の対応する各辺の2倍であるとす
ると、矩形A2 B2 C2D2の解像度を、矩形の解
像度と同じにするためには、矩形A2B2C2D2の画
素数は、矩形A+ B+  C+ Dl内の画素数の二
乗に等しくしなければならない。
In this case, if each side of rectangle A2B2C2D2 is twice the length of the corresponding side of rectangle A+B+C1D1, then in order to make the resolution of rectangle A2B2C2D2 the same as the resolution of the rectangle, The number of pixels in A2B2C2D2 must be equal to the square of the number of pixels in the rectangle A+ B+ C+ Dl.

従って、矩形A282 C2D2の画素データは、矩形
A、B、C,D、の画素データから補間処理によって、
矩形A2B2C2D2内の画素を形成しなければならな
い。又、上述とは逆に、矩形A2B2C2D2の輪郭を
有する原静止画データから、矩形A+ B+ C+ D
+ の輪郭を有する縮小処理静止データを得ようとする
場合には、矩形A282 C2D2内の画素データを間
引き処理することによって、矩形A、 B、 C,D、
内の各画素データを得る必要がある。
Therefore, the pixel data of rectangle A282C2D2 is obtained by interpolation processing from the pixel data of rectangles A, B, C, and D.
Pixels within rectangle A2B2C2D2 must be formed. Also, contrary to the above, from the original still image data having the outline of rectangle A2B2C2D2, rectangle A+ B+ C+ D
When trying to obtain reduced processing still data having a contour of
It is necessary to obtain each pixel data within.

次に、原静止画データからスプライン補間によって、拡
大処理静止画データを得る場合について説明する。
Next, a case will be described in which enlarged still image data is obtained from original still image data by spline interpolation.

先ず、スプライン補間を一次元について、第6図及び第
7図を参照して説明する。スプライン補間の特徴は、補
間によって得られた曲線は、総てのサンプル点を通り、
不連続点がなく、演算時間が短く、完全な畳込みより情
報帯域が増加し、補間によって得られた曲線は3次曲線
と成る。
First, spline interpolation will be explained in one dimension with reference to FIGS. 6 and 7. The feature of spline interpolation is that the curve obtained by interpolation passes through all sample points,
There are no discontinuities, the calculation time is short, the information band is increased compared to complete convolution, and the curve obtained by interpolation is a cubic curve.

スプライン関数は、2サンプル点区間毎に異なる3次関
数で表される区間関数の和表現である。
The spline function is a sum expression of interval functions expressed by cubic functions that differ for each two-sample point interval.

即ち、第6図に示す如く、区間(X I Xo≦X〈X
l )において、(x−1、f−1)、(Xo、fo)
、(X+ 、fI )、(X2、f2)の4点でユニク
に決まる3次間数f。(x)=a。x3+b。
That is, as shown in FIG. 6, the interval (X I Xo≦X<X
l ), (x-1, f-1), (Xo, fo)
, (X+, fI), and (X2, f2). (x)=a. x3+b.

x” +cm x十d。に等しいような関数である。It is a function that is equal to x” + cm x 10d.

その定義としては、次のように表される(第7図参照)
Its definition is expressed as follows (see Figure 7)
.

f  (x)=a−6x3+bnx2+cnx2+d1
1但し、(a fI、 b n、 c fI、d n)
は次式によって与えられる(第7図参照)。
f (x)=a-6x3+bnx2+cnx2+d1
1 However, (a fI, b n, c fI, d n)
is given by the following equation (see Figure 7).

f i’l+2= f n (x n+2)f fl+
I = f n (X nn)ffI =f11(xn
) f fl−1=f Tl  (xn−1)今、サンプリ
ング間隔は等間隔であり、これを正規化して1にする。
f i'l+2= f n (x n+2) f fl+
I = f n (X nn) ffI = f11 (xn
) f fl-1=f Tl (xn-1) Now, the sampling intervals are equal intervals, which are normalized to 1.

に正規化する。更に、X’ll≦X<Xfl+1成るX
に対して、正規化した文を考え、 交= (x−xn) / (xnヤ、Xn)−x−x−
6として、前の関数f  (x)(−y)を解くと、次
式が得られる。
Normalize to Furthermore, X'll≦X<Xfl+1
Considering the normalized sentence, intersection = (x-xn) / (xnya, Xn)-x-x-
6, solving the previous function f (x) (-y) yields the following equation.

y−(1/6)  (f ’I’12 3 f ffI
1 +3 f n −f ’n−t:l 9.3+ (
1/6) X(3f n、l  6 f n+3 f 
Tl−1)交2+ (1/ 6)  (f n+2+6
 f ’n+13 f n−2f n−+) 、9.+
 (1/6) X(6fn) この式を書き直すと、次式が得られる。
y-(1/6) (f 'I'12 3 f ffI
1 +3 f n -f 'nt:l 9.3+ (
1/6) X (3f n, l 6 f n+3 f
Tl-1) Cross 2+ (1/6) (f n+2+6
f'n+13 f n-2f n-+), 9. +
(1/6) X(6fn) Rewriting this equation yields the following equation.

3’=ffl−1、f fI、f fl+I、fnヤ、
)×以上のスプライン補間の考えを2次元に拡大し、こ
れについて、第8図を参照して説明する。即ち、点Qで
の画素値(画素データ)を求めることを考える。点Qで
の画素データを求めるに当たって、先ず、先ず、gos
 g+ 、g2、g3を求め、その各点を結ぶ線上で、
点Qの画素データを求める。
3'=ffl-1, f fI, f fl+I, fnya,
)× or more will be expanded to two dimensions and explained with reference to FIG. That is, consider finding the pixel value (pixel data) at point Q. In obtaining the pixel data at point Q, first, gos
Find g+, g2, g3, and on the line connecting each point,
Find the pixel data of point Q.

gm= (fOm、flm、f2 m、f3 m)x尚
、(A)は次式で表され、(At)は(A)の転置行列
である。
gm= (fOm, flm, f2 m, f3 m) x Note that (A) is expressed by the following formula, and (At) is the transposed matrix of (A).

ここで、Y−(1、y、、y2、y3)、以上から、画
素データQは次式によって、求められる。
Here, Y-(1, y, , y2, y3) From the above, pixel data Q can be obtained by the following equation.

Q= (1、y、y2、y3) (At)×とおくと、
画素データQは次式のように、5つの行列の内積で表さ
れる。
If we set Q= (1, y, y2, y3) (At)×,
Pixel data Q is expressed by the inner product of five matrices as shown in the following equation.

Q=’l’・ムt −F・ム・X 次に、第5図Cにおける点Pの画素データP (xl、
  3’+ )に対応する点Qの画素データQ (X、
  y) −Y (y+ )  ・At−F (xl。
Q='l'・Mut −F・Mu・X Next, pixel data P (xl,
Pixel data Q (X,
y) -Y (y+) ・At-F (xl.

y+ )  ・ム・X(x+) を求める演算処理の従来例を、第9図のフローチャート
を参照して説明しよう。先ず、y =startY(初
期値)と置く (ステップ5T−1)。次に、x =s
tart−X (初期値)と置く (ステップ5T2)
。次に、 を−ム・x (x)の演算を行う(ステップ
5T−3) 。ここで、tは(IXn)のテンポラリ行
列を示す。次に、t=F (x、  y)・tの演算を
行う(ステップ5T−4)。次に、t=ムt −tの演
算を行う(ステップ5T−5)。
A conventional example of arithmetic processing for determining y+) .mu.X(x+) will be explained with reference to the flowchart of FIG. First, set y = startY (initial value) (step 5T-1). Then x = s
Set tart-X (initial value) (Step 5T2)
. Next, the calculation of -m·x (x) is performed (step 5T-3). Here, t indicates a temporary matrix of (IXn). Next, the calculation t=F (x, y)·t is performed (step 5T-4). Next, the calculation t=mut-t is performed (step 5T-5).

次に、P (x、y)−ソ(y)  ・tの演算を行う
(ステップ5T−6)。次に、x=x+1と置く(ステ
ップ5T−7)。次に、ステップ5T−8で、Xがen
d−X (最終値)に成ったか否かを判別し、Noであ
ればステップ5T−2に戻り、YESであればステップ
5T−9に移行する。ステップ5T−9では、y=y+
tと置く。次に、ステップ5T−10で、yがend−
Y (最終値)に成ったか否かが判別され、NOであれ
ばステップ5T−2に戻り、YESであれば、終了する
Next, the calculation P(x,y)-so(y)·t is performed (step 5T-6). Next, set x=x+1 (step 5T-7). Next, in step 5T-8, X is en
It is determined whether or not it has reached d-X (final value), and if No, the process returns to step 5T-2, and if YES, the process proceeds to step 5T-9. In step 5T-9, y=y+
Put it as t. Next, in step 5T-10, y is end-
It is determined whether or not it has reached Y (final value). If NO, the process returns to step 5T-2; if YES, the process ends.

かかる第9図による従来例の演算処理は、処理時間が頗
る長いという欠点がある。
The conventional arithmetic processing shown in FIG. 9 has a disadvantage in that the processing time is extremely long.

次に、第10図を参照して、従来例について説明する。Next, a conventional example will be explained with reference to FIG.

例えば、第11図において、原静止画データを構成する
原画素データpo、p+ 、P2、・・・・・、Pl4
から、拡大処理静止画データを構成する拡大処理画素デ
ータqos q+ 、q2、・・・・q+s、・・・を
得ようとする場合、拡大処理画素データq1は、例えば
3×3個の原画素データPo、Pl、P2、P5、P6
、Pl、PH0s P++ 、Pl2を用いて演算する
ことにより得られる。又、拡大処理画素データq2は、
3×3個の原画素データP。、Pl、P2、P5、P6
、Pl 、PIO% pH、Pl2を用いて演算するこ
とにより得られる。このように、この演算に必要な原画
素データは、ビデオメモリから繰り返し取り出される。
For example, in FIG. 11, original pixel data po, p+, P2, . . . , Pl4 constituting the original still image data
When trying to obtain enlarged pixel data qos q+ , q2, ... q+s, etc. that constitute enlarged still image data from Data Po, Pl, P2, P5, P6
, Pl, PH0s P++, Pl2. In addition, the enlarged pixel data q2 is
3×3 original pixel data P. , Pl, P2, P5, P6
, Pl, PIO% pH, and Pl2. In this way, the original pixel data required for this operation is repeatedly retrieved from video memory.

これを、第10図のフローチャートを参照して説明しよ
う。原静止画データの記憶されたビデオメモリ (ビデ
オRAM)からの3×3個の原画素データを、ワークR
AMに転送する(ステップ5T−1)。次に、ワークR
AMに記憶されている3×3個の画素データを用いて演
算して、1個の拡大処理画素データを算出する。次に、
所定の演算が終了したか否かを判別しくステップST”
−3)、Noであれば、ステップ5T−1に戻り、YE
Sでれば終了する。このようにして算出された拡大処理
画素データq。、 (11、(12、・・・・を、第1
2図に示す如く、元のビデオRAMに元の原画素データ
に代えて、QO、Ql、、 Q2 、・・として、記憶
し直す。
This will be explained with reference to the flowchart in FIG. The 3x3 original pixel data from the video memory (video RAM) where the original still image data is stored is transferred to the work R.
Transfer to AM (step 5T-1). Next, work R
A single piece of enlarged pixel data is calculated using 3×3 pixel data stored in the AM. next,
Step ST” to determine whether the predetermined calculation has been completed or not.
-3), if No, return to step 5T-1, YE
If it is S, it ends. The enlarged pixel data q thus calculated. , (11, (12,...) as the first
As shown in Figure 2, instead of the original original pixel data, it is stored in the original video RAM as QO, Ql, Q2, .

このように、ビデオR’AMから、原画素データを繰り
返し読み取るには、時間が掛り、処理時間の増大に繋が
る。
As described above, it takes time to repeatedly read the original pixel data from the video R'AM, leading to an increase in processing time.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

かかる点に鑑み、本発明は演算処理時間を短くすること
のできる画像データの演算処理方式を提案しようとする
ものである。
In view of this, the present invention proposes an image data arithmetic processing method that can shorten the arithmetic processing time.

〔課題を解決するための手段〕[Means to solve the problem]

本発明は、原静止画データを構成する原画素データの記
↑息されたビデオメモリから、複数の原画素データを読
み出して演算用高速アクセスメモリに書き込み、その演
算用高速アクセスメモリに記憶されている複数の原画素
データを用いて演算して、複数の原画素データの画面上
の位置の近傍の仮想位置における処理画素データを算出
し、これを画面上の順次隣接する仮想位置の処理画素デ
ータ毎に繰り返すことによって、原静止データに対応す
る処理静止画データを得るようにした静止画演算処理方
式において、ある処理画素データの算出に用いる複数の
原画素データの内、前回以前の処理画素データの算出に
用いた原画素データを除く新たな原画素データのみを、
ビデオメモリから読み出して、演算用高速アクセスメモ
リに書き込むようにしたものである。
The present invention reads out a plurality of original pixel data from a video memory in which original pixel data constituting original still image data is recorded, writes them to a high-speed access memory for calculation, and stores the data in the high-speed access memory for calculation. Processing pixel data at a virtual position near the position of the plurality of original pixel data on the screen is calculated by using a plurality of original pixel data, and this is calculated as processing pixel data at a virtual position adjacent to the screen in sequence. In a still image arithmetic processing method that obtains processed still image data corresponding to the original still data by repeating each processing, among the plurality of original pixel data used to calculate a certain processed pixel data, the previously processed pixel data Only the new original pixel data excluding the original pixel data used for calculation of
The data is read from the video memory and written to the high-speed access memory for calculation.

〔作用〕[Effect]

かかる本発明によれば、原静止画データを構成する原画
素データの記憶されたビデオメモリから、複数の原画素
データを読み出して演算用高速アクセスメモリに書き込
み、その演算用高速アクセスメモリに記憶されている複
数の原画素データを用いて演算して、複数の原画素デー
タの画面上の位置の近傍の仮想位置における処理画素デ
ータを算出し、これを画面上の順次隣接する仮想位置の
処理画素データ毎に繰り返すことによって、原静止デー
タに対応する処理静止画データを得るようにした静止画
演算処理方式において、ある処理画素データの算出に用
いる複数の原画素データの内、前回以前の処理画素デー
タの算出に用いた原画素データを除く新たな原画素デー
タのみを、ビデオメモリから読み出して、演算用高速ア
クセスメモリに書き込むようにする。
According to the present invention, a plurality of pieces of original pixel data are read out from a video memory in which original pixel data constituting original still image data is stored and written to a high-speed access memory for calculation, and the data is stored in the high-speed access memory for calculation. Processing pixel data at a virtual position near the position of the plurality of original pixel data on the screen is calculated by using a plurality of original pixel data, and this is sequentially applied to processing pixels at adjacent virtual positions on the screen. In a still image arithmetic processing method that obtains processed still image data corresponding to the original still data by repeating each data, among the plurality of original pixel data used to calculate a certain processed pixel data, the previously processed pixel Only new original pixel data excluding the original pixel data used for data calculation is read from the video memory and written to the high-speed access memory for calculation.

〔実施例〕〔Example〕

以下に、図面を参照して、本発明の実施例を詳細に説明
する。先ず、本発明を適用する静止画通信端末の静止画
処理装置について、第4図を参照して説明する。
Embodiments of the present invention will be described in detail below with reference to the drawings. First, a still image processing device of a still image communication terminal to which the present invention is applied will be explained with reference to FIG.

(1)はコンピュータ(マイクロコンピュータ)で、C
PU (中央処理装置)(2) 、ROM (3)及び
RAM(4−)から構成される。(5)は、CPU (
2)のハス(データバス、アドレスバス、制御ハス等か
ら成る)で、ROM (3)及びRAM(4,)は、こ
のバス(5)に接続されている。このコンピュータ(1
)は、この静止画通信端末の各部を制御する。(13)
は伝送線路で、無線又は有線が可能であるが、有線伝送
線路の場合は、l5DN(インチグレイテッド・サービ
シーズ・デジタル・ネットワーク)、高速デジタル回線
、アナログ電話回線、DDX (デジタル・データ・エ
クスチェンジ網(これにはDDXCと、DDXPの2種
類がある)、専用回線等が可能である。
(1) is a computer (microcomputer), C
It is composed of a PU (central processing unit) (2), a ROM (3), and a RAM (4-). (5) is the CPU (
2) bus (consisting of data bus, address bus, control bus, etc.), ROM (3) and RAM (4,) are connected to this bus (5). This computer (1
) controls each part of this still image communication terminal. (13)
is a transmission line, which can be wireless or wired, but wired transmission lines include l5DN (Ingrated Services Digital Network), high-speed digital line, analog telephone line, and DDX (Digital Data Exchange Network). (There are two types of this, DDXC and DDXP), a dedicated line, etc.

四2)は、この伝送線路(13)とハス(5)との間に
接続された、その伝送線路(13)の静止画信号のプロ
トコル及び伝送速度に応じた通信処理回路及びインター
フェースで、その通信処理回路は、送信のための符号化
、変調等及び受信のための復号化、復調等の夫々送信処
理及び受信処理を行う。
42) is a communication processing circuit and an interface connected between this transmission line (13) and the lotus (5) according to the protocol and transmission speed of the still image signal of the transmission line (13); The communication processing circuit performs transmission processing and reception processing, such as encoding and modulation for transmission, and decoding and demodulation for reception, respectively.

(6)はフレームメモリ (ビデオRAM)で、そのデ
ジタル映像信号入出力端子及び制御信号入力端子が、ハ
ス(5)に接続され、そのデジタル映像信号入力端子が
A/D変換器(10)の出力端子に接続され、そのデジ
タル映像信号出力端子がD/A変換器(7)の入力端子
に接続される共に、その別の制御信号入力端子が表示タ
イミング制御回路(11)の出力端子に接続される。そ
して、このメモリ (6)は、コンピュータ(1)及び
表示制御回路(11)によって、その書き込み及び読み
出しが制御される。尚、このメモリ (6)は、水平及
び垂直アドレスカウンタ、メモリコントローラ等を含ん
でいる。
(6) is a frame memory (video RAM) whose digital video signal input/output terminal and control signal input terminal are connected to the lotus (5), and whose digital video signal input terminal is connected to the A/D converter (10). The digital video signal output terminal is connected to the input terminal of the D/A converter (7), and the other control signal input terminal is connected to the output terminal of the display timing control circuit (11). be done. The writing and reading of this memory (6) is controlled by the computer (1) and the display control circuit (11). Note that this memory (6) includes horizontal and vertical address counters, a memory controller, etc.

(9)はアナログ映像信号の入力端子で、この入力端子
(9)からの映像信号(ビデオカメラ、VTR等からの
映像信号)がA/D変換器(10)に供給されてデジタ
ル映像信号に変換された後、メモリ (6)に供給され
て書き込まれる。
(9) is an analog video signal input terminal, and the video signal from this input terminal (9) (video signal from a video camera, VTR, etc.) is supplied to the A/D converter (10) and converted into a digital video signal. After being converted, it is supplied to the memory (6) and written therein.

メモリ (6)から読み出されたデジタル映像信号は、
D/A変換器(7)に供給されてアナログ映像信号に変
換された後、陰極線管を備えたモニタ受像機(8)に供
給されて、その陰極線管の管面上に映出される。
The digital video signal read out from the memory (6) is
After being supplied to a D/A converter (7) and converted into an analog video signal, it is supplied to a monitor receiver (8) equipped with a cathode ray tube and displayed on the screen of the cathode ray tube.

入力端子(9)に供給されたアナログ映像信号は、上述
したように、A/D変換器(10)に供給されて、デジ
タル映像信号に変換された後、メモリ (6)に供給さ
れて、静止画の画像データとして書き込まれるが、ハソ
ファメモリ (14)及びデジタル信号処理回路(16
)をも用いて、コンピュータ〈1)の制御の下に、拡大
又は縮小処理された後、これがモニタ受像機(8)によ
ってモニタされると共に、通信処理回路及びインターフ
ェース(12)に供給されて通信処理された後、伝送線
路(工3)を通じて、他の静止画通信端末に伝送される
As described above, the analog video signal supplied to the input terminal (9) is supplied to the A/D converter (10), converted to a digital video signal, and then supplied to the memory (6). Although it is written as image data of a still image, it is stored in the Hasofa memory (14) and the digital signal processing circuit (16).
) is used to enlarge or reduce the image under the control of the computer (1), and then it is monitored by the monitor receiver (8) and is also supplied to the communication processing circuit and interface (12) for communication. After being processed, it is transmitted to other still image communication terminals through the transmission line (line 3).

(14)はハソファメモリで、その入力出力端子がバス
(5)に接続され、その書き込み及び読み出しはコンピ
ュータ(1)によって制御される。
(14) is a sofa memory whose input/output terminals are connected to the bus (5), and whose writing and reading are controlled by the computer (1).

(15)はデジタル信号処理回路で、その入力出力端子
はバス(5)に接続されると共に、コンピュータ(1)
によって制御される。尚、(16)はデジタル信号処理
回路(15)に設けられた、高速アクセスRAMで、そ
のアクセス速度は、ビデオRAM (6)に比べて、そ
のアクセス速度が頗る高い。
(15) is a digital signal processing circuit whose input/output terminals are connected to the bus (5), and which is connected to the computer (1).
controlled by Note that (16) is a high-speed access RAM provided in the digital signal processing circuit (15), and its access speed is significantly higher than that of the video RAM (6).

さて、第11図において、ここでは、P (xy)が、
0≦x<m、0≦y<n成る2次元空間に存在する総て
の点であることに注目して、0〜m−1成る総てのX及
び0〜n−1成る総てのyに対して、夫々X(x)−ム
x (x) 、Y (y)ムを成るベクトル配列を作成
する如く前処理を行う。か(すると、この配列X、Yを
用いることによって、P (x、y)の演算は、 p  (x、  y)−Y  (y)  ・F  (x
、  y)X  (X) と成り、積和演算回数がn3に減少し、処理時間は約1
秒で済む。その比率は、1 : 4000と成る。
Now, in FIG. 11, P (xy) is
Noting that these are all points that exist in a two-dimensional space where 0≦x<m and 0≦y<n, all X between 0 and m-1 and all points between 0 and n-1 Preprocessing is performed on y to create vector arrays consisting of X(x)-x (x) and Y (y), respectively. (Then, by using these arrays X and Y, the operation of P (x, y) is p (x, y) - Y (y) ・F (x
, y)X (X), the number of product-sum operations is reduced to n3, and the processing time is approximately 1
It only takes seconds. The ratio is 1:4000.

次に、第1図を参照して、本発明の実施例としての、こ
の前処理について説明する。先ず、X=start −
X (初期値)と置く (ステップ5T−1)。
Next, this preprocessing as an embodiment of the present invention will be explained with reference to FIG. First, X=start −
Set it as X (initial value) (Step 5T-1).

次に、ステップ5T−2で、X (X)−八・x(X)
の演算を行う。次に、ステップ5T−3では、XをX+
1と置く。次に、ステップST4で、Xが最終の値en
d−Xに成ったか否かが判別される。NOであれば、ス
テップ5T−2に戻り、YESであれば、ステップ5T
−5に移行する。
Next, in step 5T-2, X (X)-8・x(X)
Perform the calculation. Next, in step 5T-3, X is changed to
Set it as 1. Next, in step ST4, X is set to the final value en
It is determined whether or not d-X has been reached. If NO, return to step 5T-2; if YES, return to step 5T.
-Move to 5.

次に、ステップ5T−5では、yを5tart−Y (
初期値)と置く。次に、ステップ5T−6では、Y (
y) −y (y)  ・ムtの演算を行う。次に、ス
テップ5T−7では、y=y+1と置く。次に、ステッ
プ5T−8では、yがend−Y (最終値)であるか
否かが判別される。NOであれば、ステツプ5T−6に
戻り、YESであればRET (、リターン)に移行す
る(ステップ5T−9)に移行する。
Next, in step 5T-5, y is set to 5tart-Y (
initial value). Next, in step 5T-6, Y (
y) −y (y) ・Perform the calculation of Mut. Next, in step 5T-7, y=y+1 is set. Next, in step 5T-8, it is determined whether y is end-Y (final value). If NO, the process returns to step 5T-6, and if YES, the process proceeds to RET (return) (step 5T-9).

次に、第2図を参照して、前処理の後の本処理について
説明する。ステップ5T−1で、第1図における前処理
が行われた後、ステップ5T−2で、y =start
−Y (初期値)と置く。次に、ステップ5T−3で、
x =start−X (初期値)と置く。
Next, with reference to FIG. 2, the main processing after the preprocessing will be explained. In step 5T-1, after the preprocessing in FIG. 1 is performed, in step 5T-2, y = start
-Y (initial value). Next, in step 5T-3,
Set x = start-X (initial value).

ステップ5T−4で、t=F (x、y)  ・X (
x)の演算が行われる。ここで、tはテンポラリ行列を
示す。ステップ5T−5で、P (x、  y) =Y
 (y)  ・tの演算が行われる。次に、ステップ5
T−6で、x=x+lと置く。次に、ステップS”17
で、Xがend−X (最終値)であるか否かが判別さ
れ、NOであれば、ステップSTiに戻り、YESであ
れば、ステップ5T−8に移行する。ステップ5T−8
では、y=y+tと置く。
In step 5T-4, t=F (x, y) ・X (
x) is performed. Here, t indicates a temporary matrix. In step 5T-5, P (x, y) = Y
(y) ・The calculation of t is performed. Next, step 5
At T-6, set x=x+l. Next, step S”17
Then, it is determined whether or not X is end-X (final value). If NO, the process returns to step STi, and if YES, the process moves to step 5T-8. Step 5T-8
Now, let's set y=y+t.

ステップ5T−9では、yがend−Y (最終値)で
あるか否かが判別され、NOであれば、ステップ5T−
3に戻り、YESであれば、終了する。
In step 5T-9, it is determined whether y is end-Y (final value), and if NO, step 5T-
Return to step 3, and if YES, end.

次に、第3図のフローチャートを参照して、本発明の詳
細な説明する。先ず、原静止画データの記録されたビデ
オRAM (6)からの3×3個の原画素データ(例え
ば、第11図のP O−、P 1 、P2・PS・Po
・Pl・PIO・pH,Pl2)を・DSP (デジタ
ル信号処理回路>(15)のワークRAM (16)に
転送する(ステップST−1)。
Next, the present invention will be described in detail with reference to the flowchart of FIG. First, 3×3 original pixel data (for example, P O-, P 1 , P2, PS, Po in FIG.
・Pl・PIO・pH, Pl2) is transferred to the work RAM (16) of ・DSP (digital signal processing circuit>(15)) (step ST-1).

次に、ワークRAM(16)に記憶されている3×3個
の原画素データP。、Pl、P2、PS、Po・Pl・
PIO・pH・Pl2を用いて演算して・1個の拡大処
理画素データ(第11図のq+)を算出して出力する(
ステップ5T−2)。出力された拡大処理画素データq
1は、パンツアメモリ(14)を介して、第12図に示
す如く、ビデオRAM (6)の所定アドレスに書き込
まれて記憶される。
Next, 3×3 original pixel data P stored in the work RAM (16). , Pl, P2, PS, Po・Pl・
Calculate and output one enlarged pixel data (q+ in Figure 11) by calculating using PIO, pH, and Pl2 (
Step 5T-2). Output enlarged pixel data q
1 is written and stored at a predetermined address of the video RAM (6) via the panzer memory (14), as shown in FIG.

次に、必要な演算が終了したか否かを判別し、YESで
あれば終了し、NOであればステップ5T−4に移行す
る。
Next, it is determined whether the necessary calculations have been completed, and if YES, the process ends, and if NO, the process moves to step 5T-4.

ステップ5T−4では、処理画素データの仮想位置が隣
に移ったか否か、即ち、原画素データPH、Po、P+
+とP2 、Pl 、Pl2との間に移ったのであるか
ら、ステップ5T−5に移行する。
In step 5T-4, it is determined whether the virtual position of the processed pixel data has moved to the next one, that is, the original pixel data PH, Po, P+
Since it has moved between + and P2, Pl, Pl2, the process moves to step 5T-5.

Po1P5、P、。と、Pl、Po、P、1との間から
、原画素データPO、PS 、PIOと、P2、Pl、
Pl2との間に移ったか否かが判別される。
Po1P5,P. and Pl, Po, P, 1, the original pixel data PO, PS, PIO, P2, Pl,
It is determined whether or not it has moved between Pl2.

NOであれば、ステップ5T−6に移行し、YESであ
ればステップ5T−5に移行する。第11図の例では、
処理画素データの仮想位置が、q、からq2に移って、
原画素データPO%P5、PIOと、p2、Pl 、P
l2との間に移ったのであるから、ステップ5T−5に
移行する。
If NO, the process moves to step 5T-6, and if YES, the process moves to step 5T-5. In the example of Figure 11,
The virtual position of the processed pixel data moves from q to q2,
Original pixel data PO%P5, PIO, p2, Pl, P
12, the process moves to step 5T-5.

ステップST”−5では、3Xn個、ここでは3×2個
の原画素データPH、P2 、Po 、Pl、pH、P
l2をワークRAM (16)内で所定アドレスに転送
し、ビデオRAM (6)からの新たな3×(3−n)
、ここでは3個の原画素データP3 、Pg 、Pl3
を、ワークRAM (16)に転送する。しかる後、ス
テップ5T−6に移行する。
In step ST''-5, 3Xn pieces of original pixel data PH, P2, Po, Pl, pH, P
12 to a predetermined address in the work RAM (16), and transfer the new 3×(3-n) from the video RAM (6).
, here, three original pixel data P3, Pg, Pl3
is transferred to the work RAM (16). After that, the process moves to step 5T-6.

ステップ5T−6では、ワークRAM (16)に記憶
されている3×3個の原画素データP1、P2・PS・
Po・Pl・P8・pH〜P12・PI3を用いて演算
して、1個の拡大処理画素データq2を算出して出力す
る。出力された拡大処理画素データq1は、パンツアメ
モリ (14)を介して、第12図に示す如く、ビデオ
RAM (6)の所定アドレスに書き込まれて記憶され
る。
In step 5T-6, 3×3 original pixel data P1, P2, PS,
A calculation is performed using Po, Pl, P8, pH to P12, PI3, and one enlarged pixel data q2 is calculated and output. The output enlarged pixel data q1 is written and stored at a predetermined address in the video RAM (6) via the panzer memory (14), as shown in FIG. 12.

その後は、ステップ5T−7に移行する。After that, the process moves to step 5T-7.

ステップ5T−7では、必要な演算が終了したか否かが
判別され、YESであれば終了し、NOであればステッ
プ5T−4に戻る。
In step 5T-7, it is determined whether the necessary calculations have been completed. If YES, the process ends; if NO, the process returns to step 5T-4.

このようにして、以後、拡大処理画素データq3・q4
・q5・q6・q7、・・が算出されて出力され、第1
2図に示す如く、ビデオRAM(6)の所定アドレスに
書き込まれて記憶される。
In this way, from now on, the enlarged pixel data q3 and q4
・q5, q6, q7, etc. are calculated and output, and the first
As shown in FIG. 2, the data is written and stored at a predetermined address in the video RAM (6).

上述の実施例においては、拡大処理の場合について述べ
たが、縮小処理の場合でも良く、このときは原画素デー
タに対し、間引き処理を行うことに成る。
In the above-described embodiment, the case of enlargement processing was described, but it may also be case of reduction processing, in which case thinning processing is performed on the original pixel data.

〔発明の効果〕〔Effect of the invention〕

上述セる本発明画像データの演算処理方式によれば、処
理画素データを演算する時間が短縮される。
According to the image data calculation processing method of the present invention described above, the time for calculating processing pixel data is shortened.

【図面の簡単な説明】[Brief explanation of drawings]

第1図、第2図及び第3図は、夫々本発明の実施例のフ
ローチャート、第4図は本発明の実施例のブロック線図
、第5図は拡大処理の説明図、第6図、第7図及び第8
図はスプライン補間の説明図、第9図は従来例のフロー
チャート、第10図は従来例のフローチャート、第11
図及び第12図は拡大処理の説明図である。 (1)はコンピュータ、(2)はCPU、(3)はRO
M、(4)はRAM、(6)はビデオメモリ (RAM
)、(14)はハソファメモリ、(15)はデジタル信
号プロセッサ、(16)はそのワークRAMである。
1, 2, and 3 are flowcharts of an embodiment of the present invention, FIG. 4 is a block diagram of an embodiment of the present invention, FIG. 5 is an explanatory diagram of enlargement processing, and FIG. Figures 7 and 8
The figure is an explanatory diagram of spline interpolation, Figure 9 is a flowchart of a conventional example, Figure 10 is a flowchart of a conventional example, and Figure 11 is a flowchart of a conventional example.
FIG. 12 and FIG. 12 are explanatory diagrams of the enlargement process. (1) is computer, (2) is CPU, (3) is RO
M, (4) is RAM, (6) is video memory (RAM
), (14) is a sofa memory, (15) is a digital signal processor, and (16) is its work RAM.

Claims (1)

【特許請求の範囲】 原静止画データを構成する原画素データの記憶されたビ
デオメモリから、複数の原画素データを読み出して演算
用高速アクセスメモリに書き込み、該演算用高速アクセ
スメモリに記憶されている複数の原画素データを用いて
演算して、上記複数の原画素データの画面上の位置の近
傍の仮想位置における処理画素データを算出し、これを
上記画面上の順次隣接する仮想位置の上記処理画素デー
タ毎に繰り返すことによって、上記原静止データに対応
する処理静止画データを得るようにした画像データの演
算処理方式において、 ある処理画素データの算出に用いる複数の原画素データ
の内、前回以前の処理画素データの算出に用いた原画素
データを除く新たな原画素データのみを、上記ビデオメ
モリから読み出して、上記演算用高速アクセスメモリに
書き込むようにしたことを特徴とする画像データの演算
処理方式。
[Claims] A plurality of original pixel data are read out from a video memory in which original pixel data constituting original still image data is stored and written to a high-speed access memory for calculation, and the data is stored in the high-speed access memory for calculation. Processing pixel data at a virtual position near the position of the plurality of original pixel data on the screen is calculated by using a plurality of original pixel data, and this is calculated using the plurality of original pixel data at a virtual position adjacent to the position on the screen. In an image data arithmetic processing method that obtains processed still image data corresponding to the above-mentioned original still data by repeating processing for each processed pixel data, one of the plurality of original pixel data used to calculate a certain processed pixel data, the previous An image data operation characterized in that only new original pixel data excluding the original pixel data used for calculation of previously processed pixel data is read from the video memory and written to the operation high speed access memory. Processing method.
JP63243343A 1988-09-07 1988-09-28 Arithmetic processing system for picture data Pending JPH0290375A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP63243343A JPH0290375A (en) 1988-09-28 1988-09-28 Arithmetic processing system for picture data
US07/403,200 US4991029A (en) 1988-09-07 1989-09-05 Still picture processing method and/or apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63243343A JPH0290375A (en) 1988-09-28 1988-09-28 Arithmetic processing system for picture data

Publications (1)

Publication Number Publication Date
JPH0290375A true JPH0290375A (en) 1990-03-29

Family

ID=17102415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63243343A Pending JPH0290375A (en) 1988-09-07 1988-09-28 Arithmetic processing system for picture data

Country Status (1)

Country Link
JP (1) JPH0290375A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS623372A (en) * 1985-06-27 1987-01-09 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション Image converter

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS623372A (en) * 1985-06-27 1987-01-09 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション Image converter

Similar Documents

Publication Publication Date Title
US20060007247A1 (en) Graphics resampling system and method for use thereof
US6342883B1 (en) Image display method and image display apparatus
EP1691334A1 (en) Method for encoding co-ordinates of a video image moving along the display of a computing device
US6445386B1 (en) Method and apparatus for stretch blitting using a 3D pipeline
US6809422B2 (en) One-chip image processing apparatus
JP2003219185A (en) Image processor and processing method
JPH0290375A (en) Arithmetic processing system for picture data
US6563507B1 (en) Storage circuit control device and graphic computation device
EP3675044A1 (en) Anti-aliasing graphic processing
JPH0290376A (en) Arithmetic processing system for picture data
JPH10301558A (en) Graphics display device
JPH0488749A (en) Picture processor
JP2658077B2 (en) Video special effects device
JPH0271378A (en) Still picture processing system
JP2001043359A (en) Image processor and method
WO2001006461A1 (en) Drawing method and drawing device
JPS63173459A (en) Picture information filing device
JPH0319584B2 (en)
JPH0463063A (en) Error dispersing circuit
JP2667314B2 (en) Image compression and decompression device
JP2987564B2 (en) 3D video data conversion method
JPS5966764A (en) Picture rotating system
JPH02150973A (en) Graphic display device
JPH03196189A (en) Image signal processor
JPH083842B2 (en) Image processing method