JPH0285769A - 半導体接合容量測定方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体接合容量の測定方法に関し、特に詳細に
は、接合容量のバイアス電圧依存関数形が既知である半
導体接合部の接合容量を求める半導体接合容量の１ｌｐ
１定方法に関する。

〔従来技術〕

半導体の接合容量を正確に測定することは、その接合部
を有する半導体デバイス自身、また、その半導体デバイ
スを使用した回路の電気特性、特に高周波特性を予測す
る上で極めて重要である。

従来は、その半導体接合部の各電極部に測定用プローブ
を接触させ、その測定用プローブを介してバイアス電圧
を印加し、いわゆるＣ−■プロッタ、例えばヒユーレッ
トパラカード社の商品型式ＨＰ４２７９Ａで示される装
置等で接合容量を測定していた。

一般に、接合容ｆｆｉ　１１１定においては、７１１３
定系−半導体デバイス等に寄生する寄生容量を含んだ状
態でδｔ１定されてしまう。そして、接合容量のバイア
ス電圧依存性の関数の形が既知のものにあっては、測定
された接合容量のバイアス電圧Ｖに対する関数をＣｍと
し、求めるべき真の接合容量のバイアス電圧に対する関
数をＦ（ｖ）とすると、Ｃｍ　−Ｆｍ　＋Ｃφ−・−（
１） となり、測定系−半導体デバイス等に寄生する容量Ｃφ
を含んでしまうのである。ここで、バイアス電圧Ｖを変
え、多数の接合容量を実測し、印加したバイアス電圧及
び実測値を上記式（１）に代入し得られた方程式より関
数Ｆ（ｖ）のパラメータを決定し、関数Ｆ　（Ｖ）を求
め、半導体接合容量をｎ１定していた。

〔発明が解決しようとする課題〕

しかし、上記式（１）の寄生容ｆｆ１Ｃφは半導体デバ
イスが微細化するにつれて、測定すべき半導体接合部の
接合容ｆｆ１Ｆ（ｖ）よりも大きくなってしまってきて
いる。そこで、容量測定器自身にキャリブレーション機
能を持たせたり、また、寄生容量補正機能を持たせたり
して正確な半導体接合部のみの純粋な接合容量を測定し
ようとしているが、純粋な接合容量と寄生容量とを分離
することが難しかった。そのため、上記従来の方法で関
数Ｆ（ｖ）のパラメータを決定することが困難であった
。

本発明は上記問題点を解決することのできる半導体接合
容量測定方法を提供することを目的とする。

〔課題を解決するための手段〕

本発明の半導体接合容量をｎ１定する方法では、上記式
（１）をＶで微分することにより、寄生容ＱＣφが消去
できることに着目し、本発明の測定方法を実現した。

本発明の半導体接合容量の測定方法は、半導体接合部で
の接合容量のバイアス電圧依存性の関数の形が既知であ
り、その関数のパラメータ数がｎ個である半導体接合容
量を測定する方法であって、複数の互いに異なる電圧を
半導体接合部にそれぞれバイアス電圧として印加し、そ
の印加したバイアス電圧それぞれにおける半導体接合容
量を測定し、印加したバイアス電圧と関係づけて記憶す
る接合容ｆｆｉ　ａｌ定工程と、前記記憶されたバイア
ス電圧とそのバイアス電圧における接合容量の組のうち
、任意の２つの組み合わせを選択し、そのそれぞれの２
つの印加電圧間の差分と接合容量間の差分との差分比を
求め、印加電圧間の平均値と関係づけて記憶する差分演
算工程と、前記バイアス電圧依存性の既知関数を微分し
、その微分関数に、前記差分演算工程で求めた印加電圧
の平均値を代入し、その代入により得られる微分関数の
値を前記差分比として、未知数がｎ個の方程式を複数作
成し、その作成された複数の方程式より任意のｎ個の方
程式をｎ個のパラメータを求め、パラメータを決定する
パラメータ決定工程とを含み、前記パラメータ決定工程
で得られた各パラメータから接合容量の関数を決定し、
半導体接合容量を求めることを特徴とする。

〔作用〕

本発明の半導体接合部】を７ＩｐＩ定する方法では、上
記のように構成し、複数のδｉｌｌ定値間の差分を取る
ことにより、測定値に含まれる寄生容量を分離し、正確
な半導体接合容量の測定を可能にしている。

〔実施例〕

以下図面を参照しつつ本発明に従う実施例について説明
する。

同一符号を付した要素は同一機能を有するため重複する
説明は省略する。

第１図は本発明に従う半導体測定法を実施する装置の概
略構成を示す。

図に示すように、測定システムは測定用プローブ１と、
この１ｌｐ１定用プローブ１に接続されるＣ−■プロッ
タ２と、このＣ−■プロッタ２に接続され、Ｃ−■ブロ
ック２で測定され得られたデータを演算処理し、半導体
接合容量を求めるパーソナルコンピュータ３とより構成
されている。そして、測定用プローブ１は半導体ウェー
ハ４上の測定すべき半導体接合部に当接される。また、
Ｃ−■ブロック２とパーソナルコンピュータ３との間は
データ通信回線５で接続されている。

第２図に本発明に従う半導体接合容量を測定する方法の
実施例の概略工程図を示す。

本実施例の方法は、第２図に示すように、半導体接合部
に印加するバイアス電圧を変化させて接合容量をδ−１
定し、印加したバイアス電圧と関連づけて記憶する測定
記憶工程１０と、前記工程１０で記憶されたバイアス電
圧−接合容量からそれぞれの差分を演算し、その差分比
を求める差分演算工程１１と、接合容量に関連する既知
関数形を微分し、前記工程１１で得られた差分比より、
その関数形のパラメータを求めるパラメータ決定工程１
２とより構成されている。

以下、エピタキシャル成長で形成した階段形接合を有す
るＰＮ接合ダイオードの半導体接合容量を算出する原理
について説明する。この様な階段形の接合を有するＰＮ
接合では、半導体接合容量Ｃ（ｖ）の関数形は 一〇、５ Ｃｍ　−Ｃ、（１−（ＶＡｏ／Ｖ、、）Ｉ・・・・・・
（２） であることが知られている。

したがって ａｌ定される接合容量は寄生容量を含んだ状態となり −０，５ Ｃ−Ｃ，＋１−　（ＶＡｃ／Ｖｂ、） Ｊ ＋Ｃφ・・・・・・（３） となる。

ここで■　；ダイオード（アノード・カソードＣ 間）への印加電圧 Ｃ，ニゼロバイアス時の真の接合容量 Ｖ　：ビルトインポテンシャル Ｉ Ｃ：寄生容量である。

φ 上記式（２）において求めるべきパラメータはＣｊｌｖ
ｂｌの２つである。

ここで、上記式（２）をＶＡｏで微分するとＣ”　　（
Ｖ　　）　−（ｃ？Ｃ，／ａＶＡｏ）　−Ｃ −１，５ （Ｃ，／２Ｖ　　）Ｘ　ｆｌ−（ＶＡｃ／Ｖｂ、）］Ｊ
　　　　　　　ｂｉ ・・・・・　（４） となる。

ここで、 バイアス印加電圧■　がＶ　及びＶ２のときＡＣ１ のＣ’　　（■ｔ）−Ｘ　　、Ｃ’　　（Ｖ　　）−Ｘ
２とすると、 ・・・・・・　（５） となり 上記式（４）を整理しＶ、１を求めると・・・・・・　
（６） としてＶｂｌが求められ、これを上記式（４）に代入す
ることによりＣ０も決定できる。

このようにして、半導体接合容量を示す関数形の各パラ
メータを決定し、接合容量を求めることができる。

上記原理の説明において、 Ｃ’　　（Ｖ　　）−Ｘ　　、Ｃ’　　（Ｖ　　）−Ｘ
、、として計算しているが、実際のｎ１定では、Ｖｌ−
ｄＶ。

とＶ１＋ｄＶの値で半導体接合容量を測定し、それぞれ
０１Ｃとすると、 Ｃ’　　（Ｖ　　）−１ｃ　　−Ｃ１１／２ｘｄＶと近
似することができる。

この原理を利用して、実際の測定値より半導体接合容量
の関数形が上記式（１）の場合に各パラメータを求める
方法を説明する。

まず、バイアス電圧をＶ・　からＶ　までΔＶＳ　　　
　　　　　　ｅ （ΔＶ−（Ｖ　　−Ｖ　　）／Ｎである）刻みで変化ｅ
　　　　　　Ｓ させ、各バイアス電圧における接合容量をｎ１定しＣ（
＋）　　（１−１，２・・・・・・Ｎ＋１）として記憶
させておく。

次に Ｃ’（＋）−（Ｃ（＋＋１）　−Ｃ（１）　ｌ　／ΔＶ
・−・−（７）を求める。但しこの式ではＩ−１，２、
・・・・・・Ｎである。

この演算と同時に Ｖ（Ｉ）−Ｖｓ十ΔＶ　（＋＋０．５）を求める。但し
この式ではＩ−１，２、・・・・・・Ｎである。

このようにしてｖ（１）を求めているのは、バイアス電
圧Ｖ　及びＶ　　でｉ１！１定された接合容量を１国 ０１Ｃとし、これらの関係をグラフにする１国 と第３図の様になる。このグラフにおいて点線Ａで示す
接合容量の関数において、直線ｐの傾き、は上記Ｃ’（
＋）に相当し、上記ｖ（１）の位置における微分係数と
近似して考えることができるからである。

次に、上記Ｃ°（１）、Ｖ　（＋）をそれぞれ上記式％
式％） ぞれＸ　１Ｖ　として上記式（６）に代入すると、・・
・・・・（８） となる。ここで、 Ｋ−Ｎ／２　（Ｎ　：偶数のとき）又は−（Ｎ＋１）　
／２　（Ｎ　：奇数のとき）である。

次に、ここで、求められたＶ　ｂｉ（＋）を上記式に代
入し、Ｃｊ（＋）を計算すると、 Ｃ、（＋）　−２Ｃ’（＋）Ｖｂ、（＋）ｘ　ｌ　１−
Ｖ（１）／Ｖ　　（Ｉ）１３１２−−−−・−（９）ｂ
ｉ となる。

次１：Ｖ、、（＋）及び　Ｃｊ（＋）を１を１からＮま
で（但し、ＩＮＫ）変えてそれぞれのＶ６．（１）及び
Ｃ１１）を求め平均値を取る。

この様にパラメータを種々の条件のもとで求め、それら
の平均値を取ることにより誤差を少なくするようにして
いる。

この様にして求められた、パラメータを上記式（２）に
代入することにより真の半導体接合容量をｉｌｌ定する
ことができる。

本発明は上記実施例に限定されるものでなく、種々の変
形例が考えられ得る。

具体的には、上記実施例では、パラメータが２個の具体
的な既知の関数形の場合について説明しているが、この
方法はパラメータをｎａをする既知の関数形の場合につ
いても同様に行うことかできる。この場合には、少なく
ともｎ個以上のバイアス電圧を半導体接合部に印加し、
それぞれのバイアス電圧における容量を測定する。得ら
れたバイアス電圧と容量との組から、任意の２つ、例え
ば（Ｖ、Ｃ）、（Ｖ　　ＳＣ）を選択し、ａｍＩ）ｐ Ｃ’（ｑ）−（Ｃ−ｃ　　）／（Ｖ　　−Ｖ　　）及ヒ
ｐ　　　　　　　　　　ｍ　　　　　　　　　　　　　
　　　ｐ　　　　　　　　　　ｍＶ　　−（Ｖ　　＋Ｖ
　　）ｘＱ、５を求める。そしてＱ　　　　　　　　１
ｐ （Ｖ、Ｃ”（ｑ））の組を少なくともｎ個以上求め、そ
の中からｎ個の組を選択し、そのｎ個のＶ１Ｃ’（ｑ）
を既知の関数形を微分した関数に代入する。

そして得られたｎ個の方程式よりパラメータを決定する
。このようにして得られたパラメータを平均化すること
により上記実施例の場合と同様にパラメータを得ること
ができる。これはｎ個の未知数はその未知数を有するｎ
個の方程式を解くことにより、その未知数を決定できる
という一般的な数学の原理に基づくものである。

〔効果〕

本発明の接合容量のＤ１定方法では、先に説明したよう
に、寄生容量をキャンセルした状態での正確な半導体接
合容量の測定を行うことができる。

特に、微細な構造を有する半導体デバイスの接合容量の
測定に適している。

【図面の簡単な説明】

第１図は、本発明の７１１１１定方法を実施するｔ−１
定システムの概略を示す図、第２図は、本発明の接合容
量を測定する工程を示す図、及び第３図は、本発明の測
定方法の原理を説明する図である。 特許出願人　　住友電気工業株式会社 代理人弁理士　　　長谷用　　芳　　樹間　　　　　　
　　　寺　　　　嶋　　　　史　　　朗測定システム 第】図 工程図 第２図 差分原理説明 第３図

Claims (1)

1. 【特許請求の範囲】 １、半導体接合部での接合容量のバイアス電圧依存する
   関数が既知であり、その関数のパラメータ数がｎ個であ
   る半導体接合容量測定方法において、 複数の互いに異なる電圧を半導体接合部にそれぞれバイ
   アス電圧として印加し、その印加したバイアス電圧それ
   ぞれにおける半導体接合容量を測定し、印加したバイア
   ス電圧と関係づけて記憶する測定記憶工程と、 前記記憶されたバイアス電圧とそのバイアス電圧におけ
   る接合容量の組のうち、任意の２つの組み合わせを選択
   し、そのそれぞれの２つの印加電圧間の差分と接合容量
   間の差分との差分比を求め印加電圧間の平均値と関係づ
   けて記憶する差分演算工程と、 前記バイアス電圧依存関数形を微分し、その微分関数に
   、前記差分演算工程で求めた印加電圧の平均値を代入し
   、その代入により得られる微分関数の値を前記差分比と
   して、未知数がｎ個の方程式を複数作成し、その作成さ
   れた複数の方程式よりｎ個の方程式を選択し、その方程
   式を解くことによりｎ個のパラメータを求め、パラメー
   タを決定するパラメータ決定工程とを含み、 前記パラメータ決定工程で得られた各パラメータから接
   合容量の関数を決定し、半導体接合容量を求める半導体
   接合容量測定方法。 ２、前記接合容量測定工程でバイアス電圧として印加さ
   れる電圧が、それぞれ所定の値だけステップ状に変化し
   ている複数の電圧であり、前記差分演算工程で選択され
   る任意の２つの印加電圧間の差が前記所定の値である請
   求項１記載の半導体接合容量測定方法。 ３、前記パラメータ決定工程において、各パラメータを
   決定する際、任意のｎ個の方程式を選択し、ｎ個の方程
   式より構成される方程式群を複数作成し、各方程式群よ
   りそれぞれそれぞれ方程式群で求められた同一のパラメ
   ータ間を平均化し各パラメータを決定することを特徴と
   する請求項１又２記載の半導体接合容量測定方法。