JPH0279779A - Inverter - Google Patents

Inverter

Info

Publication number
JPH0279779A
JPH0279779A JP63227396A JP22739688A JPH0279779A JP H0279779 A JPH0279779 A JP H0279779A JP 63227396 A JP63227396 A JP 63227396A JP 22739688 A JP22739688 A JP 22739688A JP H0279779 A JPH0279779 A JP H0279779A
Authority
JP
Japan
Prior art keywords
voltage
circuit
frequency
gain
load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63227396A
Other languages
Japanese (ja)
Inventor
Keiichi Shimizu
恵一 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Lighting and Technology Corp
Original Assignee
Toshiba Lighting and Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Lighting and Technology Corp filed Critical Toshiba Lighting and Technology Corp
Priority to JP63227396A priority Critical patent/JPH0279779A/en
Publication of JPH0279779A publication Critical patent/JPH0279779A/en
Pending legal-status Critical Current

Links

Landscapes

  • Inverter Devices (AREA)

Abstract

PURPOSE:To flatten the characteristics of a secondary voltage without a load in a one-transister type parallel resonating inverter by decreasing a loop gain when an operating frequency undergoes negative feedback control in order to make the peak voltage of a switching element constant. CONSTITUTION:A frequency control circuit 7 has the following part: an error amplifying circuit 72 which compares the output of a reference voltage source 71 with the output of a peak voltage detecting circuit 6, amplifies the error voltage at a specified gain and outputs the result; a variable resistor 73 which adjusts the gain of the circuit 72; and a voltage-controlled type oscillator 74 which oscillates a frequency in response to the output of the circuit 72. The base of a Tr 3 is driven with the frequency in response to a collector voltage. The variable resistor 73 is adjusted, and the gain of the amplifier 72 is set at a low value. In this way, the load voltage can be flattened when the inverter has no load.

Description

【発明の詳細な説明】 [産業上の利用分野〕 本発明は、−石式並列共振形インバータに関し、特に、
螢光ランプのような放電灯を高周波点灯する放電灯点灯
装置に適用して好適なインバータに関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a stone-type parallel resonant inverter, and in particular,
The present invention relates to an inverter suitable for application to a discharge lamp lighting device for lighting a discharge lamp such as a fluorescent lamp at high frequency.

[従来の技術] 従来、直流電力を交流電力に変換するインバータとして
、並列共振回路と、入力直流電圧を高周波例えば20〜
100kHzでオン・オフしてこの並列共振回路に印加
するスイッチング素子とを備え、この並列共振回路に誘
起される交流電圧を負荷に供給する−6式並列共振形イ
ンバータが知られている。
[Prior Art] Conventionally, an inverter that converts DC power to AC power uses a parallel resonant circuit and an input DC voltage at a high frequency, e.g.
A type-6 parallel resonant inverter is known, which includes a switching element that turns on and off at 100 kHz to apply voltage to this parallel resonant circuit, and supplies an alternating current voltage induced in this parallel resonant circuit to a load.

このような−石式並列共振形インバータにおいて、従来
は、動作周波数(スイッチング素子のオン・オフ周波数
)の制御は格別行なっていなかった。このため、動作周
波数は、通常、他励式のインバータでは一定であり、ま
た、自励式のものでは負荷に応じた周波数となっていた
Conventionally, in such a parallel resonance type inverter, the operating frequency (on/off frequency of the switching elements) has not been particularly controlled. For this reason, the operating frequency is usually constant in separately excited inverters, and is a frequency that depends on the load in self-exciting inverters.

したがって、負荷状態によりスイッチング素子に印加さ
れる電圧が変化し、このため、放電灯負荷のように、負
荷変動が大きいインバータでは、スイッチング素子に印
加される電圧が過電圧になり易く、これを避けるために
は耐圧の高い、すなわち高価なスイッチング素子を用い
る必要があるという不都合があった。
Therefore, the voltage applied to the switching element changes depending on the load condition, and for this reason, in an inverter with large load fluctuations such as a discharge lamp load, the voltage applied to the switching element tends to become overvoltage. This has the disadvantage that it is necessary to use switching elements that have a high breakdown voltage, that is, are expensive.

そこで、スイッチング素子に印加されるピーク電圧が一
定となるように動作周波数を制御する方式が考えられた
。この方式によれば、 ■オンした時の電源変動特性が良い。
Therefore, a method was devised in which the operating frequency is controlled so that the peak voltage applied to the switching element is constant. According to this method: (1) Good power fluctuation characteristics when turned on.

■外来サージに対して強い。■Strong against external surges.

■回路素子のばらつきに対応できる。■Can deal with variations in circuit elements.

等の多くの利点がある。There are many advantages such as

[発明が解決しようとする課題] ところが、このようなスイッチング素子に印加されるピ
ーク電圧を一定に制御する方式では、通常不安定現象を
避けるために、制御ゲインを充分高く (理想的には無
限大に)設定しているため、無負荷2次電圧の変動特性
が悪化する欠点があった。
[Problems to be Solved by the Invention] However, in such a method of controlling the peak voltage applied to the switching element to a constant value, the control gain is usually set to a sufficiently high level (ideally infinite) to avoid unstable phenomena. This has the drawback of deteriorating the fluctuation characteristics of the no-load secondary voltage.

例えば、このような方式のインバータを放電灯点灯装置
に適用した場合につき説明する。まずこのような放電灯
点灯装置では、放電灯の点灯のために、誘導性限流イン
ピーダンスと放電灯に並列に接続されたコンデンサとの
共振を利用して無負荷2次電圧を発生させている。この
とき制御系の利得を充分高く設定したとすれば、スイッ
チング素子に印加される電圧が電源電圧によらずにほぼ
一定となるように制御され、電源電圧が高いときは周波
数を高め、電源電圧が低いときは周波数を低めるような
制御が働く。これにより、インバータの動作周波数は共
振周波数から離れ、放電灯が点灯している状態では2次
側の共振回路のQが低いため問題にならないが、放電灯
が消灯されている状態では2次側の共振回路のQが高い
ので動作周波数が共振周波数から離れると無負荷2次電
圧は大きく変動する。すなわち、電源電圧が高いときは
無負荷2次電圧は大きく低下し、逆に電源電圧が低いと
きは無負荷2次電圧は過大となってしまう。そして、こ
のような現象により放電灯が点灯しない等の不具合が発
生してしまう。
For example, a case will be described in which an inverter of this type is applied to a discharge lamp lighting device. First, in such a discharge lamp lighting device, in order to light the discharge lamp, a no-load secondary voltage is generated using resonance between an inductive current-limiting impedance and a capacitor connected in parallel to the discharge lamp. . If the gain of the control system is set high enough at this time, the voltage applied to the switching element will be controlled to be almost constant regardless of the power supply voltage, and when the power supply voltage is high, the frequency will be increased and When the frequency is low, control works to lower the frequency. As a result, the operating frequency of the inverter deviates from the resonant frequency, and when the discharge lamp is on, there is no problem because the Q of the secondary side resonant circuit is low, but when the discharge lamp is off, the secondary side Since the Q of the resonant circuit is high, when the operating frequency deviates from the resonant frequency, the no-load secondary voltage fluctuates greatly. That is, when the power supply voltage is high, the no-load secondary voltage drops significantly, and conversely, when the power supply voltage is low, the no-load secondary voltage becomes excessive. This phenomenon causes problems such as the discharge lamp not lighting up.

本発明の目的は、上述の従来形における問題点に鑑み、
−石式並列共振形インバータにおいて、無負荷2次電圧
の変動特性を改良し、電源電圧が変動しても無負荷2次
電圧特性が平坦となるようなインバータを提供すること
にある。
The purpose of the present invention is to solve the above-mentioned problems in the conventional type.
- An object of the present invention is to provide an inverter in which the fluctuation characteristics of the no-load secondary voltage are improved in a stone-type parallel resonance type inverter, and the no-load secondary voltage characteristics become flat even when the power supply voltage fluctuates.

[課題を解決するための手段] 上記の目的を達成するため、本発明は、−石式並列共振
形インバータにおいて、スイッチング素子に印加される
ピーク電圧が一定となるように動作周波数を負帰還制御
する際に、対電源電圧変動特性がほぼ平坦となるように
前記負帰還制御のループの利得を低く設定したことを特
徴とする。
[Means for Solving the Problems] In order to achieve the above object, the present invention provides negative feedback control of the operating frequency so that the peak voltage applied to the switching elements is constant in a parallel resonance type inverter. The present invention is characterized in that the gain of the negative feedback control loop is set low so that the power supply voltage fluctuation characteristics are substantially flat.

本発明において、動作周波数は、特に、制限はないが、
可聴周波数より高い周波数である20〜100kHzが
好ましく用いられる。
In the present invention, the operating frequency is not particularly limited, but
A frequency higher than the audible frequency, 20 to 100 kHz, is preferably used.

[作 用コ 本発明によれば、制御利得を通常より低下させ、無負荷
2次電圧の変動特性を平坦にすることができる。これに
より、放電灯点灯装置に適用した場合に電源電圧が変化
しても放電灯を確実に始動させることができる。
[Function] According to the present invention, the control gain can be lowered than usual, and the fluctuation characteristics of the no-load secondary voltage can be flattened. Thereby, when applied to a discharge lamp lighting device, the discharge lamp can be reliably started even if the power supply voltage changes.

[実施例] 以下、図面を用いて本発明の詳細な説明する。[Example] Hereinafter, the present invention will be explained in detail using the drawings.

第1図は、本発明の一実施例に係る他励式インバータの
構成を示す。同図において、1は直流電源で、バッテリ
等の純直流電源の他、交流電源を整流する平滑、部分平
滑もしくは谷埋め形平滑、または非平滑の整流回路を用
いることができる。
FIG. 1 shows the configuration of a separately excited inverter according to an embodiment of the present invention. In the figure, reference numeral 1 denotes a DC power source, and in addition to a pure DC power source such as a battery, a smoothing, partial smoothing, valley filling type smoothing, or non-smoothing rectification circuit for rectifying an AC power source can be used.

2は出カドランスで、この出カドランス2の1次巻線2
pは、一端を直流電源1の正側端子に接続し、他端をス
イッチング素子であるトランジスタ3のコレクタに接続
するとともに、この1次巻線2pと並列に共振用コンデ
ンサ4を接続しである。これらの1次巻線2pと共振用
コンデンサ4とは並列共振回路を構成している。さらに
1.出カドランス2の2次巻線2sには負荷8として例
えば螢光ランプ等の放電灯を接続している。
2 is an output transformer, and the primary winding 2 of this output transformer 2
p has one end connected to the positive terminal of the DC power supply 1, the other end connected to the collector of the transistor 3, which is a switching element, and a resonant capacitor 4 connected in parallel with the primary winding 2p. . These primary windings 2p and the resonance capacitor 4 constitute a parallel resonance circuit. Furthermore 1. A discharge lamp such as a fluorescent lamp is connected as a load 8 to the secondary winding 2s of the output transformer 2.

また、トランジスタ3のエミッタを直流電源1の負側端
子に接続し、このトランジスタ3のコレクタ・エミッタ
に対し、逆並列にダイオード5を接続するとともに順方
向のダイオード61とコンデンサB2との直列回路であ
るピーク電圧検出回路6を接続しである。抵抗83と6
4は、このコンデンサ62の端子電圧を分圧して周波数
制御回路7へ送出するためのものである。
Further, the emitter of the transistor 3 is connected to the negative terminal of the DC power supply 1, and a diode 5 is connected in antiparallel to the collector/emitter of the transistor 3, and a series circuit of a diode 61 and a capacitor B2 in the forward direction is connected. A certain peak voltage detection circuit 6 is connected. Resistors 83 and 6
4 is for dividing the terminal voltage of this capacitor 62 and sending it to the frequency control circuit 7.

周波数制御回路7は、基準電圧源71.ピーク電圧検出
回路6の出力電圧を基準電圧源71の出力電圧と比較し
てその誤差電圧を所定の利得で増幅し出力する誤差増幅
回路72、誤差増幅回路72の利得調節のための可変抵
抗器73、および誤差増幅回路72の出力に応じた周波
数で発振する電圧制御形発振器(VCO)74を具備し
、コンデンサS2の端子電圧、すなわちトランジスタ3
のコレクタ電圧に応じた周波数でトランジスタ3のベー
スを駆動する。
The frequency control circuit 7 includes a reference voltage source 71. An error amplification circuit 72 that compares the output voltage of the peak voltage detection circuit 6 with the output voltage of a reference voltage source 71, amplifies the error voltage with a predetermined gain, and outputs the amplified error voltage, and a variable resistor for adjusting the gain of the error amplification circuit 72. 73, and a voltage controlled oscillator (VCO) 74 that oscillates at a frequency corresponding to the output of the error amplification circuit 72, and the terminal voltage of the capacitor S2, that is, the transistor 3
The base of the transistor 3 is driven at a frequency corresponding to the collector voltage of the transistor 3.

次に、第1図の放電灯点灯装置の動作を説明する。Next, the operation of the discharge lamp lighting device shown in FIG. 1 will be explained.

直流電源1を投入すると、VCO74が発振を開始し、
トランジスタ3のベースを駆動する。これにより、トラ
ンジスタ3がVCO74の発振周波数でオン・オフし、
出カドランス2の1次巻線2pと共振用コンデンサ4と
の並列共振回路を駆動し、出カドランス2の2次巻線2
Sに高周波出力電圧が誘起される。すなわち、インバー
タが起動する。
When DC power supply 1 is turned on, VCO 74 starts oscillating,
Drives the base of transistor 3. As a result, the transistor 3 is turned on and off at the oscillation frequency of the VCO 74,
A parallel resonant circuit of the primary winding 2p of the output transformer 2 and the resonance capacitor 4 is driven, and the secondary winding 2 of the output transformer 2 is driven.
A high frequency output voltage is induced in S. That is, the inverter starts.

定常動作時、ピーク電圧検出回路6では、ダイオードB
1を介してコンデンサ62がほぼl・ランジスタ3のコ
レクタ電圧のピーク値に充電され、周波数制御回路7に
おいては、このコンデンサ62の端子電圧を抵抗63と
64とで分圧した電圧と基準電圧源71の出力である基
準電圧V ref’とが近づくようにVCO74の発振
周波数f1が制御される。ここで、VCO74の発振周
波数は、上記並列共振回路の共振周波数f0より常に高
目となるように設定されているものとする。
During normal operation, in the peak voltage detection circuit 6, diode B
1, the capacitor 62 is charged to approximately the peak value of the collector voltage of the transistor 3, and in the frequency control circuit 7, the voltage obtained by dividing the terminal voltage of the capacitor 62 by the resistors 63 and 64 and the reference voltage source are charged. The oscillation frequency f1 of the VCO 74 is controlled so that the output of the VCO 71 approaches the reference voltage V ref'. Here, it is assumed that the oscillation frequency of the VCO 74 is always set higher than the resonant frequency f0 of the parallel resonant circuit.

定常動作時、ピーク電圧Vpが設定電圧v setより
高くなると、コンデンサB2の端子電圧vpを抵抗63
と64とで分圧した電圧Vp/n(但し、nは分圧比)
が基準電圧V ref’より高くなり、誤差増幅器72
の出力が上昇し、V CO74の発振周波数f、すなわ
ちインバータの動作周波数f1が上昇する。これにより
、動作周波数f1が共振周波数f、から離れ、上記ピー
ク電圧Vpが低下する。
During steady operation, when the peak voltage Vp becomes higher than the set voltage v set, the terminal voltage vp of the capacitor B2 is set by the resistor 63.
Voltage Vp/n divided by and 64 (where n is the voltage division ratio)
becomes higher than the reference voltage V ref', and the error amplifier 72
The output of VCO 74 increases, and the oscillation frequency f of the VCO 74, that is, the operating frequency f1 of the inverter increases. As a result, the operating frequency f1 deviates from the resonant frequency f, and the peak voltage Vp decreases.

同時に、出カドランス2の2次巻線2sから負荷8へ供
給される高周波出力電圧も低下する。
At the same time, the high frequency output voltage supplied from the secondary winding 2s of the output transformer 2 to the load 8 also decreases.

一方、ピーク電圧Vpが設定電圧v setより低くな
り、電圧Vp/nが基準電圧V rerより低くなると
、誤差増幅器72の出力が低下し、V CO74の発振
周波数f1すなわちインバータの動作周波数f1が低下
する。これにより、動作周波数f1が共振周波数f。に
近付き、上記ピーク電圧Vpおよび高周波出力電圧が上
昇する。
On the other hand, when the peak voltage Vp becomes lower than the set voltage v set and the voltage Vp/n becomes lower than the reference voltage V rer, the output of the error amplifier 72 decreases, and the oscillation frequency f1 of the VCO 74, that is, the operating frequency f1 of the inverter decreases. do. As a result, the operating frequency f1 becomes the resonant frequency f. , the peak voltage Vp and the high-frequency output voltage increase.

本実施例の装置では誤差増幅器72の利得を可変抵抗器
73により調節し、通常より低い利得となるように設定
しである。そして、無負荷の場合例えば放電灯が未だ点
灯していない場合等であっても入力端子に対する無負荷
2次電圧特性がフラットとなるようにしている。
In the device of this embodiment, the gain of the error amplifier 72 is adjusted by a variable resistor 73, and is set to a lower gain than usual. Further, even in the case of no load, for example, when the discharge lamp is not yet lit, the no-load secondary voltage characteristic with respect to the input terminal is made to be flat.

第2図は、誤差増幅器72の構成例を示す。78は演算
増幅器、79は利得調節のための抵抗である。
FIG. 2 shows an example of the configuration of the error amplifier 72. 78 is an operational amplifier, and 79 is a resistor for gain adjustment.

第3図は、入力電圧に対する無負荷2次電圧特性を示す
グラフである。101は通常の設計すなわち利得が高く
設定しである場合、102は制御なしすなわち利得がゼ
ロの場合、103は本実施例のように利得を低く設定し
た場合を示す。本実施例の装置によれば、フラットな特
性となることが分る。
FIG. 3 is a graph showing no-load secondary voltage characteristics with respect to input voltage. 101 indicates a normal design, that is, the gain is set high; 102 indicates no control, that is, the gain is zero; and 103 indicates the case where the gain is set low as in this embodiment. It can be seen that the device of this example has flat characteristics.

第4図は、本発明を自励式インバータに適用した例を示
す。同図において、101は交流電源で、この交流[j
iHotに整流装置例えば全波整流回路102を接続し
、以降の回路にはこの整流回路102からの非平滑直流
(整流出力)を供給する。この整流出力端子a、b間に
、平滑用コンデンサ103を接続するとともに、インバ
ータを接続している。
FIG. 4 shows an example in which the present invention is applied to a self-excited inverter. In the figure, 101 is an AC power supply, and this AC [j
A rectifier, such as a full-wave rectifier circuit 102, is connected to iHot, and non-smooth direct current (rectified output) from this rectifier circuit 102 is supplied to subsequent circuits. A smoothing capacitor 103 and an inverter are connected between the rectified output terminals a and b.

20は出カドランスで、この出カドランス20の1次巻
線は、一端を整流出力端子aに接続し、他端を主スイツ
チング素子であるトランジスタ30のコレクタに接続す
るとともに、この1次巻線と並列に共振用コンデンサ4
0を接続しである。これらの1次巻線と共振用コンデン
サ40とは並列共振回路を構成している。さらに、出カ
ドランス20の2次巻線には螢光ランプ等の放電灯81
1起動用コンデンサ82、および負荷電流を検出してト
ランジスタ30のベースに正帰還する可飽和形電流トラ
ンス(CT)91の1次巻線を直列に接続している。
20 is an output transformer, and one end of the primary winding of the output transformer 20 is connected to the rectifier output terminal a, and the other end is connected to the collector of the transistor 30, which is the main switching element. Resonant capacitor 4 in parallel
Connect 0. These primary windings and the resonance capacitor 40 constitute a parallel resonance circuit. Furthermore, a discharge lamp 81 such as a fluorescent lamp is provided in the secondary winding of the output transformer 20.
A starting capacitor 82 and a primary winding of a saturable current transformer (CT) 91 that detects a load current and provides positive feedback to the base of the transistor 30 are connected in series.

トランジスタ30のエミッタは負側整流出力端子すに接
続し、CT91の2次巻線は一端をトランジスタ30の
ベースに接続するととともに他端はコンデンサ92を介
して負側整流出力端子すに接続しである。また、トラン
ジスタ30のベース争エミ・ソタ間には逆並列にダイオ
ード95と抵抗96との直列回路を接続しである。93
はコンデンサ、94はトランジスタ75のコレクタ電圧
に応じてインピーダンスが変化する可変インピーダンス
素子としてのFETである。これらは、発振周波数制御
回路90を構成している。
The emitter of the transistor 30 is connected to the negative rectifier output terminal, and one end of the secondary winding of the CT91 is connected to the base of the transistor 30, and the other end is connected to the negative rectifier output terminal via the capacitor 92. be. Further, a series circuit consisting of a diode 95 and a resistor 96 is connected in antiparallel between the base emitter and the base emitter of the transistor 30. 93
94 is a capacitor, and 94 is an FET as a variable impedance element whose impedance changes according to the collector voltage of the transistor 75. These constitute an oscillation frequency control circuit 90.

電圧検出回路BOAは、トランジスタ30のコレクタ電
圧のピーク値Vpを検出するためのもので、トランジス
タ30のコレクタ・エミッタに対し順方向接続されたダ
イオード61とコンデンサ62との直列回路を具備する
。分圧回路BOBは抵抗63と64からなり、上記コン
デンサ62の端子電圧を分圧してVl)/nの電圧を作
成し誤差増幅回路70へ送出する。
The voltage detection circuit BOA is for detecting the peak value Vp of the collector voltage of the transistor 30, and includes a series circuit of a diode 61 and a capacitor 62 connected in the forward direction to the collector-emitter of the transistor 30. The voltage dividing circuit BOB consists of resistors 63 and 64, divides the terminal voltage of the capacitor 62 to create a voltage of Vl)/n, and sends it to the error amplifier circuit 70.

71は抵抗とゼナーダイオードからなる基準電圧発生回
路で、ゼナーダイオードのゼナー電圧である基準電圧V
 refを作成し誤差増幅回路70へ送出する。誤差増
幅回路70は、基準電圧V refと分圧回路BOBの
出力電圧Vp/nと比較してその誤差電圧に応じたコレ
クタ電圧を発生するトランジスタ75を具備し、その利
得は抵抗76、77によって定めることができる。
71 is a reference voltage generation circuit consisting of a resistor and a Zener diode, and the reference voltage V is the Zener voltage of the Zener diode.
ref is created and sent to the error amplification circuit 70. The error amplification circuit 70 includes a transistor 75 that compares the reference voltage V ref with the output voltage Vp/n of the voltage divider circuit BOB and generates a collector voltage according to the error voltage. can be determined.

次に、第4図の放電灯点灯装置の動作を説明する。Next, the operation of the discharge lamp lighting device shown in FIG. 4 will be explained.

電源101を投入すると、トランジスタ80は図示しな
い起動回路より微小なベース電流が供給され、僅かに導
通する。これにより、出カドランス20の1次巻線が僅
かに駆動され、2次巻線に負荷電流が流れる。この負荷
電流はCT91により検出され、トランジスタ30のベ
ースに正帰還される。このトランジスタ30のベースか
らコレクタ、出カドランス20およびCT91を経てト
ランジスタのベース30に至る正帰還ループによりトラ
ンジスタ3oは急速にオンする。コンデンサ92.93
は、このトランジスタ30をオンさせるためのベース電
流により充電され、その結果、トランジスタ3oのベー
ス電流は減少する。すると、今度は、上記正帰還ループ
によりトランジスタ30が急激にオフする。オフ時は上
記並列共振回路の共振により出カドランス2oの2次巻
線に誘起される交流電圧により、負荷電流は極性を反転
した後、再度正転する。すると、トランジスタ30はベ
ースに印加される電圧が正となり、上記正帰還により再
びオンする。以後、このような正帰還および並列共振に
より、このインバータは発振を継続する。
When the power supply 101 is turned on, the transistor 80 is supplied with a minute base current from a starting circuit (not shown), and becomes slightly conductive. As a result, the primary winding of the output transformer 20 is slightly driven, and a load current flows through the secondary winding. This load current is detected by the CT 91 and fed back positively to the base of the transistor 30. The transistor 3o is rapidly turned on due to the positive feedback loop from the base of the transistor 30 to the base 30 of the transistor via the collector, output transformer 20 and CT91. Capacitor 92.93
is charged by the base current for turning on transistor 30, and as a result, the base current of transistor 3o decreases. Then, the transistor 30 is suddenly turned off due to the positive feedback loop. When off, the load current reverses its polarity due to the AC voltage induced in the secondary winding of the output transformer 2o due to the resonance of the parallel resonant circuit, and then rotates normally again. Then, the voltage applied to the base of the transistor 30 becomes positive, and the transistor 30 is turned on again due to the above positive feedback. Thereafter, this inverter continues to oscillate due to such positive feedback and parallel resonance.

動作周波数の制御は前記第1図の場合と同様であるが、
本実施例ではトランジスタ30のコレクタ電圧のピーク
値が所定の値(基準電圧発生回路71の基準電圧に基づ
いて定まる)に近づくように制御される。
The control of the operating frequency is the same as in the case of FIG. 1, but
In this embodiment, the peak value of the collector voltage of the transistor 30 is controlled so as to approach a predetermined value (determined based on the reference voltage of the reference voltage generation circuit 71).

すなわち、基準電圧発生回路71から供給される基準電
圧とトランジスタ30のコレクタit圧ピーク値を分圧
回路60Bで分圧した電圧とを、誤差増幅回路70で比
較し、その誤差を所定の利得で増幅してFET94のイ
ンピーダンスを変化させる。
That is, the error amplifier circuit 70 compares the reference voltage supplied from the reference voltage generation circuit 71 and the voltage obtained by dividing the collector IT pressure peak value of the transistor 30 by the voltage dividing circuit 60B, and calculates the error with a predetermined gain. The impedance of FET 94 is changed by amplification.

このインバータにおいては、トランジスタ30のオフ期
間は上記並列共振により定まるため、一定である。しか
し、オン期間は、コンデンサ92.93に流れるトラン
ジスタ30のベース電流により定まる。そして、このト
ランジスタ30のベース電流は、CT91の2次巻線に
対しトランジスタ30のベースと直列に接続されるコン
デンサ92.93およびFET94のインピーダンスに
より定まる。したがって、FET94のインピーダンス
を可変することにより、インバータの発振周波数をを可
変することができる。
In this inverter, the off-period of the transistor 30 is determined by the parallel resonance and is therefore constant. However, the on period is determined by the base current of transistor 30 flowing through capacitors 92 and 93. The base current of this transistor 30 is determined by the impedance of the capacitor 92, 93 and the FET 94 which are connected in series with the base of the transistor 30 to the secondary winding of the CT 91. Therefore, by varying the impedance of the FET 94, the oscillation frequency of the inverter can be varied.

今、トランジスタ30のコレクタのピーク電圧Vpが設
定電圧v setより低下すると、トランジスタ75に
流れる電流が増加し、FET94のインピーダンスが低
下する。これにより、コンデンサ92゜93にトランジ
スタ30のベースを駆動するに充分な電流が流れる時間
が長くなってトランジスタ3oのオン期間が延び、発振
周波数が低下して共振周波数に接近し、ピーク電圧vp
が上昇する。ピーク電圧Vpが設定電圧v setより
上昇すると、回路各部が上記とは逆に動作してピーク電
圧Vpは低下する。したがって、ピーク電圧vpが安定
化される。また、電源電圧の変動に対しては出力電圧も
安定化される。
Now, when the peak voltage Vp of the collector of the transistor 30 falls below the set voltage v set, the current flowing through the transistor 75 increases and the impedance of the FET 94 decreases. As a result, the time for a current sufficient to drive the base of the transistor 30 to flow through the capacitors 92 and 93 becomes longer, the on-period of the transistor 3o is extended, the oscillation frequency decreases and approaches the resonant frequency, and the peak voltage vp
rises. When the peak voltage Vp rises above the set voltage v set, each part of the circuit operates in the opposite manner to the above, and the peak voltage Vp decreases. Therefore, the peak voltage vp is stabilized. Furthermore, the output voltage is also stabilized against fluctuations in the power supply voltage.

この場合、誤差増幅回路70の利得は、トランジスタフ
5および抵抗78.77によって定められる。したがっ
て、これらにより誤差増幅器70の利得を下げ無負荷2
次電圧特性をフラットにすればよい。
In this case, the gain of the error amplification circuit 70 is determined by the transistor F5 and the resistors 78 and 77. Therefore, these reduce the gain of the error amplifier 70 and the no-load 2
Next, the voltage characteristics should be made flat.

なお、利得を下げるには分圧回路BOBの分圧比を大と
しても同様であるし、周波数制御の感度を低下させても
よい。
Note that the gain can be lowered by increasing the voltage dividing ratio of the voltage dividing circuit BOB, or by lowering the sensitivity of frequency control.

[効 果] 以上説明したように、本発明によれば、インバータの動
作周波数を制御する際に制御利得を通常より低く設定す
るだけで、無負荷時の2次電圧の電源電圧変動特性を改
良することができ、放電灯点灯装置に適用すれば放電灯
を確実に点灯することができる。また、制御利得を低下
させるので、誤差増幅器の回路構成を簡単なものとする
ことができコストを低減することができる。
[Effects] As explained above, according to the present invention, by simply setting the control gain lower than usual when controlling the operating frequency of the inverter, the power supply voltage fluctuation characteristics of the secondary voltage under no load can be improved. If applied to a discharge lamp lighting device, the discharge lamp can be reliably lit. Furthermore, since the control gain is reduced, the circuit configuration of the error amplifier can be simplified and costs can be reduced.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明の一実施例に係る他励式インバータの
回路図、 第2図は、誤差増幅器の構成例を示す回路図、第3図は
、入力電圧に対する無負荷2次電圧特性を示すグラフ、 第4図は、本発明の他の実施例に係る自励式インバータ
の回路図である。 1:直流電源、2:出カドランス、3:トランジスタ、
4:共振用コンデンサ、6:ピーク電圧検出回路、7:
周波数制御回路、B1:ダイオード、62:コンデンサ
、63.64:抵抗、72:誤差増幅回路、74:電圧
制御形発振器。
Fig. 1 is a circuit diagram of a separately excited inverter according to an embodiment of the present invention, Fig. 2 is a circuit diagram showing a configuration example of an error amplifier, and Fig. 3 shows no-load secondary voltage characteristics with respect to input voltage. The graph shown in FIG. 4 is a circuit diagram of a self-excited inverter according to another embodiment of the present invention. 1: DC power supply, 2: Output transformer, 3: Transistor,
4: Resonance capacitor, 6: Peak voltage detection circuit, 7:
Frequency control circuit, B1: diode, 62: capacitor, 63.64: resistor, 72: error amplifier circuit, 74: voltage controlled oscillator.

Claims (1)

【特許請求の範囲】[Claims] 1、一石式並列共振形インバータにおいて、スイッチン
グ素子に印加されるピーク電圧が一定となるように動作
周波数を負帰還制御する際に、対電源電圧変動特性がほ
ぼ平坦となるように前記負帰還制御のループの利得を低
く設定したことを特徴とするインバータ。
1. In a single-stone parallel resonant inverter, when performing negative feedback control of the operating frequency so that the peak voltage applied to the switching element is constant, the negative feedback control is performed so that the power supply voltage fluctuation characteristics are almost flat. An inverter characterized by having a low loop gain.
JP63227396A 1988-09-13 1988-09-13 Inverter Pending JPH0279779A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63227396A JPH0279779A (en) 1988-09-13 1988-09-13 Inverter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63227396A JPH0279779A (en) 1988-09-13 1988-09-13 Inverter

Publications (1)

Publication Number Publication Date
JPH0279779A true JPH0279779A (en) 1990-03-20

Family

ID=16860168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63227396A Pending JPH0279779A (en) 1988-09-13 1988-09-13 Inverter

Country Status (1)

Country Link
JP (1) JPH0279779A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9347252B2 (en) 2012-02-01 2016-05-24 Metiba Verwaltungs Gmbh Foot-operated door opener, door and use

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9347252B2 (en) 2012-02-01 2016-05-24 Metiba Verwaltungs Gmbh Foot-operated door opener, door and use

Similar Documents

Publication Publication Date Title
JPH01160374A (en) Inverter
US4698554A (en) Variable frequency current control device for discharge lamps
US4585974A (en) Varible frequency current control device for discharge lamps
US4498031A (en) Variable frequency current control device for discharge lamps
EP0178852A1 (en) Electronic ballast circuit for fluorescent lamps
JPH1126178A (en) Discharge lamp lighting device
US6577078B2 (en) Electronic ballast with lamp run-up current regulation
JP2793836B2 (en) Lighting load control device
US5625538A (en) High power factor power-supply system
JPH08149850A (en) Voltage converter
JPH0279779A (en) Inverter
JPH0279778A (en) Inverter
JPH05242962A (en) High-frequency power unit for microwave oven
JP3814770B2 (en) Discharge lamp lighting device
JPH01160367A (en) Inverter
EP0388492B1 (en) Inverter capable of controlling operating frequency
JP3059524B2 (en) Discharge lamp lighting device
JP3050256B2 (en) Discharge lamp lighting device
JP3279599B2 (en) Switching power supply
JPH0435937Y2 (en)
JPH0676941A (en) Microwave oven
KR920007545B1 (en) Inverter driving circuit for microwave oven
JPH0237278Y2 (en)
JPH02177298A (en) Discharge lamp lighting device
JPH07106085A (en) Discharge lamp lighting device