JPH027680A - Image pickup device - Google Patents
Image pickup deviceInfo
- Publication number
- JPH027680A JPH027680A JP63156704A JP15670488A JPH027680A JP H027680 A JPH027680 A JP H027680A JP 63156704 A JP63156704 A JP 63156704A JP 15670488 A JP15670488 A JP 15670488A JP H027680 A JPH027680 A JP H027680A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- circuit
- address decoder
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 20
- 238000003384 imaging method Methods 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 12
- 230000015654 memory Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000003786 synthesis reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は撮像装置に関し、より具体的には、高画素の撮
像手段を具備する撮像装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an imaging device, and more specifically, to an imaging device equipped with a high-pixel imaging means.
近年、数百万画素を有する撮像素子が開発・試作されて
いる。従来の40万画素程度の撮像素子であれば、NT
SC方式のテレビジョン信号を得たい場合には、4 f
sc (#14M)lz)程度のマスター・クロック
で当該撮像素子を駆動し、通常の映像信号処理回路で処
理すればよかった。In recent years, image sensors having several million pixels have been developed and prototyped. If it is a conventional image sensor with about 400,000 pixels, NT
If you want to get an SC television signal, use 4 f.
It would have been sufficient to drive the image sensor with a master clock of approximately 100 MHz (#14M)lz) and process it using a normal video signal processing circuit.
しかし、数百万画素の撮像素子を使う場合には、NTS
C方式の映像信号処理回路の構成では、帯域が狭すぎて
撮像素子の能力を充分に引き出すことができない。即ち
、このような高解像度の撮像素子の能力を充分に引き出
すためには、HDTV (ハイビジョン)方式のように
非常に広い帯域の信号処理方式、をとる必要があるが、
帯域が広くなる分だけ、従来のNTSC方式に較べ複雑
、高価なものになり、更には、映像モニタ装置もそれに
応じて高帯域のものが必要になる。However, when using an image sensor with several million pixels, NTS
In the configuration of the C-type video signal processing circuit, the band is too narrow and the capability of the image sensor cannot be fully utilized. In other words, in order to fully utilize the capabilities of such a high-resolution image sensor, it is necessary to use a signal processing method with a very wide band, such as the HDTV (high-definition) method.
As the band becomes wider, it becomes more complicated and expensive than the conventional NTSC system, and furthermore, a video monitor device with a correspondingly high band is required.
撮像装置の実際の使用状況を考えると、画面全体でのリ
アル・タイムの動画礒影や、構図決定、焦点合わせの時
などを除いては、高速処理、即ち高帯域での処理を行う
必要はない。例えば、撮像素子から出力される1枚の画
像信号を信号処理する場合、その信号処理自体ばかりか
、撮像素子からの出力もさほど高速でなくてよい。卯ち
、低速出力により所要帯域を狭くすれば、従来の比較的
安価な映像信号処理回路を流用できる。但し、上記した
ように、構図決定時や焦点合わせの時には盪影画像をリ
アル・タイムでモニタできなければならない。Considering the actual usage of an imaging device, there is no need for high-speed processing, that is, high-bandwidth processing, except for real-time video projection across the entire screen, composition determination, and focusing. do not have. For example, when signal processing a single image signal output from an image sensor, not only the signal processing itself but also the output from the image sensor need not be so fast. On the other hand, if the required band is narrowed by low-speed output, a conventional relatively inexpensive video signal processing circuit can be used. However, as mentioned above, it is necessary to be able to monitor the shadow image in real time when determining the composition or adjusting the focus.
そこで本発明は、高解像度の撮像素子を使った撮像装置
であって、より安価で簡単な構造の撮像装置を提示する
ことを目的とする。Accordingly, an object of the present invention is to provide an imaging device using a high-resolution imaging element, which is cheaper and has a simpler structure.
本発明に係る撮像装置は、撮像手段と、当該撮像手段の
光電変換信号を読み出すべき画素を指定する指定手段と
、当該指定手段の発生する指定信号を所定範囲内に限定
し、又は所定数の画素毎に変化するように変更する指定
変更手段とを具備することを特徴とする。An imaging device according to the present invention includes an imaging means, a designation means for designating a pixel from which a photoelectric conversion signal of the imaging means is to be read, and a designation signal generated by the designation means that is limited to a predetermined range or a predetermined number of pixels. The present invention is characterized by comprising a designation changing means for changing the designation so that it changes for each pixel.
上記指定変更手段により、所定領域内の信号、又は間引
きを行った信号を、より低速度で読み出すことができ、
構図の決定や焦点合わせのために、通常速度の回路を用
いることができる。By the above-mentioned specification change means, the signal within the predetermined area or the thinned out signal can be read out at a lower speed,
Normal speed circuitry can be used for composition and focusing.
以下、図面を参照して本発明の詳細な説明する。なお、
撮像素子としては、MO3型固体撮像素子を例にとるが
、他の撮像素子であっても同様である。Hereinafter, the present invention will be described in detail with reference to the drawings. In addition,
As an image sensor, an MO3 type solid-state image sensor is taken as an example, but the same applies to other image sensors.
第1図は撮像素子10の概略構成図を示す。P+、tN
=1〜n、j=1〜m)は、各画素を形成する光電変換
セルであり、マトリクス状に配置されている。MOB
(i=1〜n、j=1〜m)は光電変換セルPi、j
の光電変換信号を読み出すためのMOSトランジスタで
あり、トランジスタMr−+1MJ、z、−−1M1.
s (i = 1.2、−、 n )のゲートは、
垂直アドレス・デコーダ12の出力V+ (i=1〜
n)に共通接続し、そのドレインは、それぞれ対応する
光電変換セルP i+ I+ P i+ 2Pt、+a
(i =1.2.−−−、n) に接続する。FIG. 1 shows a schematic configuration diagram of an image sensor 10. As shown in FIG. P+,tN
=1 to n, j=1 to m) are photoelectric conversion cells forming each pixel, and are arranged in a matrix. M.O.B.
(i = 1 to n, j = 1 to m) are photoelectric conversion cells Pi, j
The transistors Mr-+1MJ, z, -1M1.
The gate of s (i = 1.2, −, n) is
Output V+ of vertical address decoder 12 (i=1~
n), and its drains are connected to the respective corresponding photoelectric conversion cells P i+ I+ P i+ 2Pt, +a
(i = 1.2.---, n).
また、トランジスタM l+ jt M t+ jt−
・−1M7.j(j=1〜m)のドレインは、MOSト
ランジスタN(j=1〜m)に共通接続する。トランジ
スタN= (j=l〜m)のゲートはそれぞれ、水平
アドレス・デコーダ14の出力Hj (j=1〜m)に
接続し、そのソースは、出力アンプ16の入力側に接続
する。Also, the transistor M l+ jt M t+ jt-
・-1M7. The drains of j (j=1 to m) are commonly connected to a MOS transistor N (j=1 to m). The gates of the transistors N= (j=l-m) are each connected to the output Hj (j=1-m) of the horizontal address decoder 14, and their sources are connected to the input side of the output amplifier 16.
18が撮像素子10の出力端子、20は、クロック発生
回路22からのクロック・パルスに従い、垂直アドレス
・デコーダ12及び水平アドレス・デコーダに、信号読
出しを行うセルP、1.を指定するアドレス信号を供給
するデコーダ・ドライバである。例えば、セルPI)、
+1を指定する場合、デコーダ・ドライバ20からのア
ドレス信号に従い、垂直アドレス・デコーダ12は出力
■、のみをハイにし、水平アドレス・デコーダ14は、
出力H9のみをハイにする。垂直アドレス・デコーダ1
2の出力により、p行のセルの信号が読み出され、水平
アドレス・デコーダ14により、p行のセルの信号の内
の、q列の信号が出力アンプ16に印加される。従って
、出力端子18にはセルP9,9の光電変換信号が出力
される。Reference numeral 18 indicates an output terminal of the image sensor 10, and reference numeral 20 indicates a cell P, 1. This is a decoder driver that supplies an address signal specifying the address. For example, cell PI),
When specifying +1, according to the address signal from the decoder driver 20, the vertical address decoder 12 makes only the output ■, high, and the horizontal address decoder 14
Make only output H9 high. Vertical address decoder 1
2, the signals of the cells in the p row are read out, and the horizontal address decoder 14 applies the signals of the q column among the signals of the cells in the p row to the output amplifier 16. Therefore, the photoelectric conversion signals of the cells P9, 9 are outputted to the output terminal 18.
セルP L+jを順次走査する場合には、垂直アドレス
・デコーダ12及び水平アドレス・デコーダ14の各1
つの出力をハイにし、それを順次ずらしていけばよい。When sequentially scanning cells P L+j, one each of the vertical address decoder 12 and the horizontal address decoder 14
All you have to do is set one output to high and shift them sequentially.
第2図はデコーダ・ドライバ20の詳細図である。30
.32はプリセッタブル2進カウンタ、32.33はク
ロック発生回路22からの制御信号φ1.φ1に従い、
カウンタ30,31のにビット出力をそのまま、又は2
倍して出力する変換回路、34.36はそれぞれカウン
タ30,32のプリセット値を保持回路であり、固定値
を保持する手段でも、他から操作できる手段でもよい。FIG. 2 is a detailed diagram of the decoder driver 20. 30
.. 32 is a presettable binary counter, and 32.33 is a control signal φ1.33 from the clock generation circuit 22. According to φ1,
The bit output of counters 30 and 31 is left as is, or 2
Conversion circuits 34 and 36 for multiplying and outputting are circuits for holding preset values of the counters 30 and 32, respectively, and may be means for holding fixed values or means that can be operated from another.
保持回路34.36は、入力がハイ・レベルのときにそ
れぞれカウンタ30..32にフ“リセソトイ直を出力
し、入力がローのときにはゼロを出力する。Holding circuits 34 and 36 each hold counters 30 and 36 when their inputs are at a high level. .. 32, and outputs zero when the input is low.
φ、1.φI□、φ21.φ2□はクロック発生回路2
2からのパルス(8号である。φ37.φ21はプリセ
ット・イネーブル信号であり、これがハイになるとカウ
ンタ30,32はプリセット動作を行う。φ1□、φ2
2はクロック・パルスであり、この1個のパルスに応じ
て、カウンタ30,32のカウント値が1だけ増加する
。φ, 1. φI□, φ21. φ2□ is clock generation circuit 2
Pulse from No. 2 (No. 8. φ37. φ21 is a preset enable signal, and when this becomes high, counters 30 and 32 perform a preset operation. φ1□, φ2
2 is a clock pulse, and the count values of counters 30 and 32 are increased by 1 in response to this one pulse.
38は抵抗、40は保持回路34.36の出力状態を制
御するためのスイッチである。即ち、スイッチ40が閉
成された状態では、保持回路34゜36への入力はロー
・レベルであり、従って、その出力はゼロである。逆に
、スイッチ40が開放されている状態では、保持回路3
4.36への入力はハイ・レベルであり、従って、その
出力はカウンタ30,32のプリセット値である。38 is a resistor, and 40 is a switch for controlling the output state of the holding circuits 34 and 36. That is, with switch 40 closed, the input to holding circuit 34, 36 is at a low level, and therefore its output is zero. Conversely, when the switch 40 is open, the holding circuit 3
The input to 4.36 is high, so its output is the preset value of counters 30,32.
第3図を参照し、変換回路32.33の作用を詳細に説
明する。第3図において、42は第2図のカウンタ30
,32に相応するにビット出力のプリセッタブル・カウ
ンタ、44は保持回路34゜36に相応する保持回路、
45は変換回路32゜33に対応する変換回路である。The operation of the conversion circuits 32 and 33 will be explained in detail with reference to FIG. In FIG. 3, 42 is the counter 30 in FIG.
, 32 are bit output presettable counters, 44 is a holding circuit 34, and 44 is a holding circuit corresponding to 36;
45 is a conversion circuit corresponding to the conversion circuits 32 and 33.
変換回路45において、46□、46ib(i=1〜k
)はアンド・ゲート、48五 (i=2〜k)はオア・
ゲート、50はにビット(CL、 Qz、’−,Qv
)の出力端子である。アンド・ゲート464.は、制御
信号φ8の制御下でカウンタ42の出力(liをゲート
し、ゲート46tbは制御信号φ5の制御下でカウンタ
42の出力qtをゲートする。またオア・ゲート4Lは
、アンド・ゲート46t−+bとアンド・ゲート46i
−の出力を選択的に出力する。In the conversion circuit 45, 46□, 46ib (i=1 to k
) is an and gate, 485 (i=2~k) is an or gate.
gate, 50 bits (CL, Qz,'-,Qv
) is the output terminal of AND GATE 464. gates the output (li) of the counter 42 under the control of the control signal φ8, and gate 46tb gates the output qt of the counter 42 under the control of the control signal φ5. +b and and gate 46i
Selectively output - output.
制御信号φ、がハイで制御信号φ、がローの場合には、
アンド・ゲート46i、の出力がカウンタ42の出力q
えで、アンド・ゲート46thの出力はOであるから、
オア・ゲート48iの出力は、カウンタ42の出力qi
そのもの、即ち、出力端子50には、カウンタ42の出
力データがそのまま出力される。When the control signal φ, is high and the control signal φ, is low,
The output of the AND gate 46i is the output q of the counter 42
Eh, since the output of AND gate 46th is O,
The output of the OR gate 48i is the output qi of the counter 42
That is, to the output terminal 50, the output data of the counter 42 is output as is.
他方、制御信号φ、がローで制御信号φ、がハイの場合
には、カウンタ42の出力Qiはアンド・ゲート46i
kを介してオア・ゲー)48L、%に印加され、出力端
子50のQ、にはカウンタ42の出力q!−1が供給さ
れる。なお、Q、はOである。従って、この場合には、
出力端子50からは、カウンタ42のカウント値の2倍
の値が出力されることになる。On the other hand, when the control signal φ is low and the control signal φ is high, the output Qi of the counter 42 is output from the AND gate 46i.
48L, % through k, and the output q! of the counter 42 is applied to Q at the output terminal 50. -1 is supplied. Note that Q is O. Therefore, in this case,
A value twice the count value of the counter 42 is output from the output terminal 50.
撮像素子10が、例えば100万程度の画素を有すると
する。この場合に、例えば水平方向と垂直方向でそれぞ
れ1つおきに光電変換信号を読み出す場合には、読出し
を行う画素は、水平方向で172、垂直方向で1/2に
なり、全体で174の約25万画素になり、通常の処理
速度の回路で対処できる。このような読出しは、第3図
の保持回路44の入力をロー・レベルにしてプリセット
を無くし、φ、=0 (ロー)、φ5=1 (ハイ)と
することで実現できる。また、第4図に示すように、全
光電変換面の中央1/4の面積部分の光電変換信号のみ
を読み出す場合にも、読出しを行う画素数は約25万に
なる。この読出しは、第3図の保持回路44には全画素
の1/4になるようなプリセット値を保持させておき、
その入力をハイ・レベルにしてカウンタ42へのプリセ
ットを行い、φ1=1、φ5=0にすればよい。この場
合には、読出しを行う撮像面上での光電変換領域は、保
持回路44の保持値によって変更できる。どちらの場合
には、水平アドレス及び垂直アドレスは第5A図及び第
5B図に示すタインミングで行えばよい。Assume that the image sensor 10 has, for example, about 1 million pixels. In this case, for example, when reading out every other photoelectric conversion signal in the horizontal direction and vertical direction, the number of pixels to be read out is 172 in the horizontal direction and 1/2 in the vertical direction, and the total number of pixels is approximately 174. It has 250,000 pixels, which can be handled by a circuit with normal processing speed. Such reading can be realized by setting the input of the holding circuit 44 in FIG. 3 to a low level, eliminating the preset, and setting φ,=0 (low) and φ5=1 (high). Further, as shown in FIG. 4, even when reading out only the photoelectric conversion signals from the central 1/4 area of the entire photoelectric conversion surface, the number of pixels to be read out is approximately 250,000. For this readout, the holding circuit 44 shown in FIG. 3 holds a preset value that is 1/4 of all pixels.
The counter 42 may be preset by setting the input to a high level so that φ1=1 and φ5=0. In this case, the photoelectric conversion area on the imaging surface from which reading is performed can be changed by the value held by the holding circuit 44. In either case, horizontal addressing and vertical addressing may be performed at the timing shown in FIGS. 5A and 5B.
なお、全画素を読み出す場合には、水平読出し画素数は
2倍、全体では4倍の画素数になるので、そのまま通常
の処理速度の回路で処理できるようにするためには、1
水平ラインの読出しを通常の水平読出しの2倍の時間で
行い、1画面分に4垂直期間をかければよい。水平アド
レスのタイミングを第6A図に示し、垂直アドレスのタ
イミングを第6B図に示す。Note that when reading out all pixels, the number of horizontal read pixels is doubled, and the total number of pixels is four times as large. Therefore, in order to be able to process it with a circuit with a normal processing speed, it is necessary to
It is sufficient to read out a horizontal line in twice the time as normal horizontal reading, and to take four vertical periods for one screen. Horizontal address timing is shown in FIG. 6A, and vertical address timing is shown in FIG. 6B.
上記説明から分かるように、水平方向及び垂直方向の各
々で1/2間引きを行った出力信号で構図を決定し、中
心部分からの読み出した信号で焦点合わせを行うことに
より、画素数の少ない従来の撮像素子を用いたのと全く
同じ回路でリアル・タイムのモニタを行え、しかも、焦
点合わせは非常にシャープになる。また、全体の画素は
、必要にして十分な速度で読み出せばよく、何ら特別の
高周波回路を必要としない。As can be seen from the above explanation, by determining the composition using the output signal that has been thinned out by 1/2 in each of the horizontal and vertical directions, and focusing using the signal read out from the center, it is possible to Real-time monitoring can be performed using exactly the same circuit as that used with the image sensor of 2008, and focusing is extremely sharp. In addition, all pixels can be read out at a sufficient speed, and no special high-frequency circuit is required.
第7図は、別の実施例の構成ブロック図を示す。FIG. 7 shows a block diagram of another embodiment.
60は第1図〜第3図で説明した撮像素子10の如き機
能を持つ撮像素子、62.64は画像メモリ、66は画
像メモリ62.64の出力を合成する合成回路、68は
合成回路6,6の出力を標準ビデオ信号に変換するエン
コーダである。撮像素子60の読出し方を1回おきに変
え、それぞれ画像メモリ62.64に格納する。例えば
、画像メモIJ62には、前述の水平・垂直での1/2
間引き読出しの画像データを格納し、画像メモリ64に
は、第8図に示すように画面中央部分の1/16部分の
画像データを格納するとする。後者は、保持回路34.
36のプリセット値を3m/8.3n/8とし、φ、=
1.φ5=0.とすればよい。この場合にはまた、細#
第9A図及び第9B図に示すように、クロック・パルス
φ2□はm/4個、φ、2はn / 4個を、それぞれ
カウンタ30.32に印加すればよい。60 is an image sensor having a function similar to the image sensor 10 explained in FIGS. 1 to 3, 62 and 64 are image memories, 66 is a synthesis circuit that synthesizes the outputs of the image memories 62 and 64, and 68 is a synthesis circuit 6. , 6 into standard video signals. The way the image sensor 60 is read is changed every other time and stored in the image memories 62 and 64 respectively. For example, in the image memo IJ62, the above-mentioned horizontal and vertical 1/2
It is assumed that the image data of the thinned-out readout is stored, and the image memory 64 stores the image data of 1/16 part of the central part of the screen as shown in FIG. The latter is the holding circuit 34.
36 preset value is 3m/8.3n/8, φ,=
1. φ5=0. And it is sufficient. In this case also
As shown in FIGS. 9A and 9B, m/4 clock pulses φ2□ and n/4 clock pulses φ,2 may be applied to the counters 30 and 32, respectively.
このようにして、画像メモリ62にはm/2 Xn/2
の画素データが格納され、画像メモリ64にはm/4
X n/4の画素データが格納されているので、合成回
路66により第10図に示すように合成すれば、画像メ
モリ62の部分を見ることで構図を決定でき、画像メモ
リ64の部分を見ることで焦点合わせを行える。つまり
、構図の決定と焦点合わせとを同時に行える。モニタ表
示の位置は、合成回路66により簡単に行える。In this way, the image memory 62 has m/2
m/4 pixel data is stored in the image memory 64.
Since pixel data of This allows you to focus. In other words, you can decide on the composition and adjust the focus at the same time. The position of the monitor display can be easily determined by the synthesis circuit 66.
〔発明の効果〕
以上の説明から容易に理解できるように、本発明によれ
ば、高解像度の撮像素子を使っていても、構図決定や焦
点合わせに必要な信号を、低周波数で動作する回路で処
理できるような低帯域の信号として取り出すことができ
る。従って、処理回路系として従来速度の回路を利用で
き、安価に製造できる。[Effects of the Invention] As can be easily understood from the above explanation, according to the present invention, even when a high-resolution image sensor is used, signals necessary for composition determination and focusing can be transmitted to a circuit that operates at a low frequency. It can be extracted as a low-band signal that can be processed by Therefore, a conventional speed circuit can be used as the processing circuit system, and it can be manufactured at low cost.
第1図は本発明の一実施例の構成ブロック図、第2図は
第1図のデコーダ・ドライバ20の詳細な構成ブロック
図、第3図は第2図の変換回路32.33の詳細な構成
ブロック図、第4図は焦点合わせのための読出し領域の
説明図、第5A図及び第5B図は一部読出しの場合のタ
イミング図、第6A図及び第6B図は全画素読出しの場
合のタイミング図、第7図は別の実施例の構成ブロック
図、第8図は第7図の続出し領域の説明図、第9A図及
び第9B図は第7図の読出しのタイミング図、第10図
は第7図の作用説明図である。
10−41%:検素子 12−垂直アドレス・デコーダ
14−水平アドレス・デコーダ 16・−出力アンプ
1618・−出力端子 20−デコーダ・ドライバ 2
2−クロック発生回路 30.32=プリセツタブル2
進カウンタ 32.33−・−変換回路 34.36−
保持回路 Pll、(i−1〜n、j=1〜m)・・−
光電変換セル第1図
14へ
第
図
第
図
第
図
ムF’+a
、ムへ(3233)
第5A図
第5B図
(b)
第6A図
第6B図
第9A図
第9B図FIG. 1 is a block diagram of the configuration of an embodiment of the present invention, FIG. 2 is a detailed block diagram of the decoder/driver 20 of FIG. 1, and FIG. 3 is a detailed block diagram of the conversion circuits 32 and 33 of FIG. 4 is an explanatory diagram of the readout area for focusing, FIGS. 5A and 5B are timing diagrams for partial readout, and FIGS. 6A and 6B are for all pixel readout. 7 is a configuration block diagram of another embodiment, FIG. 8 is an explanatory diagram of the continuous area in FIG. 7, FIGS. 9A and 9B are timing diagrams for reading in FIG. 7, and FIG. The figure is an explanatory diagram of the operation of FIG. 7. 10-41%: Detection element 12-Vertical address decoder 14-Horizontal address decoder 16.-Output amplifier 1618.-Output terminal 20-Decoder driver 2
2-Clock generation circuit 30.32=Presettable 2
Decimal counter 32.33-・-conversion circuit 34.36-
Holding circuit Pll, (i-1~n, j=1~m)...-
Photoelectric conversion cell Fig. 1 To Fig. 14 Fig. Fig. Fig. Fig. 14 Fig. Fig. Fig. Fig. 14 Fig. Fig. Fig. 14 Fig. Fig. Fig. 5. Fig. 5B (b) Fig. 6A Fig. 6B Fig. 9A Fig. 9B
Claims (1)
き画素を指定する指定手段と、当該指定手段の発生する
指定信号を所定範囲内に限定し、又は所定数の画素毎に
変化するように変更する指定変更手段とを具備すること
を特徴とする撮像装置。An imaging means, a designation means for designating a pixel from which a photoelectric conversion signal of the imaging means is to be read, and a designation signal generated by the designation means limited to within a predetermined range or changed for every predetermined number of pixels. An imaging device characterized by comprising a designation changing means.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63156704A JPH027680A (en) | 1988-06-27 | 1988-06-27 | Image pickup device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63156704A JPH027680A (en) | 1988-06-27 | 1988-06-27 | Image pickup device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH027680A true JPH027680A (en) | 1990-01-11 |
Family
ID=15633514
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63156704A Pending JPH027680A (en) | 1988-06-27 | 1988-06-27 | Image pickup device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH027680A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04170173A (en) * | 1990-11-02 | 1992-06-17 | Canon Inc | Image pickup device |
US7545411B2 (en) | 2000-04-13 | 2009-06-09 | Sony Corporation | Solid-state image pickup apparatus, its driving method, and camera system |
USRE42918E1 (en) | 1994-01-28 | 2011-11-15 | California Institute Of Technology | Single substrate camera device with CMOS image sensor |
USRE42974E1 (en) | 1994-01-28 | 2011-11-29 | California Institute Of Technology | CMOS active pixel sensor type imaging system on a chip |
US9628710B2 (en) | 1998-07-17 | 2017-04-18 | Sony Corporation | Imaging apparatus |
-
1988
- 1988-06-27 JP JP63156704A patent/JPH027680A/en active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04170173A (en) * | 1990-11-02 | 1992-06-17 | Canon Inc | Image pickup device |
USRE42918E1 (en) | 1994-01-28 | 2011-11-15 | California Institute Of Technology | Single substrate camera device with CMOS image sensor |
USRE42974E1 (en) | 1994-01-28 | 2011-11-29 | California Institute Of Technology | CMOS active pixel sensor type imaging system on a chip |
US9628710B2 (en) | 1998-07-17 | 2017-04-18 | Sony Corporation | Imaging apparatus |
US7545411B2 (en) | 2000-04-13 | 2009-06-09 | Sony Corporation | Solid-state image pickup apparatus, its driving method, and camera system |
US8194163B2 (en) | 2000-04-13 | 2012-06-05 | Sony Corporation | Solid-state pickup apparatus, its driving method and camera system |
US8934038B2 (en) | 2000-04-13 | 2015-01-13 | Sony Corporation | Solid-state pickup apparatus, its driving method and camera system |
US9584740B2 (en) | 2000-04-13 | 2017-02-28 | Sony Semiconductor Solutions Corporation | Solid-state pickup apparatus, its driving method and camera system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9955089B2 (en) | Solid-state image pickup apparatus, its driving method, and camera system | |
JP2678062B2 (en) | Photoelectric conversion device | |
CA2082884C (en) | High speed imaging apparatus | |
JPS58156273A (en) | Masking device of picture information | |
US20030193593A1 (en) | X-y addressable CMOS APS with compact pixel pitch | |
JPH0320953B2 (en) | ||
EP0192784A1 (en) | Liquid crystal display device | |
US4791308A (en) | Solid-state image pick-up apparatus having variable magnification of image sizes by changing the image sensor address range | |
JPH07114074B2 (en) | Semiconductor memory device | |
KR100314801B1 (en) | Apparatus for panning and scaling window in image sensor | |
JPH027680A (en) | Image pickup device | |
US6486912B1 (en) | Image sensor with sampling control system | |
EP1351492B1 (en) | Improvements in active-pixel image sensors | |
JP2001008109A (en) | Solid state image pickup element, its driving method and camera system | |
US3914543A (en) | Image analyzer using a standard scanning or a multi-interlaced scanning type television system | |
JPS6243393B2 (en) | ||
JP4551588B2 (en) | Imaging apparatus and imaging system | |
JPH08242408A (en) | Image pickup device | |
JP2974809B2 (en) | Solid-state imaging device | |
JPH0450708Y2 (en) | ||
JP2007166351A (en) | Imaging device and imaging method | |
JPH03198486A (en) | Image pickup device | |
JP2714311B2 (en) | Multi-screen display device | |
KR950007034B1 (en) | Picture-recovering circuit for camera | |
JPH03214975A (en) | Hand shake correcting device |