JPH0276243A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH0276243A JPH0276243A JP63229673A JP22967388A JPH0276243A JP H0276243 A JPH0276243 A JP H0276243A JP 63229673 A JP63229673 A JP 63229673A JP 22967388 A JP22967388 A JP 22967388A JP H0276243 A JPH0276243 A JP H0276243A
- Authority
- JP
- Japan
- Prior art keywords
- metal material
- back surface
- back metal
- scribe line
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000007769 metal material Substances 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims abstract description 18
- 230000002265 prevention Effects 0.000 claims description 21
- 238000005520 cutting process Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 238000005275 alloying Methods 0.000 claims description 2
- 229910003460 diamond Inorganic materials 0.000 abstract description 6
- 239000010432 diamond Substances 0.000 abstract description 6
- 229910045601 alloy Inorganic materials 0.000 abstract description 5
- 239000000956 alloy Substances 0.000 abstract description 5
- 239000000126 substance Substances 0.000 abstract description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract 2
- 230000000903 blocking effect Effects 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 36
- 239000010931 gold Substances 0.000 description 13
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 10
- 229910052737 gold Inorganic materials 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005496 eutectics Effects 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は半導体装置の製造方法、特に半導体ウェハのス
クライブ工程の改良に関する。DETAILED DESCRIPTION OF THE INVENTION <Industrial Application Field> The present invention relates to a method for manufacturing a semiconductor device, and particularly to an improvement in a scribing process for semiconductor wafers.
〈従来の技術〉
従来の半導体ウェハのスクライブ工程にあっては、該ウ
ェハの裏面にダイボンディング材として金を厚く蒸着し
ている。その結果、該ウェハをスクライブラインに沿っ
て、ハーフカットしたのでは後のクラッキング工程にあ
ってカット後のチップ同士が金によってつながり、うま
く分割することができないため、ウェハをフルカットし
た後、エキスバンドしている。チップを分離するもので
ある。<Prior Art> In the conventional scribing process for semiconductor wafers, gold is deposited thickly on the back surface of the wafer as a die bonding material. As a result, if the wafer is half-cut along the scribe line, the chips after the cut will be connected by gold in the subsequent cracking process, making it difficult to separate them properly. I'm in a band. This separates the chips.
この場合、ウェハのカットは、例えばダイヤモンド小片
を装着したカッタによってテープに張り付けたウェハの
表面から行っている。In this case, the wafer is cut from the surface of the wafer, which is attached to the tape, using a cutter equipped with, for example, diamond pieces.
なお、このようにして分離したＩＣチップはこの後パッ
ケージの台に取り付けられる。加熱によってシリコンの
一部分と金とが溶は合ってＡｕ／Ｓｉ共晶を生成するも
のである。Note that the IC chip separated in this way is then attached to the stand of the package. By heating, a portion of the silicon and the gold melt together to form an Au/Si eutectic.
〈発明が解決しようとする課題〉
しかしながら、このような従来の半導体装置の製造方法
にあっては、半導体ウェハの裏金材（ダイボンディング
材）である金が柔らかいため、スクライブ時においてダ
イヤモンドカッタのブレードに目づまりが生じ易く、切
削不可能となってしまうことがあるという問題点があっ
た。したがって、該ブレードのコストが高くなってしま
うという問題点があった。<Problems to be Solved by the Invention> However, in such conventional semiconductor device manufacturing methods, since gold, which is the back metal material (die bonding material) of the semiconductor wafer, is soft, the blade of the diamond cutter is There is a problem in that it tends to become clogged, making it impossible to cut. Therefore, there is a problem that the cost of the blade becomes high.
また、裏面の金をスクライブラインに沿ってパターニン
グしようとしても、この金のウェハ裏面への蒸着後、シ
リコンとオーミック・接合させるための熱処理を行うた
め、金とシリコン基板とが反応し、エツチングが困難で
そのバターニングがうまく行えないという問題点があっ
た。Furthermore, even if an attempt is made to pattern the gold on the back side along the scribe line, since the gold is vapor-deposited on the back side of the wafer and then heat-treated to form an ohmic bond with the silicon, the gold and silicon substrate will react and the etching will be delayed. There was a problem in that it was difficult and the buttering could not be done well.
そこで、本発明は、スクライブ工程のコストダウンを図
ることを目的としている。Therefore, an object of the present invention is to reduce the cost of the scribing process.
〈課題を解決するための手段〉
本発明は、複数のチップ部分がパターン形成された半導
体ウェハの裏面のスクライブライン上に裏金材と未反応
の反応防止層を形成する工程と、該半導体ウェハの裏面
に裏金材を被着する工程と、該裏金材を加熱して合金化
する工程と、該裏金材の未反応部分を除去してウェハ裏
面を上記スクライブラインに沿って露出させる工程と、
該スクライブライン上こ沿って該半導体ウェハを切削す
る工程と、を備えた半導体装置の製造方法である。<Means for Solving the Problems> The present invention includes a step of forming a reaction prevention layer that has not reacted with the back metal material on a scribe line on the back surface of a semiconductor wafer on which a plurality of chip portions are patterned, and a step of applying a back metal material to the back surface; a step of heating and alloying the back metal material; and a step of removing an unreacted portion of the back metal material to expose the back surface of the wafer along the scribe line;
A method of manufacturing a semiconductor device includes a step of cutting the semiconductor wafer along the scribe line.
く作用〉
本発明に１系る半導体装置の製造方法では、まず複数の
チップ部分がパターン形成された半導体ウェハの裏面の
スクライブライン上に裏金材と未反応の反応防止層を形
成する。例えは、ウェハ裏面に５１０２膜を被着した後
、所定のりソグラフィプロセスによって反応防止層であ
るこの５ｉＯ２Ｆ’をスクライブラインに沿って残す。Effects> In the first method of manufacturing a semiconductor device according to the present invention, a reaction prevention layer that has not reacted with the back metal material is formed on the scribe line on the back surface of a semiconductor wafer on which a plurality of chip portions have been patterned. For example, after depositing the 5102 film on the backside of the wafer, a predetermined lithography process leaves this 5iO2F', which is a reaction prevention layer, along the scribe lines.
この場合、該ウェハの裏面ζこあって反応防止層以外の
他の部分は露出させられている。In this case, the back surface ζ of the wafer is exposed except for the reaction prevention layer.
次に、該半導体ウェハの裏面に裏金材（グイボンディン
グ材）を被着する。裏金ＩＡとしては例えは全である。Next, a back metal material (guinea bonding material) is applied to the back surface of the semiconductor wafer. As for the secret fund IA, the example is complete.
この裏金材はウェハ裏面の全面に被着される。したがっ
て、上記反応防止層の上にも裏金材か所定の厚さに被着
されることになる。This back metal material is applied to the entire back surface of the wafer. Therefore, the back metal material is also deposited on the reaction prevention layer to a predetermined thickness.
次に、該裏金材を加熱して合金化する。この結果、裏金
材がウェハ裏面に直接被着した部分では、裏金材はウェ
ハと反応して合金化する。しかし、反応防止ＪＷ（Ｓｉ
Ｏ２層）上に被着した裏金材はこの反応防止層とは反応
することはなく、合金化しないままである。Next, the back metal material is heated and alloyed. As a result, in the portion where the back metal material is directly adhered to the back surface of the wafer, the back metal material reacts with the wafer and becomes alloyed. However, reaction prevention JW (Si
The back metal material deposited on the O2 layer does not react with this reaction prevention layer and remains unalloyed.
更に、この裏金材の未反応部分く金の状態である）を除
去してウェハ裏面をスクライブラインに沿って露出させ
る。この未反応の裏金材の除去は、合金と異なって通常
のエツチングプロセスによって簡単に除去することがで
きる。Furthermore, the unreacted portion of the back metal material (in the state of metal) is removed to expose the back surface of the wafer along the scribe line. Unlike alloys, this unreacted back metal material can be easily removed by a normal etching process.
次に、該スクライブラインに沿って該半導体ウェハを切
削する。例えは、ダイヤモンドソーによって切削または
切断するものである。この場合、該スクライブライン部
分には柔らかな裏金材が被着されていないため、簡単に
切削または切断することができる。いわゆるハーフカッ
ト、フルカットも可能となっているものである。Next, the semiconductor wafer is cut along the scribe line. An example is cutting or sawing with a diamond saw. In this case, since the scribe line portion is not coated with a soft metal backing material, it can be easily cut or cut. So-called half cuts and full cuts are also possible.
〈実施例〉 以下、本発明の実施例を図面にもとづいて説明する。<Example> Embodiments of the present invention will be described below based on the drawings.
第１図（Ａ）〜（Ｅ）は本発明の半導体装置の製造方法
を説明するための各工程に・おける半導体装置の縦断面
図である。FIGS. 1A to 1E are longitudinal cross-sectional views of a semiconductor device at each step for explaining the method of manufacturing a semiconductor device of the present invention.
まず、第１図（Ａ）に示すように、複数のチップ部分か
パターン形成された半導体ウェハ１０１を準備し、該ウ
ェハ１０１の裏面１０３のスクライブライン１０５上に
反応防止層１０７を形成する。例えば、このウェハ裏面
１０３の全面に所定厚さのＳｉＯ２膜を被着した後、所
定のりソクラフィプロセスを用いて上記反応防止層とし
ての５ｉ０２層１０７をスクライブライン１０５に沿っ
て残す。なお、スクライブライン１０５に沿ってウェハ
裏面１０３に反応防止層１０７を形成するには、ウェハ
の上下のアライメント装置を使用してもよい。First, as shown in FIG. 1A, a semiconductor wafer 101 on which a plurality of chip portions are patterned is prepared, and a reaction prevention layer 107 is formed on the scribe line 105 on the back surface 103 of the wafer 101. For example, after a SiO2 film of a predetermined thickness is deposited on the entire surface of the back surface 103 of the wafer, the 5i02 layer 107 as the reaction prevention layer is left along the scribe line 105 using a predetermined lamination process. Note that in order to form the reaction prevention layer 107 on the back surface 103 of the wafer along the scribe line 105, alignment devices above and below the wafer may be used.
二の場合、ウェハの裏面１０３にあって他の部分、すな
わち各チップであるＩＣ形成領域１０９の裏面は露出さ
せられている。In case 2, the other portion on the back surface 103 of the wafer, that is, the back surface of the IC forming region 109 of each chip is exposed.
この反応防止層１０７は、裏金材（ダイボンディング材
）と未反応の物質によって形成され、例えば裏金材を金
とした場合には上記２酸化シリコン（Ｓ ｉ ０２）の
他にも窒化珪素（ＳｉＮ）等がある。また、この未反応
とは例えば４００℃の加熱によっても半導体基板である
シリコン等と共晶を作ったりしないことをいう。
−次に、第１図（Ｂ）に示すように、該半導
体ウェハ１０１の裏面１０３に裏金材１１１を被着する
。この裏金材１１１としては例えば金である。This reaction prevention layer 107 is formed of a substance that has not reacted with the back metal material (die bonding material). For example, when the back metal material is gold, it may contain silicon nitride (SiN) in addition to the silicon dioxide (S i 02) described above. ) etc. Moreover, this unreacted state means that no eutectic is formed with the semiconductor substrate, such as silicon, even when heated to, for example, 400°C.
- Next, as shown in FIG. 1(B), a back metal material 111 is attached to the back surface 103 of the semiconductor wafer 101. This back metal material 111 is made of gold, for example.
この裏金材１１１はウェハ裏面１０３の全面に被着され
る。したがって、上記反応防止層１０７の上にも裏金材
１１１が所定の厚さに被着されることになる。This back metal material 111 is applied to the entire surface of the back surface 103 of the wafer. Therefore, the back metal material 111 is also deposited on the reaction prevention layer 107 to a predetermined thickness.
次に、第１図（Ｃ）に示すように、該裏金材１１１を加
熱して合金化する。この結果、裏金材１１１がウェハ裏
面１０３に直接被着した部分１１１Ａでは、裏金材１１
１Ａはシリコンウェハ１０１と反応して合金化（Ａｕ／
Ｓｊ共品）する。しかし、反応防止Ｎ１０７上に被着し
た裏金材１１１Ｂはこの反応防止層１０７とは反応する
ことはなく、合金化せず金（Ａｕ）のままである。Next, as shown in FIG. 1(C), the back metal material 111 is heated and alloyed. As a result, in the portion 111A where the back metal material 111 is directly adhered to the wafer back surface 103, the back metal material 111
1A reacts with the silicon wafer 101 to form an alloy (Au/
Same product as Sj). However, the back metal material 111B deposited on the reaction prevention layer 107 does not react with this reaction prevention layer 107, and remains as gold (Au) without being alloyed.
更に、第１図（Ｄ）に示すように、該裏金材１１１の未
反応部分１１１Ｂを除去し、更に反応防止Ｎ１０７をも
除去してウェハ裏面１０３を上記スクライブライン１０
５に沿って露出させる。この未反応の裏金材１１１Ｂの
除去は、合金と異なって所定のエツチングプロセス（ウ
ェットエツチング等）によって簡単に除去することがで
きる。Furthermore, as shown in FIG. 1(D), the unreacted portion 111B of the back metal material 111 is removed, and the reaction prevention N107 is also removed, and the back surface 103 of the wafer is aligned with the scribe line 10.
Expose along 5. Unlike alloys, this unreacted back metal material 111B can be easily removed by a predetermined etching process (wet etching, etc.).
次に、第１図（Ｅ）に示すように、該スクライブライン
１０５に沿って該半導体ウェハ１０１を切削してその表
面から所定の深さに満１２１を形成する。例えば、ダイ
ヤモンドソーによって切削または切断するものである。Next, as shown in FIG. 1(E), the semiconductor wafer 101 is cut along the scribe line 105 to form a groove 121 at a predetermined depth from the surface thereof. For example, it is cut or cut with a diamond saw.
この場合、ウェハ裏面１０３の該スクライブライン部分
１０５には柔らかな裏金材１１１が被着されていないた
め、簡単に切削または切断することができる。いわゆる
ハーフカット、フルカットも可能となっているものであ
る。In this case, since the soft back metal material 111 is not attached to the scribe line portion 105 on the back surface 103 of the wafer, it can be easily cut or cut. So-called half cuts and full cuts are also possible.
なお、ハーフカットではこの後テープに張り付けたまま
てローラて圧力を掛けることにより各チップの分離がな
される。In half-cutting, each chip is separated by applying pressure with a roller while still attached to the tape.
く効果〉
以上説明してきたように、本発明によれば、スフライフ
゛口寺に夕゛イヤモンドカッタのフル−ドに目づまりが
生じて切削不可能となることはなくなり、ブレードの寿
命を延ばすことができる等、スクライブ工程のコストダ
ウンを図ることができる。Effects> As explained above, according to the present invention, the fluid of the diamond cutter does not become clogged during the fly life and becomes impossible to cut, and the life of the blade can be extended. etc., it is possible to reduce the cost of the scribing process.
第１図（Ａ）〜（Ｅ）は本発明の半導体装置の製造方法
の一実施例に係る各工程を示すための半導体装置の縦断
面図である。
１０１・・・・・・・・・半導体ウェハ、１０３・・・
・・・・・・ウェハ裏面、１０５・・・・・・・・・ス
クライブライン、１０７・・・・・・・・・反応防止層
、１０９・・・・・・・・・チップ部分、１１１・・・
・・・・・・裏金材、
１１１Ｂ・・・・・・・・裏金材の未反応部分。
特許出願人 ローム株式会社代理人
弁理士 安倍 逸部第１図 （Ｃ）
褐１図 ＣＤ）
第１図（Ｅ）
手続補正書
１、事件の表示
昭和６３年特許願 第２２９６７３号
２、発明の名称
半導体装置の製造方法
３、補正をする者
事件との関係 特許出願人
住所 京都府京都市右京区西院溝崎町２１番地
４、代理人 〒１５０
居所 東京都渋谷区神山町４０番４号５、補正命令の
日付
自発
６、補正の対象
明細書の「発明の詳細な説明」の欄
７、補正の内容
（１）明細書第４頁第１２〜１５行に「例えば、ウェハ
裏面に５ｉＣ）＋膜を被着した後、所定のりソグラフィ
プロセスによって反応防止層であるこの５ｉ０２Ｆ’を
スクライブラインに沿って残す。」とあるのを、 「例
えば、ウェハ裏面にＳ ｉ ０２膜、または金属クロム
膜を・極薄く被着した後、所定のりソグラフィプロセス
によって反応防止層であるこの５１０２ＮまたはＣｒ膜
をスクライブラインに沿って残す。」と補正する。
（２）同第５頁第７行に「反応防止層（ＳＩＯ２Ｎ）上
に被着した」とあるのを、 「反応防止層（Ｓｉ０２Ｆ
’、Ｃｒ膜等）上に被着した」と補正する。
（３）同第６頁第１３行にｒＳ ｉ ０２膜を被着した
」とあるのを、 ｒｓｉｏ２膜、あるいは金属クロム膜
等を被着した」と補正する。
（４）同第７頁第７行〜第８行に「窒化珪素（ＳｉＮ）
等がある。」とあるのを、 「窒化珪素（ＳｉＮ）、さ
らには金属クロム膜等がある。」と補正する。
以上FIGS. 1A to 1E are longitudinal cross-sectional views of a semiconductor device showing each step in an embodiment of the method for manufacturing a semiconductor device of the present invention. 101... Semiconductor wafer, 103...
...Wafer back surface, 105...Scribe line, 107...Reaction prevention layer, 109...Chip part, 111 ...
...Back metal material, 111B...Unreacted part of back metal material. Patent applicant ROHM Co., Ltd. agent
Patent Attorney Abe Itbe Figure 1 (C) Brown Figure 1 CD) Figure 1 (E) Procedural Amendment 1, Case Indication 1988 Patent Application No. 229673 2, Title of Invention Method for Manufacturing Semiconductor Device 3, Relationship with the case of the person making the amendment Patent Applicant Address: 21-4, Saiin Mizozaki-cho, Ukyo-ku, Kyoto-shi, Kyoto Prefecture, Agent: 150 Address: 40-4-5, Kamiyama-cho, Shibuya-ku, Tokyo, Date of the amendment order: Voluntary number 6, Amendment: Column 7 of "Detailed Description of the Invention" of the subject specification, contents of the amendment (1) Page 4 of the specification, lines 12 to 15: "For example, after depositing a 5iC)+ film on the back surface of the wafer, This 5i02F', which is a reaction prevention layer, is left along the scribe line by a lithography process. This 5102N or Cr film, which is a reaction prevention layer, is left along the scribe line by a predetermined lithography process.'' (2) On page 5, line 7 of the same page, the phrase “deposited on the reaction prevention layer (SIO2N)” was replaced with “the reaction prevention layer (Si02F)”.
', Cr film, etc.).' (3) On page 6, line 13 of the same document, the statement "A rS i 02 film was deposited" was corrected to "A rsio2 film or a metal chromium film, etc. was deposited." (4) On page 7, lines 7 to 8, “Silicon nitride (SiN)
etc. " is corrected to "There are silicon nitride (SiN), metal chromium films, etc.". that's all
Claims (1)
ェハの裏面のスクライブライン上に裏金材と未反応の反
応防止層を形成する工程と、該半導体ウェハの裏面に裏
金材を被着する工程と、該裏金材を加熱して合金化する
工程と、該裏金材の未反応部分を除去してウェハ裏面を
上記スクライブラインに沿って露出させる工程と、上記
スクライブラインに沿って該半導体ウェハを切削する工
程と、を備えたことを特徴とする半導体装置の製造方法
。(1) A step of forming an unreacted reaction prevention layer with the back metal material on the scribe line on the back surface of the semiconductor wafer on which a plurality of chip portions are patterned, and a step of depositing the back metal material on the back surface of the semiconductor wafer. , a step of heating and alloying the back metal material, a step of removing an unreacted portion of the back metal material to expose the back surface of the wafer along the scribe line, and cutting the semiconductor wafer along the scribe line. A method for manufacturing a semiconductor device, comprising the steps of:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22967388A JP2678474B2 (en) | 1988-09-12 | 1988-09-12 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22967388A JP2678474B2 (en) | 1988-09-12 | 1988-09-12 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0276243A true JPH0276243A (en) | 1990-03-15 |
| JP2678474B2 JP2678474B2 (en) | 1997-11-17 |
Family
ID=16895891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22967388A Expired - Fee Related JP2678474B2 (en) | 1988-09-12 | 1988-09-12 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2678474B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008141135A (en) * | 2006-12-05 | 2008-06-19 | Fuji Electric Device Technology Co Ltd | Method of manufacturing semiconductor device |
| JP2009105211A (en) * | 2007-10-23 | 2009-05-14 | Disco Abrasive Syst Ltd | Dividing method for wafer |
-
1988
- 1988-09-12 JP JP22967388A patent/JP2678474B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008141135A (en) * | 2006-12-05 | 2008-06-19 | Fuji Electric Device Technology Co Ltd | Method of manufacturing semiconductor device |
| JP2009105211A (en) * | 2007-10-23 | 2009-05-14 | Disco Abrasive Syst Ltd | Dividing method for wafer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2678474B2 (en) | 1997-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5530280A (en) | Process for producing crackstops on semiconductor devices and devices containing the crackstops | |
| US6051875A (en) | Semiconductor chip | |
| WO1998013862A1 (en) | Semiconductor device and production method thereof | |
| JP2003249465A (en) | Semiconductor device and its manufacturing method | |
| US5316853A (en) | Expand tape | |
| US7339267B2 (en) | Semiconductor package and method for forming the same | |
| US5762744A (en) | Method of producing a semiconductor device using an expand tape | |
| TWI231534B (en) | Method for dicing a wafer | |
| US20020086137A1 (en) | Method of reducing wafer stress by laser ablation of streets | |
| CN101752274A (en) | Method of manufacturing semiconductor device | |
| JPS63261851A (en) | Manufacture of semiconductor element | |
| JPH0276243A (en) | Manufacture of semiconductor device | |
| US7508052B2 (en) | Crack protection for silicon die | |
| JPS5852846A (en) | Manufacture of semiconductor device | |
| US10998231B2 (en) | Method for increasing semiconductor device wafer strength | |
| JPS58137228A (en) | Preparation of semiconductor device | |
| JPH06151583A (en) | Compound semiconductor wafer | |
| JPH05326697A (en) | Manufacture of semiconductor device | |
| JPH0521597A (en) | Manufacture of semiconductor element | |
| JPH05259274A (en) | Semiconductor device and its manufacture | |
| JP3066609B2 (en) | Semiconductor wafer | |
| JPS63228640A (en) | Compound semiconductor device | |
| JPH1083976A (en) | Semiconductor device and manufacturing method thereof | |
| JP2678479B2 (en) | Method for manufacturing semiconductor device | |
| JP3500169B2 (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |