JPH0276192A - Ic card reader - Google Patents

Ic card reader

Info

Publication number
JPH0276192A
JPH0276192A JP63228211A JP22821188A JPH0276192A JP H0276192 A JPH0276192 A JP H0276192A JP 63228211 A JP63228211 A JP 63228211A JP 22821188 A JP22821188 A JP 22821188A JP H0276192 A JPH0276192 A JP H0276192A
Authority
JP
Japan
Prior art keywords
card
signal
cpu
electrode
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63228211A
Other languages
Japanese (ja)
Inventor
Hiroshi Sakamoto
裕志 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP63228211A priority Critical patent/JPH0276192A/en
Publication of JPH0276192A publication Critical patent/JPH0276192A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To beforehand prevent the runaway of a CPU by inputting an interrupting signal due to the software into a central processing unit (CPU) when an IC card is removed from a connector. CONSTITUTION:Since an electrode 13-3 for detecting a card is first separated from an electrode in a connector part 1 at the time of removing an IC card, when an address signal, a data signal and a command signal transmitted by a signal electrode 13-4 is effective, the difference between a card detecting latch signal (b) and a card detecting signal (a) due to a comparator 3 is detected. An interrupting selector signal (c) is active, hardware interruption is applied to a CPU 7 and simultaneously, the signal (c) is also inputted to a selector circuit 4. Then, the selector circuit 4 selects a main data bus (f) and the software interrupting code is read from a fixed data output machine 6, the software interruption is applied and the processing of the interruption routine is executed. Thus, the runaway of the CPU 7 is prevented beforehand.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、基板上に能動素子を備えたICカード及びそ
のICカードとの間でデータのやりとりを行うICカー
ドリーダーに関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to an IC card having an active element on a substrate and an IC card reader for exchanging data with the IC card.

従来の技術 近年、樹脂基板上に能動素子を設けたICカードが磁気
カード同様、多くの分野でデータ記憶用カードとして利
用されるようになってきた。このICカードとの間でデ
ータの入出力を行うICカードリーダーには、このIC
カードを装置本体の中ヘローディングしてデータの入出
力を行う方式のものと、ICカードの一部分のみを装置
本体に挿入してその状態でデータの入出力を行う方式も
のがある。このICカードについては特公昭53−64
91号公報、USP4,417,413号、ICカード
リーダーについては特許出願公表昭55−500138
号公報に先行の技術が示されている。
2. Description of the Related Art In recent years, IC cards in which active elements are provided on resin substrates have come to be used as data storage cards in many fields, similar to magnetic cards. The IC card reader that inputs and outputs data to and from this IC card is
There are two types: one type that inputs and outputs data by loading the card into the main body of the device, and the other type that inputs and outputs data by inserting only a portion of the IC card into the main body of the device. Regarding this IC card, special public
Publication No. 91, USP No. 4,417,413, and patent application publication number 55-500138 for IC card readers.
The prior art is disclosed in the above publication.

発明が解決しようとする課題 ところで、ICカードをICカードリーダーの電源を投
入した後、任意の時点で挿入・抜却することは単にデー
タファイルを記憶したICカードでは可能であったが、
ICカードにプログラムを記憶したものではそのプログ
ラムの実行中にICカードを抜却することは禁止されて
おり、その禁止事項は操作マニュアルやICカード上に
記載して操作者に注意を促すしかなされていなかった。
Problems to be Solved by the Invention By the way, it has been possible to insert or remove an IC card at any time after turning on the power to an IC card reader, but this is possible with an IC card that simply stores a data file.
If a program is stored on an IC card, it is prohibited to remove the IC card while the program is being executed, and the only way to prevent this is to write it down in the operating manual or on the IC card to alert the operator. It wasn't.

このため、プログラムの実行中に操作者が誤ってICカ
ードを抜却すると、ICカードリーダーのCPUにはコ
ードFFh(hは16進数を示す)が入力されるため、
システム本体が暴走してしまったり、作成したファイル
が破損してしまつたり、データが消失してしまったりす
ることがある。
Therefore, if the operator accidentally removes the IC card while the program is running, the code FFh (h indicates hexadecimal) is input to the IC card reader's CPU.
Your system may go out of control, your created files may become corrupted, or your data may be lost.

本発明は上記問題点に鑑みてなされたものであり、シス
テム立ち上げ後プログラム実行中にICカードを抜却し
てもシステムの暴走、データ、ファイルの破損を防止す
ることを目的とする。
The present invention has been made in view of the above problems, and it is an object of the present invention to prevent the system from running out of control and data and files from being damaged even if the IC card is removed during program execution after system startup.

課題を解決するための手段 上記従来の問題点を解決するため、本発明のICカード
リーダーは、CPUと、ICカードに設けられている電
源電極及びアドレス信号やデータ信号やコマンド信号の
伝送のための電極に接続される複数の電極を備えたコネ
クタ部と、ICカードを前記コネクタ部より抜却する際
に前記電源電極及びアドレス信号やデータ信号やコマン
ド信号の伝送のための電極が前記コネクタ部の電極から
離れるのに先立って特定信号を発生する第1の手段と、
CPUに対してソフトウェアによる割り込み信号を発生
するソフトウェア割り込み信号発生手段と、この信号発
生手段からの出力により前記CPUに対してソフトウェ
アによる割り込み信号を出力する第2の手段を有してな
る。
Means for Solving the Problems In order to solve the above conventional problems, the IC card reader of the present invention has a CPU, a power electrode provided on the IC card, and a power supply electrode for transmitting address signals, data signals, and command signals. a connector section having a plurality of electrodes connected to the electrodes of the connector section; and when the IC card is removed from the connector section, the power supply electrodes and electrodes for transmitting address signals, data signals, and command signals are connected to the connector section. a first means for generating a specific signal prior to leaving the electrode;
The apparatus includes software interrupt signal generating means for generating a software interrupt signal to the CPU, and second means for outputting a software interrupt signal to the CPU based on the output from the signal generating means.

作用 ICカードをコネクタから抜却する際には、コードFF
hがCPUに入力される以前にソフトウェアによる割り
込み信号が入力されることとなり、CPUの暴走が未然
に防止される。
Function When removing the IC card from the connector, use the code FF.
A software interrupt signal is input before h is input to the CPU, and runaway of the CPU is prevented.

実施例 以下、本発明の一実施例を図面を参照して説明する。Example Hereinafter, one embodiment of the present invention will be described with reference to the drawings.

第1図はICカードリーダーの構成を示すブロック図で
あり、図において1はICカードを挿入可能なコネクタ
部であり、1枚或は複数枚のICカードコネクタを備え
ている。aは前記コネクタ部1に挿入・抜却されるIC
カードより出力されるカード検出信号、2は前記カード
検出信号aの状態を保持するラッチ回路、bは前記ラッ
チ回路2より出力されるカード検出ラッチ信号、3は前
記カード検出信号aとカード検出ラッチ信号すを比較し
、その結果を出力するコンパレータ、Cは前記コンパレ
ータ3より出力される割り込みセレクタ信号、4は前記
割り込みセレクタ信号Cにより固定データ出力機6より
出力されるソフトウェア割り込みコードを電送するデー
タバスdと前記コネクタ部1と周辺メモリ5に接続され
たデータバスeを切り換えるセレクタ回路、fは中央制
御装置(以下CPUという)7と前記セレクタ回路4を
結ぶメインデータバス、gはCPU7から出力され前記
コンパレータ3の出力信号である割り込みセレクタ信号
Cをディスエーブルにするクリア信号、hは前記CPU
7から出力され、前記ラッチ回路2をトリガするための
トリガ信号、8は前記CPU7の制御によりメツセージ
等の情報を表示する表示装置、9は前記カード検出信号
をハイレベルにするためのプルアップ抵抗である。
FIG. 1 is a block diagram showing the configuration of an IC card reader. In the figure, 1 is a connector portion into which an IC card can be inserted, and is provided with one or more IC card connectors. a is an IC inserted into and removed from the connector section 1;
A card detection signal output from the card, 2 a latch circuit that holds the state of the card detection signal a, b a card detection latch signal output from the latch circuit 2, 3 the card detection signal a and the card detection latch C is an interrupt selector signal outputted from the comparator 3, and 4 is data for transmitting a software interrupt code outputted from the fixed data output device 6 by the interrupt selector signal C. A selector circuit that switches between the bus d, the data bus e connected to the connector section 1 and the peripheral memory 5, f a main data bus connecting the central control unit (hereinafter referred to as CPU) 7 and the selector circuit 4, and g an output from the CPU 7. and h is a clear signal that disables the interrupt selector signal C, which is the output signal of the comparator 3, and h is the CPU
A trigger signal is outputted from 7 to trigger the latch circuit 2, 8 is a display device that displays information such as messages under the control of the CPU 7, and 9 is a pull-up resistor for setting the card detection signal to a high level. It is.

第2図は、本発明の一実施例のICカードの平面図であ
り、図において11はICカード本体を示しており、こ
のICカード本体上には能動素子12並びに複数の電極
13が設けられている。そしてその電極の内13−1と
13−2は夫々、本ICカードを前述したICカードリ
ーダーのコネフタに挿入した時、先ず最初にそのコネク
タ内の電極に接続されるようにICカードのICカード
リーダーへの挿入側端面に最も近い位置に形成された電
源電極並びにグランド電極である。13−3は本tCカ
ードを前述したICカードリーダーのコネクタに挿入し
た時、最後にそのコネクタ内の電極に接続されるように
前記複数の電極のうちでもICカードのICカードリー
ダーへの挿入側端面より最も遠い位置に形成されたカー
ド検出用電極である。13−4は前記電源電極13−1
並びにグランド電極13−2に比べてICカードリーダ
ーへの挿入側端面より遠い位置でしかも前記カード検出
用電極13−3に比べてICカードリーダーへの挿入側
端面より近い位置に形成され、アドレス信号やデータ信
号やコマンド信号の伝送のための信号電極である。
FIG. 2 is a plan view of an IC card according to an embodiment of the present invention. In the figure, reference numeral 11 indicates an IC card body, on which an active element 12 and a plurality of electrodes 13 are provided. ing. The electrodes 13-1 and 13-2 are connected to the electrodes of the IC card so that when the IC card is inserted into the connector of the IC card reader described above, they are first connected to the electrodes inside the connector. These are the power supply electrode and the ground electrode formed at the position closest to the end face on the insertion side into the reader. 13-3 is the electrode on the side where the IC card is inserted into the IC card reader among the plurality of electrodes so that when this TC card is inserted into the connector of the IC card reader mentioned above, it will be connected to the electrode in the connector last. This is the card detection electrode formed at the farthest position from the end surface. 13-4 is the power supply electrode 13-1
The ground electrode 13-2 is formed at a position farther from the end face on the side to be inserted into the IC card reader, and at a position closer to the end face on the side to be inserted into the IC card reader than the card detection electrode 13-3. It is a signal electrode for transmitting data signals and command signals.

以上のように構成された本実施例の、ICカードリーダ
ー並びにICカードの具体的動作について第3図に示し
たフローチャートを参照して説明する。
The specific operations of the IC card reader and IC card of this embodiment configured as described above will be explained with reference to the flowchart shown in FIG.

まず、ステップ(a)にて電源が投入されシステム全体
が立上り、前記CPU7がそのことを検知してクリア信
号gをイネーブルにして前記割り込みセレクタ信号Cを
クリアする(ステップ(b))。それからステップ(C
)へ移行し、前記トリガ信号りを出力して、ラッチ回路
2により現在のICカードの挿入状態をカード検出信号
aを取り込ませその状態を保持させる。なお、この状態
即ち、電源投入直後では前記カード検出信号aと前記カ
ード検出ラッチ信号すは同じものとなるのでCPU7は
前記割り込みセレクタ信号Cをアクティブにすることは
ない。
First, in step (a), the power is turned on and the entire system starts up, and the CPU 7 detects this and enables the clear signal g to clear the interrupt selector signal C (step (b)). Then step (C
), the trigger signal is outputted, and the latch circuit 2 captures the card detection signal a indicating the current insertion state of the IC card and holds that state. In this state, that is, immediately after the power is turned on, the card detection signal a and the card detection latch signal are the same, so the CPU 7 does not activate the interrupt selector signal C.

次に上記した構成のICカードがコネクタ部1に挿入さ
れると、まず電源電極13−1とグランド電極13−2
がコネクタ内の電極に接触し、ICカードリーダーより
ICカードへ電力が供給される。これに続いてアドレス
信号やデータ信号やコマンド信号を伝送するための信号
電極13−4がコネクタ内の電極に接触し、最後にカー
ド検出用電極13−3がコネクタ内の電極に接触するこ
ととなる。ここで、ICカードの挿入前の状態において
前記プルアップ抵抗9の作用によりハイレベルになって
いたカード検出信号aは、カード検出用電極13−3が
コネクタ内の電極に接触されそしてICカード内の回路
を介してグランドに接続されることとなるためローレベ
ルに変化する。
Next, when the IC card having the above-mentioned configuration is inserted into the connector section 1, first the power supply electrode 13-1 and the ground electrode 13-2 are connected to each other.
contacts the electrode inside the connector, and power is supplied from the IC card reader to the IC card. Subsequently, the signal electrode 13-4 for transmitting address signals, data signals, and command signals comes into contact with the electrode inside the connector, and finally the card detection electrode 13-3 comes into contact with the electrode inside the connector. Become. Here, the card detection signal a, which was at a high level due to the action of the pull-up resistor 9 before the IC card was inserted, is activated when the card detection electrode 13-3 contacts the electrode in the connector and Since it is connected to ground through the circuit, it changes to low level.

従って、前記コンパレータ3に入力されているラッチ回
路2からのカード検出ラッチ信号すと、前記カード検出
信号aとの間に違いが生じステップ(d)よりステップ
(e)へ移行して、コンパレータ3からの出力である割
り込みセレクタ信号Cがアクティブになる。するとこの
割り込みセレクタ信号がCPUに対してハードウェア割
り込みをかける。これと同時に前記割り込みセレクタ信
号Cはセレクタ回路4にも入力される。するとセレクタ
回路4はデータバスeをセレクトしていた状態からメイ
ンデータバスfをセレクトする状態に切り換わり、そし
て前記CPU7がセレクタ回路4を介して固定データ出
力機6より前記ソフトウェア割り込みコードをリードし
た時にソフトウェア割り込みがかかる。そしてステップ
(f)にて割り込みルーチンの処理が実行される。なお
、このソフトウェア割り込みコードはCPUとしてイン
テル社の16ビツトCPU  8086を用いた場合は
、rCCh (ただしhは16進数を示す)」である。
Therefore, there is a difference between the card detection latch signal from the latch circuit 2 inputted to the comparator 3 and the card detection signal a, and the process moves from step (d) to step (e). The interrupt selector signal C, which is the output from the interrupt selector signal C, becomes active. This interrupt selector signal then issues a hardware interrupt to the CPU. At the same time, the interrupt selector signal C is also input to the selector circuit 4. Then, the selector circuit 4 switched from selecting the data bus e to selecting the main data bus f, and the CPU 7 read the software interrupt code from the fixed data output device 6 via the selector circuit 4. Occasionally a software interrupt occurs. Then, in step (f), the interrupt routine processing is executed. Note that this software interrupt code is rCCh (where h indicates a hexadecimal number) when Intel's 16-bit CPU 8086 is used as the CPU.

その後、CPU7は前記クリア信号gと前記トリガ信号
りをイネーブルにする。するとICカードが挿入された
ことを示すデータが前記ラッチ回路2に保持されること
となる。
Thereafter, the CPU 7 enables the clear signal g and the trigger signal. Then, data indicating that the IC card has been inserted is held in the latch circuit 2.

また、ICカードの波動時には、前記カード検出用電極
13−3が最初に、コネクタ部1内の電極から離れるた
め、前記信号電極13−4によって伝送されるアドレス
信号やデータ信号やコマンド信号が有効な時点で、前記
コンパレータ3によるカード検出ラッチ信号すとカード
検出信号aとの間に違いがあることが検出され、上記し
た挿入時と同様のステップを経てハードウェア割り込み
並びにソフトウェア割り込みがかかることになり、この
ソフトウェア割り込みに対応した割り込みルーチンが実
行されシステムの暴走を未然に防止することができる。
Furthermore, when the IC card is undulating, the card detection electrode 13-3 first separates from the electrode in the connector section 1, so that the address signal, data signal, and command signal transmitted by the signal electrode 13-4 are effective. At a certain point in time, it is detected that there is a difference between the card detection latch signal by the comparator 3 and the card detection signal a, and a hardware interrupt and a software interrupt are generated through the same steps as at the time of insertion described above. Then, an interrupt routine corresponding to this software interrupt is executed, and a runaway of the system can be prevented.

また、ICカードがプログラムを実行するうえで不可欠
であるのに抜却された時は、前記CPU7は表示装置8
にその旨の表示(例えばrlcICカード入して下さい
」等)をさせる。
Further, when the IC card is removed even though it is essential for executing the program, the CPU 7
display a message to that effect (for example, "Please insert your rlc IC card").

発明の効果 本発明は、CPUと、ICカードに設けられている電源
電極及びアドレス信号やデータ信号やコマンド信号の伝
送のための電極に接続される複数の電極を備えたコネク
タ部と、ICカードを前記コネクタ部より抜却する際に
前記電源電極及びアドレス信号やデータ信号やコマンド
信号の伝送のための電極が前記コネクタ部の電極から離
れるのに先立って特定信号を発生する第1の手段と、C
PUに対してソフトウェアによる割り込み信号を発生す
るソフトウェア割り込み信号発生手段と、この信号発生
手段からの出力により前記CPUに対してソフトウェア
による割り込み信号を出力する第2の手段を備えている
ことにより、ICカードをコネクタから抜却する際には
、コードFFhがCPUに入力される以前にソフトウェ
アによる割り込み信号が入力されることとなり、CPU
の暴走が未然に防止されるという優れた効果を奏する。
Effects of the Invention The present invention provides a CPU, a connector section having a plurality of electrodes connected to a power supply electrode and electrodes for transmitting address signals, data signals, and command signals provided on an IC card, and an IC card. a first means for generating a specific signal before the power supply electrode and electrodes for transmitting address signals, data signals, and command signals are separated from the electrodes of the connector portion when the electrode is removed from the connector portion; , C
By providing a software interrupt signal generation means for generating a software interrupt signal to the PU, and a second means for outputting a software interrupt signal to the CPU based on the output from the signal generation means, the IC When removing the card from the connector, a software interrupt signal is input before the code FFh is input to the CPU, and the CPU
This has the excellent effect of preventing runaway behavior.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例のICカードリーダーの構成
を示すブロック図、第2図はICカードの平面図、第3
図は同実施例のICカードリーダーの動作の流れを示す
フローチャートである。 1・・・・・・コネクタ部、2・・・・・・ラッチ回路
、3・・・・・・コンパレータ、4・・・・・・セレク
タ回路、5・・・・・・周辺メモリ、6・・・・・・固
定データ出力機、7・・・・・・中央制御装置(CPU
)、8・・・・・・表示装置、9・・・・・・プルアッ
プ抵抗、11・・・・・・ICカード本体、12・・・
・・・能動素子、13・・・・・・電極、13−1・・
・・・・電源電極、13−2・・・・・・グランド電極
、 13〜3・・・・・・カード検出用電極、13−4・・
・・・・信号電極
FIG. 1 is a block diagram showing the configuration of an IC card reader according to an embodiment of the present invention, FIG. 2 is a plan view of the IC card, and FIG.
The figure is a flowchart showing the operation flow of the IC card reader of the same embodiment. DESCRIPTION OF SYMBOLS 1... Connector part, 2... Latch circuit, 3... Comparator, 4... Selector circuit, 5... Peripheral memory, 6 ...Fixed data output device, 7...Central control unit (CPU
), 8...Display device, 9...Pull-up resistor, 11...IC card body, 12...
...Active element, 13... Electrode, 13-1...
...Power supply electrode, 13-2...Ground electrode, 13-3...Card detection electrode, 13-4...
...Signal electrode

Claims (1)

【特許請求の範囲】[Claims] (1)基板上に能動素子を有し複数の電極をその基板上
に備えたICカードとの間でデータのやりとりを行うI
Cカードリーダーであって、 データ処理を行う中央処理装置(以下CPUという)と
、ICカードに設けられている電源電極及びアドレス信
号やデータ信号やコマンド信号の伝送のための電極に接
続される複数の電極を備えたコネクタ部と、ICカード
を前記コネクタ部より抜却する際に前記電源電極及びア
ドレス信号やデータ信号やコマンド信号の伝送のための
電極が前記コネクタ部の電極から離れるのに先立って特
定信号を発生する第1の手段と、この信号発生手段から
の出力により前記CPUに対してソフトウェアによる割
り込み信号を出力する第2の手段と、前記コネクタ部に
対して第1のバスを介して接続され、且つ前記第2の手
段に対して第2のバスにて接続され、前記CPUに対し
て第3のバスにて接続され、前記第1のバス及び第2の
バスの内の一方を選択して前記第3のバスに接続するセ
レクタを備え、前記セレクタは前記第1の手段からの信
号によって前記第2のバスを第3のバスに接続するよう
に構成したことを特徴とするICカードリーダー。
(1) I that exchanges data with an IC card that has an active element on a substrate and has multiple electrodes on the substrate.
The C card reader has a central processing unit (hereinafter referred to as CPU) that performs data processing, and multiple units connected to power supply electrodes and electrodes for transmitting address signals, data signals, and command signals provided on the IC card. a connector portion provided with electrodes; and a connector portion provided with an electrode of the connector portion, and when the IC card is removed from the connector portion, the power electrode and electrodes for transmitting address signals, data signals, and command signals are separated from the electrodes of the connector portion. a first means for generating a specific signal using the signal generating means; a second means for outputting a software interrupt signal to the CPU based on the output from the signal generating means; and connected to the second means via a second bus, and connected to the CPU via a third bus, and one of the first bus and the second bus. and a selector for selecting and connecting to the third bus, the selector being configured to connect the second bus to the third bus in response to a signal from the first means. IC card reader.
JP63228211A 1988-09-12 1988-09-12 Ic card reader Pending JPH0276192A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63228211A JPH0276192A (en) 1988-09-12 1988-09-12 Ic card reader

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63228211A JPH0276192A (en) 1988-09-12 1988-09-12 Ic card reader

Publications (1)

Publication Number Publication Date
JPH0276192A true JPH0276192A (en) 1990-03-15

Family

ID=16872930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63228211A Pending JPH0276192A (en) 1988-09-12 1988-09-12 Ic card reader

Country Status (1)

Country Link
JP (1) JPH0276192A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6243740A (en) * 1985-08-20 1987-02-25 Nec Corp Countermeasure circuit for runaway of microprocessor device
JPS6316317A (en) * 1986-07-08 1988-01-23 Nec Corp Resetting device for computer system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6243740A (en) * 1985-08-20 1987-02-25 Nec Corp Countermeasure circuit for runaway of microprocessor device
JPS6316317A (en) * 1986-07-08 1988-01-23 Nec Corp Resetting device for computer system

Similar Documents

Publication Publication Date Title
RU2009539C1 (en) Extension board for computer system
JP3275097B2 (en) Method for configuring a computer bus adapter circuit board without using jumpers or switches
KR100252250B1 (en) Rebooting apparatus of system
KR20180086129A (en) Information processing apparatus, control method of the same, and storage medium
EP1271328A1 (en) Variable-mode pc card and input/output control device of pc card
CN110399168B (en) System starting method, device and equipment for multiple data disk storage servers
JPH0644671A (en) Disk drive package
US20030149805A1 (en) Bus speed controller using switches
JPH0528327A (en) Ic card utilizing equipment
JPH0276192A (en) Ic card reader
CN114637544B (en) Intelligent terminal start control method and device and start switching device
KR19990079978A (en) PCI Hot Plug Device and Control Method Using I2C Bus
JP2002050435A (en) Live line insertion.extraction detecting circuit, and live line insertion.extraction detecting method
CN111209143B (en) Recovery method and device of embedded system, embedded device and storage medium
CN113765504A (en) Universal dynamic delay jitter elimination method, device, terminal and storage medium
JP2001142839A (en) Information processor
KR100388961B1 (en) data restoring control device of the flash ROM in the information processing system
JPS61281317A (en) Electronic apparatus capable of using extension memory cartridge
US6625680B1 (en) System and method for processing circuit card connector and redundancy events
CN117421257B (en) Memory bank initialization method, device, equipment and storage medium
CN118012812B (en) PCIE link training method and device, electronic equipment and computer storage medium
CN102467426B (en) Method for forbidding option read-only memory of external card in basic input/output system (BIOS)
JP4203805B2 (en) Memory card device
JPS61213910A (en) Display system for not ready state
JP5799693B2 (en) Board-mounted circuit with sub-board connector