JPH0276048A - Disk cache control system - Google Patents

Disk cache control system

Info

Publication number
JPH0276048A
JPH0276048A JP63227558A JP22755888A JPH0276048A JP H0276048 A JPH0276048 A JP H0276048A JP 63227558 A JP63227558 A JP 63227558A JP 22755888 A JP22755888 A JP 22755888A JP H0276048 A JPH0276048 A JP H0276048A
Authority
JP
Japan
Prior art keywords
read
data
error
address space
reading
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63227558A
Other languages
Japanese (ja)
Inventor
Tadahide Komatsu
小松 唯英
Yoshiro Hirai
平井 義郎
Ichiro Nakano
中野 伊智郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63227558A priority Critical patent/JPH0276048A/en
Publication of JPH0276048A publication Critical patent/JPH0276048A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To prevent a reading data part from being unreadable even when an error is generated in a preceding reading data part by reading only the instructed reading data without executing preceding reading when the address space of reading subject data includes a part to be coincident with an error address space up to preceding operation. CONSTITUTION:When one part of the address space in the reading subject data is coincident with the error address space, which is detected until the preceding operation, at least, a disk cache control unit (DCCU) 14 executes the reading of only the data part, which is read and instructed by a from a software, by an external memory device 13 without executing the preceding reading. Thus, when there is no error in the data part to be instructed from the software and there is the error in the preceding reading data part, the reading concerning the reading data part not to have any error is normally executed.

Description

【発明の詳細な説明】 〔概 要〕 読取り指示データをその先読取りデータとともに外部記
憶装置より読み取ってキャッシュメモリに格納するディ
スクキャッシュ制御方式に関し、先読取りデータ部分に
エラーが発生してもソフトウェアより指示された読取り
データ部分が読取り不可にならないようにしてディスク
キャッシュ制御の信顛性を向上させることを目的とし、
システムを制御するソフトウェアの指示する読取りデー
タとその先読取りデータを読取り対象データとして外部
記憶装置より読み取ってキャッシュメモリに格納する制
御を行うディスクキャッシュ制御方式において、外部記
憶装置からの読取り対象データ中にエラーが発生したと
きは読取り対象データのアドレス空間をエラーアドレス
空間として記憶し、読取り対象データのアドレス空間が
前回までのエラーアドレス空間と一致する部分を含むと
きは、先読取りを行わずに指示された読取りデータのみ
の読取りを行うように構成する。
[Detailed Description of the Invention] [Summary] Regarding a disk cache control method in which read instruction data is read from an external storage device along with its pre-read data and stored in a cache memory, even if an error occurs in the pre-read data part, the software The purpose is to improve the reliability of disk cache control by preventing the instructed read data portion from becoming unreadable,
In a disk cache control method that controls reading data instructed by the software that controls the system and its pre-read data as data to be read from an external storage device and storing it in the cache memory, the data to be read from the external storage device is When an error occurs, the address space of the data to be read is stored as an error address space, and if the address space of the data to be read includes a part that matches the error address space up to the previous time, an instruction is issued without pre-reading. The configuration is configured so that only read data that has been read is read.

〔産業上の利用分野〕[Industrial application field]

本発明は、システムを制御するソフトウェアの指示する
読取りデータを、その先読取りデータ部分とともにディ
スク装置等の外部記憶装置より読み取ってキャッシュメ
モリに格納する制御を行うディスクキャッシュ制御方式
に関する。
The present invention relates to a disk cache control method that controls reading data instructed by software that controls a system, together with its pre-read data portion, from an external storage device such as a disk device and storing it in a cache memory.

〔従来の技術〕[Conventional technology]

近年は処理システムの高速化の要求に伴い、データの読
取り速度を高めるためにディスク装置の性能向上が要求
されている。その一つの手段として、システムを制御す
るソフトウェアが格納されるソフトメモリとディスク装
置との間にキャッシュメモリを設けてデータアクセスを
高速化するディスクキャッシュ制御方式が用いられてい
る。
In recent years, with the demand for faster processing systems, there has been a demand for improved performance of disk devices in order to increase data reading speed. As one means for achieving this, a disk cache control method is used in which a cache memory is provided between a disk device and a soft memory in which software for controlling the system is stored to speed up data access.

このディスクキャッシュ制御方式においては、そのアク
セス効率を高めるために、プログラムには局所参照性が
あることを利用して先読み処理が行われている。先読み
処理は、ディスク装置にデータの読取り指示があった場
合、実際の読取り指示されたデータ量(バイトカウント
値)より数倍余分のデータをディスク装置より読み取っ
てキャッシュメモリに格納する処理で、これにより読取
りを高速化することができる。すなわち、ディスク装置
のアクセス時間は、シーク時間と回転待ち時間とデータ
転送時間よりなるが、シーク時間と回転待ち時間はデー
タ転送時間よりも数倍多い値である(例えば、シーク時
間が10数ms、回転待ち時間が8ms程度であるのに
対し、データ転送速度は1〜2KB/msである)。し
たがって、先読み処理を行えば、プログラムの局所参照
性により先読取り部分にアクセスされることが多くなり
、かつこの先読取りを行った部分は、ソフトウェアより
の読取り指示があったときはデータ転送時間のみですむ
ため、先読み処理を行わない場合に比べてアクセスを数
倍高速化することができる。
In this disk cache control method, in order to improve access efficiency, prefetch processing is performed by taking advantage of the fact that programs have local referentiality. Read-ahead processing is a process in which when a disk device is instructed to read data, data several times more than the actual amount of data (byte count value) instructed to be read is read from the disk device and stored in the cache memory. This can speed up reading. In other words, the access time of a disk device consists of seek time, rotational wait time, and data transfer time, and the seek time and rotational wait time are several times larger than the data transfer time (for example, the seek time is 10-odd ms). , the rotational latency is about 8 ms, while the data transfer rate is 1 to 2 KB/ms). Therefore, if read-ahead processing is performed, the read-ahead portion will be accessed more often due to the local reference nature of the program, and the read-ahead portion only takes data transfer time when there is a read instruction from software. Therefore, access can be made several times faster than when no read-ahead processing is performed.

C発明が解決しようとする課題〕 先読み処理を行うディスクキャッシュ制御方式は、前述
のように読取りデータに対しするアクセスを高速化する
ことができる。
Problems to be Solved by the Invention C] The disk cache control method that performs pre-read processing can speed up access to read data as described above.

しかしながら、媒体エラー等により先読取りデータ部分
にエラーが存在するとエラー回復処理を行い、もしエラ
ーが回復されない場合は、そのエラー発生部分の判別が
一般に困難であるために、読取り指示データと先読みデ
ータの全体が読取り不可と判断される。このため、読取
り指示データ部分にエラーが無くても読取り不可になる
という問題があった。
However, if there is an error in the read-ahead data part due to a media error, etc., error recovery processing is performed, and if the error is not recovered, it is generally difficult to determine the part where the error occurred, so the read instruction data and the read-ahead data are The entire file is considered unreadable. For this reason, there is a problem in that even if there is no error in the read instruction data part, the data cannot be read.

例えば、S CS I  (Small Comput
er System Interface)等のインタ
フェースで接続されるインテリジェントを持ったディス
クキャッシュ制御装置では、リトライ等のエラー処理を
ディスク側で行っているため、エラーが発生した場合の
ディスクキャッシュ側でのりカバリ−処理が不可能な状
況になっている。ディスクキャッシュ制御装置では、デ
ィスク装置の先読取りデータ部分に媒体エラーが発生し
ても、そのエラー発生箇所がソフトウェアから読取り指
示のあったデータ部分であるか先読取りデータ部分であ
るかの判別が困難のため、先読取りデータ部分でエラー
が発生した場合でもリトライにより回復されない場合は
通常のソフトウェアエラーとして通知するしがながった
。ソフトウェア側は、ソフトウェアエラーの通知を受け
る通常リトライしてエラーの回復を計るが、5cSIの
ように既に媒体エラーがリトライ不可である場合は、読
取り指示データ自体にはエラーがなくてもそのまま読取
り不可となるという不都合があった。
For example, S CS I (Small Compute
In intelligent disk cache control devices that are connected via interfaces such as ER System Interface), error processing such as retries is performed on the disk side, so if an error occurs, the disk cache side cannot perform recovery processing. The situation is impossible. In a disk cache control device, even if a medium error occurs in the pre-read data portion of the disk device, it is difficult to determine whether the error occurred in the data portion that was instructed to be read by the software or in the pre-read data portion. Therefore, even if an error occurs in the pre-read data part, if it cannot be recovered by retrying, it is reported as a normal software error. When the software is notified of a software error, it usually retries to recover from the error, but if the medium error is already such that retry is not possible, as in 5cSI, the reading instruction data itself cannot be read even if there is no error. This was an inconvenience.

このように、本来ならば正常に読み取られるべきデータ
がソフトウェアには読取り不可となるため、システムの
信頼性が低下し、処理効率も低下するという問題があっ
た。
In this way, data that should normally be read cannot be read by software, resulting in a problem of lower system reliability and lower processing efficiency.

本発明は、先読み時にエラーが発生しても、ソフトウェ
アが必要としている読取り指示データ部分が読取り不可
とならないようにして、ディスクキャッシュ制御の信頼
性を向上させるように改良したディスクキャッシュ制御
方式を提供することを目的とする。
The present invention provides an improved disk cache control method that improves the reliability of disk cache control by preventing the read instruction data part required by software from becoming unreadable even if an error occurs during pre-reading. The purpose is to

〔課題を解決するための手段〕[Means to solve the problem]

前述の課題を解決するために本発明が採用した手段を、
第1図の原理図を参照して説明する。
The means adopted by the present invention to solve the above-mentioned problems are as follows:
This will be explained with reference to the principle diagram shown in FIG.

第1図において、11はソフトウェアメモリで、システ
ムを制御するソフトウェアが格納される。
In FIG. 1, reference numeral 11 denotes a software memory in which software for controlling the system is stored.

12はキャッシュメモリで、外部記憶装置より読み取ら
れたデータが格納される。
A cache memory 12 stores data read from an external storage device.

13は外部記憶装置で、ディスク装置等で構成され、各
種のデータが格納される。
Reference numeral 13 denotes an external storage device, which is composed of a disk device and the like, and stores various data.

14はディスクキャッシュ制御装置(以下、DCCUで
示す)で、ソフトウェアより指示された読取りデータと
その先読取りデータ部分を読取り対象データとし、外部
記憶装置13より読み取られる読取り対象データ中にエ
ラーが発生したときに、読取り対象データのアドレス空
間をエラーアドレス空間として記憶するエラーアドレス
空間記憶部(以下、EASRで示す)141を備え、デ
ィスクキャッシュ制御を行う。ソフトウェアから指示さ
れた読取りデータとその先読取りデータのアドレス空間
が、前回までに検出したエラーアドレス空間と一致する
部分を含むときは、先読取りを行うことなく、ソフトウ
ェアより読取りを指示されたデータ部分のみを外部記憶
装置13より読み取る制御を行う。
Reference numeral 14 denotes a disk cache control unit (hereinafter referred to as DCCU), which uses the read data instructed by the software and its pre-read data portion as data to be read, and detects that an error has occurred in the data to be read from the external storage device 13. Sometimes, an error address space storage unit (hereinafter referred to as EASR) 141 is provided to store the address space of data to be read as an error address space, and performs disk cache control. If the read data instructed by the software and the address space of its pre-read data include a portion that matches the previously detected error address space, the data portion instructed to be read by the software without pre-reading. Control is performed to read only the data from the external storage device 13.

なお、ソフトメモリ11及びキャッシュメモリ12は図
示しないホスト内に設けられるが、DCCUl4は、ホ
スト内に設けられるか又はホスト外に独立の装置として
設けられる。
Note that the soft memory 11 and the cache memory 12 are provided within a host (not shown), but the DCCU 14 is provided within the host or as an independent device outside the host.

本発明のディスクキャッシュ制御方式は、第1図に示し
たシステムによって実施されるものであって、次のよう
に構成される。
The disk cache control method of the present invention is implemented by the system shown in FIG. 1, and is configured as follows.

すなわち、システムを制御するソフトウェアの指示する
読取りデータとその先読取りデータ部分を読取り対象デ
ータとして外部記憶装置13より読み取ってキャッシュ
メモリ12に格納する制御を行うディスクキャッシュ制
御方式において、(A)外部記憶装置13より読み取ら
れる読取り対象データ中にエラーが発生したときに、読
取り対象データのアドレス空間をエラーアドレス空間と
して記憶し、 (B) 読取り対象データのアドレス空間が前回までに
検出されたエラーアドレス空間と一致する部分を含むと
きは、先読取りを行うことなく、ソフトウェアより指示
された読取りデータ部分のみを外部記憶装置13より読
み取る、 ように構成される。
That is, in a disk cache control method that controls reading data instructed by software that controls the system and its pre-read data portion as read target data from the external storage device 13 and storing it in the cache memory 12, (A) external storage When an error occurs in the data to be read read by the device 13, the address space of the data to be read is stored as an error address space, and (B) the address space of the data to be read is the previously detected error address space. If the data contains a portion that matches the above, only the read data portion instructed by the software is read from the external storage device 13 without pre-reading.

〔作 用〕[For production]

本発明の作用すなわち第1図の実施システムの動作を、
第2図のディスクキャッシュ制御処理フローチャートを
参照し、その処理ステップに従って説明する。
The operation of the present invention, that is, the operation of the implementation system shown in FIG.
The process steps will be explained with reference to the disk cache control process flowchart of FIG.

■ 処理S1 ソフトウェアメモリ11にあるソフトウェアは、DCC
tJ14に対しデータの読取りを指示する(実際は図示
しないプロセッサがソフトメモリ11より読み出したソ
フトウェアに従って指示するが、簡単のためこのように
いう)。
■ Processing S1 The software in the software memory 11 is the DCC
It instructs tJ14 to read data (actually, the instruction is given in accordance with software read out from the soft memory 11 by a processor (not shown), but for simplicity, it is referred to this way).

■ 処理52 DCCUl4は、ソフトウェアより指示された読取りデ
ータとその先読みデータ部分を読取り対象データとして
、読取り対象データのアドレス空間が、前回までの読取
り対象データ読取時に検出されたエラーアドレス空間と
一致する部分があるか判別する。前回までに検出された
エラーアドレス空間は、EASR141に格納、保持さ
れている。
■ Processing 52 The DCCU14 uses the read data instructed by the software and its pre-read data portion as the read target data, and selects the part where the address space of the read target data matches the error address space detected when reading the read target data up to the previous time. Determine if there is. The previously detected error address spaces are stored and held in the EASR 141.

■ 処理53 DCCUl、4は、読取り対象データのアドレス空間の
少なくとも一部が前回までに検出されたエラーアドレス
空間と一致するときは、先読取りを行うことなく、外部
記憶装置13よりソフトウェアより読取り指示されたデ
ータ部分のみの読取りを行う。
■ Processing 53 When at least part of the address space of the data to be read matches the previously detected error address space, the DCCU 1, 4 instructs the software to read from the external storage device 13 without pre-reading. Read only the data part that has been updated.

これにより、ソフトウェアより指示された読取りデータ
部分にエラーがなく先読取りデータ部分にエラーがある
場合は、エラーのない読取りデータ部分についての読取
りが正常に行われる。
As a result, if there is no error in the read data portion instructed by the software and there is an error in the pre-read data portion, the read data portion without errors is normally read.

■ 処理S4 処理S2において、読取り対象データのアドレス空間と
エラーアドレス空間が一致しない場合は、読取り対象デ
ータの読取りが可能であるので、DCCU14は外部記
憶装置13より読取り対象データの読取りを行う。
(2) Processing S4 In processing S2, if the address space of the data to be read and the error address space do not match, the data to be read can be read, so the DCCU 14 reads the data to be read from the external storage device 13.

この場合、外部記憶装置13より読み取られた読取り対
象データ中にエラーがなければ、読取り対象データはキ
ャッシュメモリ12に転送、格納される。
In this case, if there is no error in the data to be read read from the external storage device 13, the data to be read is transferred to and stored in the cache memory 12.

読み取られた読取り対象データ中にエラーが発生した場
合は、DCCU14は読取り対象データのアドレス空間
をエラーアドレス空間としてEASR141にそのアド
レス情報格納して、上位のソフトウェアに通知する。
If an error occurs in the read target data, the DCCU 14 uses the address space of the read target data as an error address space, stores the address information in the EASR 141, and notifies the higher-level software.

この通知を受けてソフトウェアがリトライを行うときは
、前述の処理S、〜S3の処理が行われ、ソフトウェア
より指示された読取りデータ部分のみの読取りが行われ
る。
When the software performs a retry upon receiving this notification, the aforementioned processes S to S3 are performed, and only the read data portion instructed by the software is read.

なお、処理S2において、今回の読取り対象データのア
ドレス空間と比較される前回までのエラーアドレス空間
は、前回検出された1個のエラーアドレス空間を対象と
すれば実用上充分であるが、前回までに検出された複数
個のエラーアドレス空間を比較の対象とするようにして
もよい。
In addition, in process S2, it is practically sufficient that the previous error address space to be compared with the address space of the data to be read this time is one error address space detected last time. A plurality of error address spaces detected in the error address spaces may be compared.

以上説明したように、読取り対象データアドレスがエラ
ーアドレス空間と一致する部分がある場合は先読みを行
わないで、ソフトウェアより指示されたデータの読取り
のみを行うようにすることにより、先読取りデータ部分
にエラーが発生しても、ソフトウェアが必要としている
データ部分が読取り不可となることをなくすることがで
きる。
As explained above, if there is a part where the read target data address matches the error address space, read ahead is not performed and only the data instructed by the software is read. Even if an error occurs, it is possible to prevent data portions required by software from becoming unreadable.

これにより、ソフトウェアの指示するデータ部分にエラ
ーが存在しない場合には必ず読取りが可能となるので、
ディスクキャッシュ制御装置の信顛性を向上させ、シス
テムの処理効率を向上させることができる。また読取り
対象データのアドレス空間と比較の対象となるエラーア
ドレス空間を、過去複数個のエラーアドレス空間とする
こととにより、読取り対象データのアドレス空間にエラ
ーが存在するかをより確実に検出することができる。
This ensures that reading is possible if there are no errors in the data specified by the software.
The reliability of the disk cache control device can be improved and the processing efficiency of the system can be improved. Furthermore, by setting the address space of the data to be read and the error address space to be compared with a plurality of error address spaces in the past, it is possible to more reliably detect whether an error exists in the address space of the data to be read. Can be done.

〔実施例〕〔Example〕

本発明の実施例を、第3図及び第4図を参照して説明す
る。第3図は本発明の一実施例の実施システムの構成の
説明図、第4図は本発明の一実施例の処理フローチャー
トである。なお、以下の実施例においては、外部記憶装
置はディスク装置であるとする。
An embodiment of the present invention will be described with reference to FIGS. 3 and 4. FIG. 3 is an explanatory diagram of the configuration of an implementation system according to an embodiment of the present invention, and FIG. 4 is a processing flowchart of an embodiment of the present invention. In the following embodiment, it is assumed that the external storage device is a disk device.

(A)実施システムの構成 第3図において、ソフトメモリ11.キャッシュメモリ
12.外部記憶装置13.ディスクキャンシュ′M御装
置(DCCU)14及びエラーアドレス空間記憶部(E
ASR)141については、第1図で説明したとおりで
ある。1oは、ソフトメモリ11及びキャッシュメモリ
12が設けられるホストである。
(A) Configuration of implementation system In FIG. 3, soft memory 11. Cache memory 12. External storage device 13. Disk cache 'M control unit (DCCU) 14 and error address space storage unit (E
ASR) 141 is as explained in FIG. 1o is a host in which a soft memory 11 and a cache memory 12 are provided.

ソフトウェアメモリ11において、CAWはチャネル・
アドレスワード(Channel Adress Wo
rd)で、チャネル・コマンドワード(Channel
 Command Word、以下CCWという)のア
ドレスが格納される。CCWには、入出力装置である外
部記憶装置14に対して実行すべきコマンド、例えば、
実行すべき動作の種類、外部記憶装置の種別、読取りデ
ータのアドレス情報、読取りデータ長、データが転送さ
れるキャッシュメモリ12又はソフトウェアメモリ11
のアドレス等が指示される。DATAは、読み取られた
データが格納されるデータ領域である。
In the software memory 11, CAW is a channel
Channel Address Word
rd) and the channel command word (Channel
The address of the Command Word (hereinafter referred to as CCW) is stored. The CCW contains commands to be executed on the external storage device 14, which is an input/output device, for example,
Type of operation to be executed, type of external storage device, address information of read data, length of read data, cache memory 12 or software memory 11 to which data is transferred
address etc. are specified. DATA is a data area where read data is stored.

キャッシュメモリ12において、B L OCK (1
1〜BLOCK(ホ)は、データの格納単位で、ソフト
ウェアより指示された読取りデータ及びその先読取りデ
ータ部分からなる読取り対象データは、このBLOCK
単位で転送される。
In the cache memory 12, B L OCK (1
1 to BLOCK (e) are data storage units, and the data to be read consisting of the read data instructed by the software and its pre-read data portion is stored in this BLOCK.
transferred in units.

外部記憶装置13はディスク装置で構成され、RDAT
Aはソフトウェアから指示された読取りデータ、PFD
ATAはその先読取りデータ部分。
The external storage device 13 is composed of a disk device, and the RDAT
A is read data instructed by software, PFD
ATA is the pre-read data part.

0BDATAは両者を含めた読取り対象データである。0BDATA is data to be read including both.

ERは、媒体欠陥等によるエラー発生箇所である。ER is a location where an error occurs due to a media defect or the like.

DCCU14のEASR141において、5AD1及び
FADI は、前回の検出されたエラーアドレス空間(
以下ESA、で示す)の先頭及び最終アドレスであり、
5ADz及びFADzは、前々回に検出されたエラーア
ドレス空間(以下ESA2で示す)の先頭及び最終アド
レスである。
In EASR141 of DCCU14, 5AD1 and FADI are the previously detected error address space (
These are the start and end addresses of ESA (hereinafter referred to as ESA),
5ADz and FADz are the start and end addresses of the error address space (hereinafter referred to as ESA2) detected two times before.

DCCU14は、ホスト10内に設けてもよいが、この
実施例では図示のようにホストlOとは別個に設けられ
る。
The DCCU 14 may be provided within the host 10, but in this embodiment, it is provided separately from the host IO as shown.

(B)実施例の動作 第3図の実施システムの動作、すなわち本発明の実施例
のディスクキャッシュ制御動作を、第4図の処理フロー
チャートを参照し、その処理ステップに従って説明する
。なお、以下の実施例においては、読取り対象データの
アドレス空間は、過去二回で検出されたエラーアドレス
空間ESA。
(B) Operation of the Embodiment The operation of the implementation system of FIG. 3, that is, the disk cache control operation of the embodiment of the present invention, will be explained according to its processing steps with reference to the processing flowchart of FIG. 4. In the following embodiments, the address space of the data to be read is the error address space ESA detected twice in the past.

及びESA!と比較されるものとする。また、第4図に
おいて、その処理81〜S、の内容については第2図で
説明したとおりであり、SKI〜S24は処理Szの内
部処理を示し、5ffl〜53ffは処理S3の内部処
理を示し、S 41 = S 44は処理S4の内部処
理を示す。なお、前述のように、外部記憶装置13は、
ディスク装置(以下、同じ符号13で示す)であるとす
る。
and ESA! shall be compared with Further, in FIG. 4, the contents of the processes 81 to S are as explained in FIG. , S 41 = S 44 indicates the internal processing of processing S4. Note that, as described above, the external storage device 13 is
Assume that it is a disk device (hereinafter referred to by the same reference numeral 13).

■ 処理S1 ソフトメモリ11にあるソフトウェアは、DCCU14
に対しデータの読取りを指示する。
■ Processing S1 The software in the soft memory 11 is
Instructs to read data.

DCCU14は、ソフトメモリ11にあるCAWを取り
出す。更にその指示するアドレスのCCWをソフトメモ
リ11より取り出し、その指示に従って、ディスクキャ
ッシュ制御を開始する。CCWには、読取りデータRD
ATAのシリンダアドレスとそのデータ長のバイトカウ
ント値及び先読取りデータPFDATAが指示される。
The DCCU 14 takes out the CAW from the soft memory 11. Furthermore, the CCW of the specified address is retrieved from the soft memory 11, and disk cache control is started according to the instruction. CCW contains read data RD.
The cylinder address of ATA, the byte count value of its data length, and pre-read data PFDATA are specified.

■ 処理521 DCC’U14は、ディスク装置13に読取りコマンド
の起動時に、ソフトウェアのCCWから指示された読取
り対象データ0BDATAのアドレス空間(以下0BA
Sで示す)が、前回までに検出されたエラーアドレス空
間RASと一致する部分があるか判別する。
■ Processing 521 When starting a read command to the disk device 13, the DCC'U 14 reads the address space of the data to be read 0BDATA (hereinafter referred to as 0BA) instructed by the CCW of the software.
(denoted by S) matches the previously detected error address space RAS.

まず、読取り対象データのアドレス空間0BASの最終
アドレス(以下すで示す)がEASRI41に格納され
てい、る、前回に検出されたエラーアドレス空間RAS
、の先頭アドレスSAD、より小さいか、すなわちb 
< S A D Iであるか判別する。
First, the last address of the address space 0BAS of the data to be read (already shown below) is stored in the EASRI41, and the error address space RAS detected last time is stored in the EASRI41.
, the starting address SAD of , is smaller than, i.e., b
< Determine whether S A D I.

読取り対象データ0BDATAの最終アドレスbは、次
の式から求められる。
The final address b of the data to be read 0BDATA is obtained from the following equation.

b=a+ (読取りデータRDATAのバイトカウント
)+(先読みデータPFDATAのデータ長) b < S A D +が成立するときは、読取り対象
データのアドレス空間0BASには前回のエラーアドレ
ス空間ESAI と一致する部分が存在しないので、更
に前々回のエラーアドレス空間E S A 2と一致す
る部分かあるを判別する処理(後述する処理S0及び5
24)が行われる。
b = a + (byte count of read data RDATA) + (data length of pre-read data PFDATA) When b < S A D + holds, the address space 0BAS of the data to be read matches the previous error address space ESAI. Since the part does not exist, further processing is performed to determine whether there is a part that matches the error address space E S A 2 from the time before the previous time (processes S0 and 5 described later).
24) is performed.

■ 処理SZZ 次にDCCU14は、読取り対象データのアドレス空間
0BASの先頭アドレスすなわち読取りデータRDAT
Aの先頭アドレス(以下aで示す)が、EASR141
に格納されているエラーアドレス空間RA S r の
最終アドレスFAD、より大きいか、すなわちa > 
F A D +であるか判別する。
■ Processing SZZ Next, the DCCU 14 reads the start address of the address space 0BAS of the data to be read, that is, the read data RDAT.
The first address of A (hereinafter referred to as a) is EASR141
The final address FAD of the error address space RA S r stored in is greater than or equal to a >
It is determined whether F A D +.

a > F A D +が成立するときは、読取り対象
データのアドレス空間0BASには前回のエラーアドレ
ス空間RAS、と一致する部分が存在しないので、更に
前々回のエラーアドレス空間E S A zと一致する
部分があるかを判別する(後述する処理SK+及び52
4)が行われる。
When a > F A D + holds true, there is no part in the address space 0BAS of the data to be read that matches the previous error address space RAS, so it further matches the error address space E S A z from the time before the previous one. Determine whether there is a part (processing SK+ and 52 described later)
4) is performed.

■ 処理S。■ Processing S.

処理S21においてb<SAD、が成立せず、処理S2
□においてa>FAD+が成立しない場合は、読取り対
象データのアドレス空間の0BASには前回のエラーア
ドレス空間E A S I と一致する部分が存在する
b<SAD does not hold in process S21, and process S2
If a>FAD+ does not hold in □, there is a portion in 0BAS of the address space of the data to be read that matches the previous error address space E A S I .

したがって、読取り対象データ0BDATA全体につい
て読取りを行うと読取り′不可が通知されるので、DC
CU1’4は先読取りは行わず、ディスク装置13にソ
フトウェアのCCWで指定された読取りデータRDAT
A部分のみの読取りを指示する。
Therefore, if the entire read target data 0BDATA is read, it will be notified that reading is not possible, so the DC
CU1'4 does not perform pre-reading and sends the read data RDAT specified by the software CCW to the disk device 13.
Instructs to read only part A.

これにより、ソフトウェアより指示された読取りデータ
RDATA部分にエラーがなく先読取りデータPFDA
TA部分にエラーがある場合は、エラーのない読取りデ
ータRDATA部分についての読取りが正常に行われる
。この場合は、キャッシュメモリ12を介さず、ディス
ク装置13から直接ソフトウェアメモリ11に読取る処
理が行われる。
As a result, there is no error in the read data RDATA part instructed by the software, and the pre-read data PFDA
If there is an error in the TA portion, reading of the error-free read data RDATA portion is performed normally. In this case, the process of reading directly from the disk device 13 to the software memory 11 without going through the cache memory 12 is performed.

■ 処理5i13 処理SKI及びS2□において、いずれも読取り対象デ
ータのアドレス空間0BASが前回のエラーアドレス空
間EAS、と一致する部分が存在しないと判断された場
合には、更に前々回に検出されたエラーアドレス空間E
AS2と一致する部分があるか判別される。
■ Processing 5i13 In both processing SKI and S2□, if it is determined that there is no part where the address space 0BAS of the data to be read matches the previous error address space EAS, then the error address detected two times before Space E
It is determined whether there is a portion that matches AS2.

まず、処理SK+と同様にして、読取り対象データのア
ドレス空間0BASの最終アドレスbが、EASR14
1に格納されている前々回のエラーアドレス空間E A
 S zの先頭アドレス5ADZより小さいか、すなわ
ちb<5ADzであるか判別される。
First, in the same manner as in processing SK+, the final address b of the address space 0BAS of the data to be read is set to EASR14.
The previous error address space E A stored in 1
It is determined whether it is smaller than the first address 5ADZ of Sz, that is, b<5ADz.

b<5AD2が成立するときは、読取り対象データのア
ドレス空間0BASには前々回のエラーアドレス空間E
SA2とする一致する部分が存在せず先読取りを行う上
で支障がないので、後述する先読取り処理S 41 ”
”” S 44が行われる。
When b<5AD2 holds true, the address space 0BAS of the data to be read contains the error address space E from the time before the previous one.
Since there is no matching part with SA2 and there is no problem in pre-reading, the pre-reading process S41, which will be described later, is carried out.
"" S44 is performed.

■ 処理SZa 次゛にDCCUI4は、処理S2□と同様に、読取り対
象データのアドレス空間0BASの先頭アドレスaが、
EASR141に格納されているエラーアドレス空間E
 A S 2の最終アドレスFAD。
■ Processing SZa Next, the DCCUI4 determines that the start address a of the address space 0BAS of the data to be read is, similar to processing S2□.
Error address space E stored in EASR141
A S 2 final address FAD.

より大きいか、すなわちa>FADzであるか判別する
It is determined whether a>FADz.

a>FADzが成立するときは、読取り対象データのア
ドレス空間0BASには前々回のエラーアドレス空間E
AStと一致する部分が存在せず先読取りを行う上で支
障がないので、後述する先読取り処理Sal〜S44が
行われる。
When a>FADz holds true, the address space 0BAS of the data to be read contains the error address space E from the time before the previous one.
Since there is no part that matches ASt and there is no problem in pre-reading, pre-reading processes Sal to S44, which will be described later, are performed.

■ 処理S3 処理S23においてb < S A D tが成立せず
、処理Staにおいてa>FADtが成立しない場合は
、読取り対象データのアドレス空間0BASには前々回
のエラーアドレス空間E A S 2と一致する部分が
存在する。
■ Process S3 If b < S A D t does not hold in process S23, and a > FADt does not hold in process Sta, the address space 0BAS of the data to be read matches the error address space E A S 2 from the previous time. Part exists.

したがって、この場合も読取り対象データ0BDATA
全体について読取りを行うと読取り不可が通知されるの
で、DCCUI 4は先読取りは行わず、ディスク装置
13にソフトウェアのCCWで指定された読取りデータ
RDATA部分のみの読取りを指示する。
Therefore, in this case as well, the data to be read is 0BDATA.
If the entire data is read, it will be notified that the data cannot be read, so the DCCUI 4 does not perform pre-reading and instructs the disk device 13 to read only the read data RDATA portion specified by the CCW of the software.

これにより、ソフトウェアより指示された読取りデータ
RDATA部分にエラーがなく先読取りデータPFDA
TA部分にエラーがある場合は、エラーのない読取りデ
ータRDATA部分についての読取りが正常に行われる
。この場合は、キャッシュメモリ12を介さず、ディス
ク装置13から直接ソフトメモリ11に読取る処理が行
われる。
As a result, there is no error in the read data RDATA part instructed by the software, and the pre-read data PFDA
If there is an error in the TA portion, reading of the error-free read data RDATA portion is performed normally. In this case, the process of reading data directly from the disk device 13 to the soft memory 11 without going through the cache memory 12 is performed.

■ 処理S 41 ” S 44 処理S!3及びS24において、いずれも読取り対象デ
ータのアドレス空間○BASが前々回のエラーアドレス
空間EAS!と一致する部分が存在しないときは、既に
前述の処理SZ+及びS2□により前回のエラーアドレ
ス空間RASI と一致する部分が存在しないことが判
明しているので、DCCUI4は、ディスク装置13に
指示して読取り対象データの0BDATAの読取りを行
う(処理S4、) DCCUI4は、読み取られた読取り対象データ0BD
ATA中にエラーが存在するか否かを判定しく処理S4
□)、エラーが存在しない場合は、読取り対象データ0
BDATAをキャッシュメモリ12上の指定されたブロ
ック(B L OCK(11とする)に転送、格納する
(処理543)。
■ Processing S 41 "S 44 In both processing S!3 and S24, if there is no part where the address space ○BAS of the data to be read matches the error address space EAS! of the previous time, the above-mentioned processing SZ+ and S2 have already been carried out. Since it is known from □ that there is no part that matches the previous error address space RASI, the DCCUI 4 instructs the disk device 13 to read 0BDATA of the data to be read (processing S4). Read target data 0BD
Process S4 to determine whether or not there is an error in the ATA
□), if there is no error, the data to be read is 0.
BDATA is transferred to and stored in a designated block (BL OCK (assumed 11)) on the cache memory 12 (processing 543).

エラーが存在する場合は(ディスク装置13の先読取り
データPFDATA中のER点)、DCCU14は、エ
ラーの発生した読取り対象データ0BDATAの先頭ア
ドレスa及び最終アドレスbをEASR141に格納し
、ソフトウェアに読取り不可を通知する(処理544)
If an error exists (ER point in the pre-read data PFDATA of the disk device 13), the DCCU 14 stores the start address a and the end address b of the read target data 0BDATA where the error has occurred in the EASR 141, and makes it impossible for the software to read it. (processing 544)
.

ソフトウェアは、読取り不可が通知されるとりトライを
行う。これにより前述のS、〜S3の処理が繰り返され
て、指示された読取りデータRDATAのみの読取りが
行われる。
The software will try if it is notified that it cannot read. As a result, the above-described processes S to S3 are repeated, and only the instructed read data RDATA is read.

以上、読取り対象データのアドレス空間0BASを過去
2回で検出されたエラーアドレス空間EAS、及びEA
S、と比較する場合の実施例について説明したが、本発
明は、比較されるエラーアドレス空間が過去−回の場合
及び2回よりも多い場合にも適用されるものである。
As described above, the address space 0BAS of the data to be read is converted into the error address space EAS and EA detected in the past two times.
Although the embodiment has been described in which the error address space is compared with S, the present invention is also applicable to the case where the error address space to be compared is the past number of times and the case where there are more than two times.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明によれば次の諸効果が得ら
れる。
As explained above, according to the present invention, the following effects can be obtained.

(1)  読取り対象データアドレスがエラーアドレス
空間と一致する部分がある場合は先読みを行わないで、
ソフトウェアより指示されたデータの読取りのみを行う
ようにしたので、先読取りデータ部分にエラーが発生し
ても、ソフトウェアが必要としているデータ部分が読取
り不可となることをなくすることができる。
(1) If there is a part where the data address to be read matches the error address space, do not read ahead;
Since only the data instructed by the software is read, even if an error occurs in the pre-read data part, it is possible to prevent the data part required by the software from becoming unreadable.

(2)前記(1)により、ソフトウェアの指示するデー
タ部分にエラーが存在しない場合には必ず読取りが可能
となるので、ディスクキャッシュ制御装置の信頼性を向
上させ、システムの処理効率を向上させることができる
(2) According to (1) above, reading is always possible if there is no error in the data part specified by the software, so the reliability of the disk cache control device is improved and the processing efficiency of the system is improved. Can be done.

(3)読取り対象データのアドレス空間と比較の対象と
なるエラーアドレス空間を、過去複数個のエラーアドレ
ス空間とすることにより、読取り対象データのアドレス
空間にエラーが存在するかをより確実に検出することが
できる。
(3) By setting the address space of the data to be read and the error address space to be compared with the address space of multiple errors in the past, it is possible to more reliably detect whether an error exists in the address space of the data to be read. be able to.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明の原理図、 第2図は、本発明のディスクキャッシュ制御処理フロー
チャート、 第3図は、本発明の一実施システムの構成の説明図、 第4図は、本発明の一実施例のディスクキャッシュ制御
処理フローチャートである。 第1図及び第3図において、 11・・・ソフトメモリ、12・・・キャッシュメモリ
、13・・・外部記憶装置又はディスク装置、14・・
・ディスクキャッシュ制御装置1.141・・・エラー
アドレス空間記憶部(EASR)。 不登叩Q原哩巴 第1図 不能ii[a紫!スクヤヤッンユヤ1を卸(1哩プロー
谷−ト第2図 寅貸ジズテムe積へ′ 第3図 貰方七イ祈・1のデ゛イズク入’f、’/>>ル目町号
ξ理フローデザート第4図
FIG. 1 is a diagram of the principle of the present invention. FIG. 2 is a flowchart of disk cache control processing of the present invention. FIG. 3 is an explanatory diagram of the configuration of an implementation system of the present invention. 2 is a flowchart of a disk cache control process according to an embodiment. 1 and 3, 11... soft memory, 12... cache memory, 13... external storage device or disk device, 14...
- Disk cache control device 1.141...Error address space storage unit (EASR). Non-topping Q Hara Tomoe Figure 1 Impossibility ii [a Purple! Wholesale of Skayayan Yuya 1 (1 mile pro valley - 2nd figure to the credit size e product' 3rd figure how to get 7 I prayer 1's diizuku 'f,'/>> rume town number ξ logic flow Dessert Figure 4

Claims (1)

【特許請求の範囲】 1、システムを制御するソフトウェアの指示する読取り
データとその先読取りデータ部分を読取り対象データと
して外部記憶装置(13)より読み取ってキャッシュメ
モリ(12)に格納する制御を行うディスクキャッシュ
制御方式において、 (A)外部記憶装置(13)から読み取られた読取り対
象データ中にエラーが発生したときは、読取り対象デー
タのアドレス空間をエラーアドレス空間として記憶し、 (B)読取り対象データのアドレス空間が前回までに検
出されたエラーアドレス空間と一致する部分を含むとき
は、先読取りを行うことなく、ソフトウェアより指示さ
れた読取りデータ部分のみを外部記憶装置(13)より
読み取ること、 を特徴とするディスクキャッシュ制御方式。 2、読取り対象データのアドレス空間と比較される前回
までに検出されたエラーアドレス空間が、前回を最初と
する過去複数個のエラーアドレス空間であることを特徴
とする請求項1記載のディスクキャッシュ制御方式。
[Claims] 1. A disk that controls reading data instructed by software that controls the system and its pre-read data portion as data to be read from an external storage device (13) and storing it in a cache memory (12). In the cache control method, (A) when an error occurs in the data to be read read from the external storage device (13), the address space of the data to be read is stored as an error address space; (B) the data to be read is When the address space of contains a portion that matches the previously detected error address space, read only the read data portion instructed by the software from the external storage device (13) without performing pre-reading. Characteristic disk cache control method. 2. The disk cache control according to claim 1, wherein the previously detected error address spaces compared with the address space of the data to be read are a plurality of past error address spaces starting from the previous time. method.
JP63227558A 1988-09-13 1988-09-13 Disk cache control system Pending JPH0276048A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63227558A JPH0276048A (en) 1988-09-13 1988-09-13 Disk cache control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63227558A JPH0276048A (en) 1988-09-13 1988-09-13 Disk cache control system

Publications (1)

Publication Number Publication Date
JPH0276048A true JPH0276048A (en) 1990-03-15

Family

ID=16862789

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63227558A Pending JPH0276048A (en) 1988-09-13 1988-09-13 Disk cache control system

Country Status (1)

Country Link
JP (1) JPH0276048A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000067255A1 (en) * 1999-04-30 2000-11-09 Fujitsu Limited Disk apparatus
US6341334B1 (en) 1998-03-24 2002-01-22 Mitsubishi Denki Kabushiki Kaisha Bridge method, bus bridge, and multiprocessor system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6341334B1 (en) 1998-03-24 2002-01-22 Mitsubishi Denki Kabushiki Kaisha Bridge method, bus bridge, and multiprocessor system
WO2000067255A1 (en) * 1999-04-30 2000-11-09 Fujitsu Limited Disk apparatus
US6701413B2 (en) 1999-04-30 2004-03-02 Fujitsu Limited Disk drive performing a read-ahead operation of the data from the disk

Similar Documents

Publication Publication Date Title
US4598357A (en) Cache/disk subsystem with file number for recovery of cached data
JP3183993B2 (en) Disk control system
US6311240B1 (en) Hardware assisted formatted data transfer system having a source storage controller and a formatting storage controller receiving on-media structure definition and a data definition
US6487631B2 (en) Circuit and method for monitoring sector transfers to and from storage medium
US4523275A (en) Cache/disk subsystem with floating entry
US6389508B1 (en) Information storing apparatus having a data prewrite unit
JPH0748195B2 (en) Channel-Direct Access Storage Asynchronous Communication System
JP2002244933A (en) System and method for dynamically tranferring check sum to different memory position
JPS5860410A (en) Magnetic disk control system
JPS6230664B2 (en)
JPH0276048A (en) Disk cache control system
JPH10240453A (en) Disk array device
JP3845239B2 (en) Disk array device and failure recovery method in disk array device
JPS6129024B2 (en)
JPH0793101A (en) Data backup device
JPS6269314A (en) Controller for double writing on disk
JPS59221810A (en) Alternate sector device in magnetic storage device
JPH04311218A (en) External storage controller
JPH04111015A (en) Information recorder
JPS6013360A (en) Storage device
JPH04311217A (en) External storage controller
JPH0541037A (en) Digital data recording and reproducing device
US6317857B1 (en) System and method for utilizing checksums to recover data
JPS6190229A (en) Optical disc control device
JPH04111030A (en) Information recorder