JPH0270527U - - Google Patents
Info
- Publication number
- JPH0270527U JPH0270527U JP15052788U JP15052788U JPH0270527U JP H0270527 U JPH0270527 U JP H0270527U JP 15052788 U JP15052788 U JP 15052788U JP 15052788 U JP15052788 U JP 15052788U JP H0270527 U JPH0270527 U JP H0270527U
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- outputs
- supplied
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims description 2
- 230000001360 synchronised effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
第1図A及びBは本考案の位相同期発振回路の
一実施例を示すブロツク図、第2図A及びBは第
1図Bに示した一実施例における各信号を示す波
形図、第3図AはD−フリツプフロツプ回路を示
す図、第3図B及びCはD−フリツプフロツプ回
路の入出力周波数特性を示すグラフ、第4図及び
第5図は従来例を示すブロツク図である。 1……位相比較器(φdet)、2……ローパ
スフイルタ(LPF)、3……電圧制御発振器(
VCO)、4,5,7〜11,8′……分周器、
6……D−フリツプフロツプ回路(D−FF)、
fc……クロツク信号、fD……入力信号、fr
ef……基準周波数信号。
一実施例を示すブロツク図、第2図A及びBは第
1図Bに示した一実施例における各信号を示す波
形図、第3図AはD−フリツプフロツプ回路を示
す図、第3図B及びCはD−フリツプフロツプ回
路の入出力周波数特性を示すグラフ、第4図及び
第5図は従来例を示すブロツク図である。 1……位相比較器(φdet)、2……ローパ
スフイルタ(LPF)、3……電圧制御発振器(
VCO)、4,5,7〜11,8′……分周器、
6……D−フリツプフロツプ回路(D−FF)、
fc……クロツク信号、fD……入力信号、fr
ef……基準周波数信号。
Claims (1)
- 【実用新案登録請求の範囲】 供給される信号と基準周波数信号の位相とを比
較して比較電圧を出力する位相比較器と、 この位相比較器の比較電圧により制御され、前
記基準周波数信号のP倍の周波数を持つ信号を出
力する電圧制御発振器と、 この電圧制御発振器の出力が供給され、周波数
を1/m倍に分周して出力する第1の分周器と、 同じくこの電圧制御発振器の出力が供給され、
周波数を1/n倍(但し、m,nは2以上の整数
、Pはmとnの最小公倍数)に分周して出力する
第2の分周器と、 この第1の分周器と第2の分周器の出力が供給
され、基準周波数信号の整数倍の周波数を持つ信
号を前記位相比較器に供給するD−フリツプフロ
ツプ回路とで構成されることを特徴とする位相同
期発振回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15052788U JPH0270527U (ja) | 1988-11-18 | 1988-11-18 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15052788U JPH0270527U (ja) | 1988-11-18 | 1988-11-18 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0270527U true JPH0270527U (ja) | 1990-05-29 |
Family
ID=31423758
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15052788U Pending JPH0270527U (ja) | 1988-11-18 | 1988-11-18 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0270527U (ja) |
-
1988
- 1988-11-18 JP JP15052788U patent/JPH0270527U/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0766404A3 (en) | Clock generator utilizing phase locked loop circuit | |
JPH0270527U (ja) | ||
JPH03284083A (ja) | サンプリングクロック発生回路 | |
JPS6290053A (ja) | 位相同期ル−プにおける同期制限方法 | |
JPH021930U (ja) | ||
JPH0478828U (ja) | ||
JPS58152035U (ja) | 位相同期ル−プ | |
JPS60108045U (ja) | パルス整形回路 | |
JPS5948144U (ja) | 周波数シンセサイザ | |
JPS6438028U (ja) | ||
JPH0228144U (ja) | ||
JPH0382944U (ja) | ||
JPH0434028U (ja) | ||
JPS6230426U (ja) | ||
JPS6349832U (ja) | ||
JPS60145721U (ja) | 変調回路 | |
JPS6352316U (ja) | ||
JPS62125030U (ja) | ||
JPS62186533U (ja) | ||
JPH01142227U (ja) | ||
JPH02118333U (ja) | ||
JPH02103929U (ja) | ||
JPS643338U (ja) | ||
JPS58186643U (ja) | Fmマルチブレツクスステレオ復調回路 | |
JPS63181031U (ja) |