JPH0265344A - Packet synchronizing control system - Google Patents

Packet synchronizing control system

Info

Publication number
JPH0265344A
JPH0265344A JP63215262A JP21526288A JPH0265344A JP H0265344 A JPH0265344 A JP H0265344A JP 63215262 A JP63215262 A JP 63215262A JP 21526288 A JP21526288 A JP 21526288A JP H0265344 A JPH0265344 A JP H0265344A
Authority
JP
Japan
Prior art keywords
packet
synchronization
empty
frame pattern
packets
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63215262A
Other languages
Japanese (ja)
Inventor
Yutaka Ezaki
江崎 裕
Toshiaki Watanabe
利明 渡辺
Tomohiro Shinomiya
知宏 篠宮
Tetsuo Soejima
哲男 副島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63215262A priority Critical patent/JPH0265344A/en
Publication of JPH0265344A publication Critical patent/JPH0265344A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To load packet synchronization without lowering the efficiency of a transmission path by changing a deciding condition for synchronization establishment and synchronization step-out in correspondence to the measured value of an idle packet rate. CONSTITUTION:A sent packet is decided by an idle packet deciding circuit 11 and an idle packet pulse is outputted to a counter 12. The output of the counter 12 is measured as an idle packet rate (an idle packet arrival number) (k). When an address setter 14 designates the addresses of a k-m.k-n table 15 in correspondence to the idle packet rate (k), contents (m) or (n) of the table are inputted through a register 16 or 17 to a packet synchronizing part 2. When a frame pattern inserted into an idle packet is detected continuously by the (m)-times in the packet synchronizing part 2, such a condition is decided as the synchronization establishment. When the packet having the frame pattern is not detected in the packet synchronizing part 2 even when that the (n)-packet is obtained, such a condition is decided as the synchronization step-out.

Description

【発明の詳細な説明】 概要 パケット同期制御方式に関し、 パケット伝送にふいて伝送路の効率を落とすことなくパ
ケット同期をかけることが可能であるとともに、同期確
立及び同期外れの判定を確実に行うことのできるパケッ
ト同期制御方式を提供することを目的とし、 送信側において空きパケットに所定のフレームパターン
を挿入し、受信側で該フレームパターンを検出すること
により同期を確立する一定長のパケットを使用したパケ
ット同期制御方式において、受信側に、回線の空きパケ
ット率を計測する空きパケット率計測手段と、空きパケ
ット率の計測値に応じて同期確立及び同期外れの判定条
件を変化させる同期判定条件設定手段を設け、受信側で
m回(mは自然数)連続して空きパケット中に挿入され
ているフレームパターンを検出したとき同期確立と判定
し、該フレームパターンがnパケット(nは自然数)待
っても検出されないときに同期外れと判定するように構
成する。
[Detailed Description of the Invention] Summary Regarding a packet synchronization control method, it is possible to perform packet synchronization during packet transmission without reducing the efficiency of the transmission path, and to reliably determine synchronization establishment and synchronization loss. The purpose of this method is to provide a packet synchronization control method that enables synchronization by inserting a predetermined frame pattern into an empty packet on the transmitting side, and establishing synchronization by detecting the frame pattern on the receiving side. In the packet synchronization control method, the receiving side includes an empty packet rate measuring means for measuring the empty packet rate of the line, and a synchronization judgment condition setting means for changing the judgment condition for synchronization establishment and synchronization loss according to the measured value of the empty packet rate. is established, and when the receiving side detects a frame pattern inserted into empty packets m times (m is a natural number) consecutively, it is determined that synchronization has been established, and even if the frame pattern waits for n packets (n is a natural number), The configuration is configured to determine that the synchronization is out of synchronization when it is not detected.

産業上の利用分野 本発明はパケット同期制御方式に関する。Industrial applications The present invention relates to a packet synchronization control method.

今後の通信サービスは各メディア毎のサービスが更に多
用化、高度化するとともに、複数種のメディアを組み合
わせたマルチメディア通信サービスが中心となるものと
考えられる。通信網は、これらのサービスを経済的に提
供し、ユーザの利便性を向上させていくことが望ましい
。このため、各種個別サービスを総合化して、統一的な
インターフェイスでユーザに通信サービスを提供する必
要がある。
It is thought that future communication services will be centered on multimedia communication services that combine multiple types of media, with services for each media becoming more diverse and sophisticated. It is desirable that communication networks provide these services economically and improve user convenience. Therefore, it is necessary to integrate various individual services and provide communication services to users through a unified interface.

サービスの総合化とは、デジタル通信網においで、標準
化されたユーザ・網インターフェイスにより、種々の単
独サービス或いは複合サービスを呼毎に提供可能とする
ことである。CCITTでは、ユーザ・網インターフェ
イスの間でデジタル接続を行う機能を備えた総合的サー
ビス網を■5DN(サービス総合デジタル網)と定義し
ている。
Service integration refers to the ability of digital communication networks to provide various single or combined services on a call-by-call basis through standardized user-network interfaces. CCITT defines a comprehensive service network equipped with the function of making digital connections between users and network interfaces as a 5DN (integrated service digital network).

このような広帯域l5DNにおいては、音声、画像、デ
ータ等の全ての情報を一次元的に取扱いデジタル信号で
伝送する。情報は、その情報が発生したときにのみパケ
ットを送出することで、回線の使用効率が上がり、又、
低速から高速まで全ての速度を一元的に扱うことができ
る。
In such a wideband I5DN, all information such as voice, images, data, etc. is handled one-dimensionally and transmitted as digital signals. By sending packets of information only when the information is generated, the efficiency of line usage increases, and
All speeds from low to high can be handled centrally.

ところで、これらの短く区切られた一定長のパケットを
大量に伝送する際に問題となるのがパケット同期である
。パケット同期は、パケットの始まりと終わり、及びヘ
ッダ一部と情報部との区切り位置を見つけることであり
、パケット同期を取らなければ送られた情報は正しく取
り出すことができないため、伝送路の効率を落とすこと
なくパケット同期を確実に取ることのできるパケット同
期制御方式が要望されている。
By the way, packet synchronization is a problem when transmitting a large amount of these short packets of a fixed length. Packet synchronization is the process of finding the beginning and end of a packet, as well as the dividing point between a part of the header and the information part. Without packet synchronization, the transmitted information cannot be retrieved correctly, so it improves the efficiency of the transmission path. There is a need for a packet synchronization control method that can reliably maintain packet synchronization without any loss of packet synchronization.

従来の技術 従来のパケット同期制御方式としては、送信側で予め決
められたフレームパターンをある間隔毎に送出し、受信
側でこのフレームパターンを元にして同期をとる方式が
一般的である。しかしこの方式であるとフレームパター
ンを挿入するパケットをある間隔毎に用意する必要があ
るため、伝送路の効率が落ちるという問題がある。そこ
で、伝送路の効率を落とさずにパケット同期をかける方
法として、空きパケット(情報を含まないパケット)に
フレームパターンを挿入する方式が提案されている。
BACKGROUND OF THE INVENTION Conventional packet synchronization control methods generally include a method in which a transmitting side sends out a predetermined frame pattern at certain intervals, and a receiving side synchronizes based on this frame pattern. However, with this method, it is necessary to prepare packets for inserting frame patterns at certain intervals, which causes a problem that the efficiency of the transmission path decreases. Therefore, as a method for performing packet synchronization without reducing the efficiency of the transmission path, a method has been proposed in which a frame pattern is inserted into an empty packet (a packet that does not contain information).

発明が解決しようとする課題 しかしこの方式によると、空きパケット率(全伝送パケ
ットのうち空きパケットの含まれる割合)が小さくなる
と、受信側においてフレームパターンが到着する割合が
少なくなり、同期確立及び同期外れの判定が困難になる
という問題があった。
Problems to be Solved by the Invention However, according to this method, when the empty packet rate (ratio of empty packets included in all transmitted packets) decreases, the rate at which frame patterns arrive at the receiving side decreases, making it difficult to establish synchronization and synchronization. There was a problem in that it was difficult to judge whether the disc was out of alignment or not.

本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、パケット伝送において伝送路の
効率を落とすことなくパケット同期をかけることが可能
であるとともに、同期確立及び同期外れの判定を確実に
行うことのできるパケット同期制御方式を提供すること
である。
The present invention has been made in view of the above points, and its purpose is to enable packet synchronization in packet transmission without reducing the efficiency of the transmission path, and to prevent synchronization establishment and synchronization loss. It is an object of the present invention to provide a packet synchronization control method that can reliably make a determination.

課題を解決するための手段 一定長のパケットを使用したパケット伝送方式において
、送信側において空きパケットに所定のフレームパター
ンを挿入する。受信側においては、第1図の原理図に示
されるように、従来公知の受信終端回路1、パケット同
期部2及びデータ出力制御部3に加えて回線の空きパケ
ット率を計測する空きパケット率計測手段4と、空きパ
ケット率の計測値kに応じて同期確立及び同期外れの判
定条件を変化させる同期判定条件設定手段5を設ける。
Means for Solving the Problems In a packet transmission system using packets of a fixed length, a predetermined frame pattern is inserted into an empty packet on the transmitting side. On the receiving side, as shown in the principle diagram of FIG. 1, in addition to the conventionally known reception termination circuit 1, packet synchronization section 2, and data output control section 3, there is an empty packet rate measurement unit that measures the empty packet rate of the line. A means 4 and a synchronization determination condition setting means 5 are provided for changing the conditions for determining synchronization establishment and synchronization loss according to the measured value k of the empty packet rate.

そして、受信側でm回(mは自然数)連続して空きパケ
ット中に挿入されているフレームパターンを検出したと
き同期確立と判定し、該フレームパターンがnパケット
(nは自然数)待っても検出されないときに同期外れと
判定するようにする。
Then, when the receiving side detects a frame pattern inserted into an empty packet m times (m is a natural number) consecutively, it is determined that synchronization has been established, and even if the frame pattern waits for n packets (n is a natural number), it is detected. When the synchronization is not performed, it is determined that the synchronization is out of synchronization.

空きパケット率にとm及びkとnとの関係は、あらかじ
め統計的手法等により計算しておき、受信装置内のメモ
リに書き込んでおくようにする。
The relationship between the empty packet rate, m, and k and n is calculated in advance using a statistical method or the like, and is written in the memory within the receiving device.

作   用 本発明ではこのように、受信側で空きパケット率を計測
し、空きパケット率に応じてパケット同期部2を制御す
る。つまり、空きパケット率計測手段4により単位時間
あたりの空きパケット率(空きバケ・Iト到着数)kを
計測し、その値に合わせてm回連続して空きパケット中
に挿入されているフレームパターンを検出したとき、パ
ケット同期部2で同期確立と判定し、このフレームパタ
ーンがnパケット待っても検出されないときに、パケッ
ト同期部2で同期外れと判定するようにする。
Operation In the present invention, as described above, the empty packet rate is measured on the receiving side, and the packet synchronization unit 2 is controlled according to the empty packet rate. In other words, the empty packet rate measuring means 4 measures the empty packet rate (the number of empty buckets/IT arrivals) k per unit time, and the frame pattern is inserted into the empty packets m times in a row according to the measured value. When this frame pattern is detected, the packet synchronizer 2 determines that synchronization has been established, and when this frame pattern is not detected even after waiting for n packets, the packet synchronizer 2 determines that synchronization has been lost.

このように空きパケット率に応じてm値及びn値を変化
させているため、空きバケツ)EEが小さくなり、フレ
ームパターンが到着する間隔が長くなっても、受信側で
同期確立及び同期外れの判定を確実に行うことができる
Since the m and n values are changed according to the empty packet rate in this way, even if the empty packet (EE) becomes smaller and the interval between frame pattern arrivals becomes longer, the receiving side will not be able to establish or lose synchronization. Judgments can be made reliably.

実  施  例 以下本発明の実施例を図面に基づいて詳細に説明する。Example Embodiments of the present invention will be described in detail below based on the drawings.

送信側においては、フレームパターン挿入回路により空
きパケットに固定形式のフレームパターンを挿入するよ
うにする。また受信側において空きパケットを判定でき
るように、空きパケットには送信側で例えばパケット空
きフラグを立てるようにする。
On the transmitting side, a frame pattern insertion circuit inserts a fixed format frame pattern into an empty packet. Furthermore, so that the receiving side can determine whether an empty packet is an empty packet, for example, a packet empty flag is set on the transmitting side for an empty packet.

第2図に受信側の実施例ブロック図を示す。まず回線か
らの信号は、受信終端回路1においてシリアル/パラレ
ル変換等の処理が行われる。送られてきたパケットのう
ち、空いているパケットの割合を例えば空きパケットに
立てたフラグを検出することにより空きパケット判定回
路11で判定し、空きパケットパルスをカウンタ12に
出力する。カウンタ12はタイマ13により所定時間で
リセットするように構成されている。パケットの長さは
一定なので、単位時間に受信するパケットの数は同一で
ある。従って、カウンタ12の出力が空きパケット率(
空きパケット到着数)kとして計測され、アドレス設定
器14に入力される。
FIG. 2 shows a block diagram of an embodiment on the receiving side. First, the signal from the line is subjected to processing such as serial/parallel conversion in the reception termination circuit 1. An empty packet determination circuit 11 determines the percentage of empty packets among the sent packets by detecting a flag set for empty packets, and outputs an empty packet pulse to a counter 12. The counter 12 is configured to be reset by a timer 13 at a predetermined time. Since the length of the packet is constant, the number of packets received per unit time is the same. Therefore, the output of the counter 12 is the empty packet rate (
The number of empty packets arriving) is measured as k, and is input to the address setter 14.

アドレス設定器14はに−m−に−nテーブル15のア
ドレスを設定するものである。このに−m・k−nテー
ブル15は、あらかじめ統計的手法によりkとm及びk
とnの関係を計算しておき、これをROMに書き込んだ
ものである。
The address setter 14 sets the address of the -n table 15 in -m-. In this case, the -m・k−n table 15 is created in advance using a statistical method.
The relationship between and n is calculated and written into the ROM.

空きパケット率kに応じてアドレス設定器14かに−m
−に−nテーブル15のアドレスを指定すると、このア
ドレスに応じたテーブルの内容量又はnがレジスタ16
又は17を介してパケット同期部2に入力される。k−
mの関係は同期確立の判定に用いられ、パケット同期部
2でパケット中に含まれるフレームパターンを検出し、
m回連続して空きパケット中に挿入されているフレーム
パターンを検出したとき同期確立と判定する。また、k
−nの関係は同期外れの判定に用いられ、同期確立状態
で、パケット同期部2によりnパケット侍ってもフレー
ムパターンを含んだパケットが検出されないとき、同期
外れと判定する。パケット同期部2ではデータ出力制御
部3を同期制御するとともに、同期信号を受信データと
パラレルに次段の装置に伝送する。
The address setter 14 -m according to the empty packet rate k
- When the address of the -n table 15 is specified, the contents of the table or n corresponding to this address is set to the register 16.
Or it is input to the packet synchronization unit 2 via 17. k-
The relationship of m is used to determine the establishment of synchronization, and the packet synchronization unit 2 detects the frame pattern included in the packet,
When a frame pattern inserted into empty packets is detected m times in a row, it is determined that synchronization has been established. Also, k
The relationship -n is used to determine out-of-synchronization, and when the packet synchronization unit 2 does not detect a packet containing a frame pattern even after n packets have been received in a synchronization established state, it is determined that out-of-synchronization has occurred. The packet synchronizer 2 synchronizes the data output controller 3 and transmits the synchronization signal to the next stage device in parallel with the received data.

発明の効果 本発明のパケット同期制御方式は以上のように構成した
ので、空きパケットのみでフレームパターンを伝送でき
るため、伝送路の効率を落とすことなくパケット同期を
かけることが可能であるとともに、同期確立及び同期外
れの判定を確実に行うことができるという効果を奏する
Effects of the Invention Since the packet synchronization control method of the present invention is configured as described above, frame patterns can be transmitted using only empty packets, so packet synchronization can be performed without reducing the efficiency of the transmission path, and synchronization can be performed. This has the effect that establishment and out-of-synchronization can be determined reliably.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は受信側における本発明の原理図、第2図は受信
側における本発明実施例のブロック図である。 1・・・受信終端回路、 2・・・パケット同期部、 3・・・データ出力制御部、 4・・・空きパケット率計測手段、 5・・・同期判定条件設定手段、 11・・・空きパケット判定回路、 12・・・カウンタ、 13・・・タイマ、 14・・・アドレス設定器、 15・k−m ・k−nテーブル、 16.17・・・レジスタ。
FIG. 1 is a principle diagram of the present invention on the receiving side, and FIG. 2 is a block diagram of an embodiment of the present invention on the receiving side. DESCRIPTION OF SYMBOLS 1... Reception termination circuit, 2... Packet synchronization unit, 3... Data output control unit, 4... Empty packet rate measuring means, 5... Synchronization judgment condition setting means, 11... Empty Packet judgment circuit, 12...Counter, 13...Timer, 14...Address setter, 15.km.kn table, 16.17..Register.

Claims (1)

【特許請求の範囲】 送信側において空きパケットに所定のフレームパターン
を挿入し、受信側で該フレームパターンを検出すること
により同期を確立する一定長のパケットを使用したパケ
ット同期制御方式において、受信側に、回線の空きパケ
ット率を計測する空きパケット率計測手段(4)と、 空きパケット率の計測値に応じて同期確立及び同期外れ
の判定条件を変化させる同期判定条件設定手段(5)を
設け、 受信側でm回(mは自然数)連続して空きパケット中に
挿入されているフレームパターンを検出したとき同期確
立と判定し、該フレームパターンがnパケット (nは
自然数)待っても検出されないときに同期外れと判定す
ることを特徴とするパケット同期制御方式。
[Claims] In a packet synchronization control method using packets of a fixed length, in which synchronization is established by inserting a predetermined frame pattern into an empty packet on the transmitting side and detecting the frame pattern on the receiving side, the receiving side , an empty packet rate measuring means (4) for measuring the empty packet rate of the line, and a synchronization judgment condition setting means (5) for changing the judgment condition for synchronization establishment and synchronization loss according to the measured value of the empty packet rate. , When the receiving side detects a frame pattern inserted into empty packets m times (m is a natural number) consecutively, it is determined that synchronization has been established, and the frame pattern is not detected even after waiting for n packets (n is a natural number). A packet synchronization control method that is characterized in that it sometimes determines that synchronization has been lost.
JP63215262A 1988-08-31 1988-08-31 Packet synchronizing control system Pending JPH0265344A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63215262A JPH0265344A (en) 1988-08-31 1988-08-31 Packet synchronizing control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63215262A JPH0265344A (en) 1988-08-31 1988-08-31 Packet synchronizing control system

Publications (1)

Publication Number Publication Date
JPH0265344A true JPH0265344A (en) 1990-03-06

Family

ID=16669398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63215262A Pending JPH0265344A (en) 1988-08-31 1988-08-31 Packet synchronizing control system

Country Status (1)

Country Link
JP (1) JPH0265344A (en)

Similar Documents

Publication Publication Date Title
US5761439A (en) Method and apparatus for synchronizing communications between networked computers
US4813037A (en) Switching system
EP1575199A1 (en) Method, apparatus and system for the synchronized combining of packet data
JPS6027255A (en) Communication system
JPH02205149A (en) Mixing transfer system for hdlc variable length packet and non-hdlc fixed length packet
CN101534249A (en) Method for transmitting data on bound link and network equipment thereof
US5278827A (en) Variable data rate channels for digital networks
DK162677B (en) TIME CHANNEL ARRANGEMENTS FOR LOCAL NETWORK SYSTEMS
CA2003846C (en) Synchronous multiplex transmission apparatus
US6888849B2 (en) Method for evaluating capacity utilization of a terminus in a communication system
JPH0265344A (en) Packet synchronizing control system
US6985495B2 (en) Packet communication monitor
JP2000041027A (en) Bit error rate measurement system
CN106506118A (en) The method and system that USXGMII multichannels IPG is accurately compensated
JPH04301948A (en) Method for transmitting control information for asynchronous time-divistion multiplex type cell transmitting link
CN106850148B (en) The method and system of data frame transfer
JPH0319445A (en) Cell synchronization control system
US5729578A (en) Data receiver for rearranging the frame pattern of data received
CN217789686U (en) QSGMII signal transmission packet loss processing circuit
JPH06112941A (en) Method and apparatus for realization of variable bit rate of digital signal transmitted by communication system provided with plurality of first fixed bit rate channels
KR100221202B1 (en) Multi-channel transmission delay compensation device and method for telecommunication system
JPS59502009A (en) Device that receives high-speed data in packet format
JP2906474B2 (en) Line failure detection method
CN114727327A (en) Method and device for burst smoothing of multiple service flows with time sequence constraint
JPS58173938A (en) Data transmission controlling method in unit of plural bits