JPH0260077B2 - - Google Patents

Info

Publication number
JPH0260077B2
JPH0260077B2 JP18348284A JP18348284A JPH0260077B2 JP H0260077 B2 JPH0260077 B2 JP H0260077B2 JP 18348284 A JP18348284 A JP 18348284A JP 18348284 A JP18348284 A JP 18348284A JP H0260077 B2 JPH0260077 B2 JP H0260077B2
Authority
JP
Japan
Prior art keywords
layer
algaas
cladding layer
protrusion
gaas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP18348284A
Other languages
Japanese (ja)
Other versions
JPS6161484A (en
Inventor
Akira Watanabe
Hideaki Horikawa
Tomoyuki Yamada
Koichi Imanaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP59183482A priority Critical patent/JPS6161484A/en
Publication of JPS6161484A publication Critical patent/JPS6161484A/en
Publication of JPH0260077B2 publication Critical patent/JPH0260077B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は半導体発光素子、特に半導体レーザ
素子の製造方法に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a method for manufacturing a semiconductor light emitting device, particularly a semiconductor laser device.

(従来の技術) 従来、このような分野の発光素子としては
AlGaAs半導体レーザ素子が知られている。この
AlGaAs半導体レーザ素子では、内部電流狭窄チ
ヤネルストライプ構造が低しきい値発振及び横基
本モード発振を実現するのに有効であるとされて
いる。
(Conventional technology) Conventionally, as a light emitting element in this field,
AlGaAs semiconductor laser devices are known. this
In AlGaAs semiconductor laser devices, an internal current confinement channel stripe structure is said to be effective in realizing low threshold oscillation and transverse fundamental mode oscillation.

このような従来のAlGaAs半導体レーザ素子の
製造方法を第2図A〜Cの製造工程図を参照して
簡単に説明する。
A method of manufacturing such a conventional AlGaAs semiconductor laser device will be briefly explained with reference to manufacturing process diagrams shown in FIGS. 2A to 2C.

先ず、p−GaAs基板20を用意しその基板面
20a上に電流阻止層(電流狭窄層ともいう)と
して供し得るn−GaAs層21を液相エピタキシ
ヤル成長その他の方法で結晶成長させる[第2図
A]。続いて第2図Bにも示すように、通常のフ
オトリソグラフイ・エツチング工程により、スト
ライプ状のV溝22を基板20に達する深さで形
成する。
First, a p-GaAs substrate 20 is prepared, and an n-GaAs layer 21 that can serve as a current blocking layer (also referred to as a current confinement layer) is crystal-grown on the substrate surface 20a by liquid phase epitaxial growth or other method. Figure A]. Subsequently, as shown in FIG. 2B, a striped V-groove 22 is formed with a depth that reaches the substrate 20 by a normal photolithography and etching process.

次に、このV溝22の部分及び残存するn−
GaAs層21上に液相エピタキシヤル成長によつ
て二回目の結晶成長を行い第一クラツド層として
のp−AlGaAs層23、活性層としてのp−
AlGaAs24、第二クラツド層としてのn−
AlGaAs層25、コンタクト層としてのn−
GaAs層26を順次に成長させ、然る後、上下の
面にn側電極27及びp側電極28を蒸着により
被着して第2図Cに示すような構造を得ている。
Next, this V-groove 22 portion and the remaining n-
A second crystal growth is performed on the GaAs layer 21 by liquid phase epitaxial growth to form a p-AlGaAs layer 23 as a first cladding layer and a p-AlGaAs layer 23 as an active layer.
AlGaAs24, n- as second cladding layer
AlGaAs layer 25, n- as a contact layer
A GaAs layer 26 is grown in sequence, and then an n-side electrode 27 and a p-side electrode 28 are deposited on the upper and lower surfaces by vapor deposition to obtain a structure as shown in FIG. 2C.

このような半導体レーザ素子の構造において、
p側電極28から注入された電流は基板20→第
一クラツド層23の部分23a→活性層24→第
二クラツド層25→コンタクト層26→n側電極
27と電流狭窄部30を経て流れるが、電流阻止
層21と第一クラツド層23との境界がn→pの
逆バイアスとなつているため、p側電極28→基
板20→電流阻止層21→第一クラツド層23を
経る電流は流れることが出来ない。従つて、電流
狭窄部30を通る電流通路のみが選択されるた
め、活性層24の、V溝22の上側の領域部分2
4a(発光領域)に効果的に電流集中がなされて
低しきい値電流発振が可能となる。さらに、第一
クラツド層23の平担な部分23bを光閉じ込め
するには不充分な厚みとし、発光領域24aから
の光は充分な厚みを有する第一クラツド層23の
部分23aにのみに閉じ込め、よつて横基本モー
ド発振するように構成したものである。
In the structure of such a semiconductor laser device,
The current injected from the p-side electrode 28 flows through the substrate 20 → the portion 23a of the first cladding layer 23 → the active layer 24 → the second cladding layer 25 → the contact layer 26 → the n-side electrode 27 and the current confinement portion 30. Since the boundary between the current blocking layer 21 and the first cladding layer 23 is reverse biased from n to p, current flows through the p-side electrode 28 → substrate 20 → current blocking layer 21 → first cladding layer 23. I can't. Therefore, since only the current path passing through the current confinement portion 30 is selected, the region portion 2 of the active layer 24 above the V-groove 22
Current is effectively concentrated in 4a (light emitting region), allowing low threshold current oscillation. Furthermore, the thickness of the flat portion 23b of the first cladding layer 23 is insufficient to confine light, and the light from the light emitting region 24a is confined only to the portion 23a of the first cladding layer 23 having a sufficient thickness. Therefore, it is configured to oscillate in the transverse fundamental mode.

(発明が解決しようとする問題点) しかしながら、従来の製造方法では、二回目の
液相エピタキシヤル成長時に、凹凸(V溝22の
こと)のある基板上に結晶成長を行うため、成長
層の厚みを制御することが困難であつた。すなわ
ち、溝内部と、溝外部とでの結晶成長速度が相違
するので、第一クラツド層としてのAlGaAs層2
3を成長させるに当り、V溝22の内部を埋める
部分23aの表面を平担とし、かつ、V溝22の
外部の平担な部分23bの膜厚を光閉じ込め機能
を持たない程度の厚み(0.2〜0.4μm)に抑える
ことがむずかしく、23bで示す平担な部分の厚
みが厚くなり、これがため、横基本モードの確保
が充分でなくなり、良好な特性が得られないとい
う欠点があつた。
(Problems to be Solved by the Invention) However, in the conventional manufacturing method, during the second liquid phase epitaxial growth, crystal growth is performed on a substrate with unevenness (V-groove 22). It was difficult to control the thickness. In other words, since the crystal growth rate inside the trench is different from that outside the trench, the AlGaAs layer 2 as the first cladding layer
3, the surface of the portion 23a filling the inside of the V-groove 22 is made flat, and the film thickness of the flat portion 23b outside the V-groove 22 is set to a thickness that does not have a light trapping function ( It is difficult to suppress the thickness to 0.2 to 0.4 μm), and the thickness of the flat portion shown by 23b becomes thick, which makes it impossible to secure the transverse fundamental mode sufficiently, resulting in the disadvantage that good characteristics cannot be obtained.

さらに、第一クラツド層23の成長時に、V溝
22の肩の部分29がメルトバツクされ易いた
め、V溝22の入口部分が初期の幅よりも広がる
傾向となり、これがため、レーザ素子の発振部分
が広がり、横基本モードの安定化を図ることが困
難であつた。このように、従来の製造方法では所
定の性能を得るための構造を作り上げることが困
難であつた。
Furthermore, during the growth of the first cladding layer 23, the shoulder portion 29 of the V-groove 22 is likely to be melted back, so the entrance portion of the V-groove 22 tends to become wider than its initial width. It was difficult to stabilize the transverse fundamental mode. Thus, with conventional manufacturing methods, it has been difficult to create a structure that achieves a predetermined performance.

この発明の目的は、結晶成長させる層の厚み制
御を正確に、かつ、簡単に行えると共に、電流狭
窄幅すなわち発振部分の広がりを来さずに再現性
良く電流経路を形成出来るようにした発光素子の
製造方法を提供することにある。
An object of the present invention is to provide a light-emitting device in which the thickness of a crystal-grown layer can be accurately and easily controlled, and a current path can be formed with good reproducibility without causing a current narrowing width, that is, a widening of the oscillation part. The purpose of this invention is to provide a method for manufacturing the same.

(問題点を解決する手段) この目的の達成を図るため、この発明の方法に
よれば、 GaAsの半導体基板上にダブルヘテロ接合を形
成するAlGaAsの第一クラツド層、AlGaAsの活
性層及びAlGaAsの第二クラツド層と、該第二ク
ラツド層上の電流阻止用の、GaAsの第一層とを
順次成長させる第1工程と、 該第一層をその表面から部分的にその厚みの一
部分にわたつてエツチングして層厚の薄い部分と
層厚の厚い突出部とを形成する第2工程と、 該突出部の上面を除く第一層のエツチング面上
に電流阻止用の、AlGaAsの第二層を成長させる
第3工程と、 該第一層及び第二層に、液相エピタキシヤル成
長時のメルトバツク速度の相違を利用して、前記
突出部の下側に対応する前記第二クラツド層の部
分に達する溝を形成する第4工程と、 然る後、該溝内及び残存する前記第二層上に
AlGaAsの第三クラツド層とGaAsのコンタクト
層とを順次に液相エピタキシヤル成長させる第5
工程と を含み、 前記第3工程、第4工程及び第5工程を同一の
成長反応炉中で連続して行う ことを特徴とする。
(Means for Solving the Problem) In order to achieve this object, according to the method of the present invention, a first clad layer of AlGaAs, an active layer of AlGaAs, and an active layer of AlGaAs are formed to form a double heterojunction on a semiconductor substrate of GaAs. a first step of sequentially growing a second cladding layer and a first layer of GaAs for current blocking on the second cladding layer; a second step of etching to form a thin layer and a thick protrusion, and a second layer of AlGaAs for current blocking on the etched surface of the first layer excluding the top surface of the protrusion. a third step of growing a portion of the second cladding layer corresponding to the lower side of the protrusion by utilizing the difference in meltback speed during liquid phase epitaxial growth in the first layer and the second layer; a fourth step of forming a groove that reaches the second layer, and then forming a groove in the groove and on the remaining second layer;
A fifth step in which a third cladding layer of AlGaAs and a contact layer of GaAs are sequentially grown by liquid phase epitaxial growth.
The method is characterized in that the third step, the fourth step, and the fifth step are performed continuously in the same growth reactor.

(作用) このような構成によれば、ダブルヘテロ構造を
結晶成長させた後に、結晶成長のメルトバツクを
行ない、しかも、結晶成長の際に、予め形成され
た電流阻止用の第一層の突出部の上面より下側の
第一層のエツチング面上にのみ電流阻止用の第二
層を成長させてからメルトバツクを行うので、ダ
ブルヘテロ構造の成長時に第二クラツド層の厚み
を精確に制御することが出来ると共に、第二層を
第一層の突出部の上面に成長させていないので電
流狭窄幅を再現性良く制御することが出来、従つ
て、安定した横基本モードで発振する内部電流狭
窄チヤネルストライプ構造の発光素子を簡単かつ
容易に製造することが出来る。
(Function) According to such a configuration, after crystal growth of the double heterostructure, meltback of the crystal growth is performed, and moreover, during crystal growth, the protrusion of the first layer for current blocking formed in advance is removed. Since the second layer for current blocking is grown only on the etched surface of the first layer below the top surface and then meltbacked, the thickness of the second cladding layer can be precisely controlled during the growth of the double heterostructure. In addition, since the second layer is not grown on the top surface of the protrusion of the first layer, the current confinement width can be controlled with good reproducibility. Therefore, an internal current confinement channel that oscillates in a stable transverse fundamental mode can be created. A light emitting element with a striped structure can be simply and easily manufactured.

(実施例) 以下、第1図A〜Eを参照して、この発明の実
施例につき説明する。
(Embodiments) Hereinafter, embodiments of the present invention will be described with reference to FIGS. 1A to 1E.

第1図A〜Eは一例としてGaAs半導体レーザ
素子の製造工程を説明するための、主要製造段階
での素子状態を概略的に示す断面図で、断面を表
わすハツチング等は省略して示してある。先ず、
第1図Aに示すように、n−GaAs基板1を用意
し、この基板1の基板面1a上にダブルヘテロ接
合構造を形成する各層、すなわち、第一クラツド
層としてのn−AlyGa1-yAs層2、活性層として
のp−AlxGa1-xAs層3、第二クラツド層として
のp−AlyGa1-yAs層4及びこの第二クラツド層
4上に電流阻止用の第一層としてのn−GaAs層
5を、一回目の結晶成長で、それぞれ順次に成長
させる。この場合の成長法は膜厚制御を正確に行
える、例えば、液相エピタキシヤルとかその他任
意好適な結晶成長法で行うことが出来る。この結
晶成長において、第二クラツド層4の厚みを光閉
じ込め機能を持たないような薄厚例えば0.2〜
0.4μmの厚みに精確に容易に制御することが出来
る。
1A to 1E are cross-sectional views schematically showing the state of the device at the main manufacturing stages to explain the manufacturing process of a GaAs semiconductor laser device as an example, and hatching etc. representing the cross section are omitted. . First of all,
As shown in FIG. 1A, an n-GaAs substrate 1 is prepared, and each layer forming a double heterojunction structure, that is, n-Al y Ga 1 as a first cladding layer, is prepared on the substrate surface 1a of the substrate 1. -y As layer 2, p-Al x Ga 1-x As layer 3 as an active layer, p-Al y Ga 1-y As layer 4 as a second cladding layer, and current blocking on this second cladding layer 4. In the first crystal growth, the n-GaAs layer 5 as a first layer is grown one after another. The growth method in this case can be any suitable crystal growth method, such as liquid phase epitaxial growth, which allows accurate film thickness control. In this crystal growth, the thickness of the second cladding layer 4 is set to a thin layer that does not have an optical confinement function, for example, 0.2~
The thickness can be accurately and easily controlled to 0.4 μm.

次に、第1図Bに示すように、通常のフオトリ
ソグラフイ・エツチング工程を用いて、第一層5
の表面から一部分エツチングして除去し、中央部
にストライプ状の逆メサ構造の突出部5aを形成
する。このエツチングはマスクを用いて、第一層
5の厚さの一部分にわたつて行い、エツチングに
よつて厚さの減少した残部を5bで示す。この
時、この逆メサ形状のストライプ状突出部5aの
幅は電流狭窄作用及び横基本モード安定化に関係
するので、3〜5μm及び高さは1.5〜2μmとし、
残部5bの厚みを1〜1.5μmとするのが好適であ
り、その制御は正確かつ容易である。
Next, as shown in FIG. 1B, the first layer 5 is etched using a conventional photolithography and etching process.
A portion of the surface is etched and removed to form a striped inverted mesa structure protrusion 5a in the center. This etching is performed using a mask over a part of the thickness of the first layer 5, and the remaining part whose thickness has been reduced by etching is indicated by 5b. At this time, the width of the inverted mesa-shaped striped protrusion 5a is related to the current confinement effect and the stabilization of the transverse fundamental mode, so the width is set to 3 to 5 μm, and the height is set to 1.5 to 2 μm.
It is preferable that the thickness of the remaining portion 5b is 1 to 1.5 μm, and its control is accurate and easy.

次に、第1図C〜Eに示すように、この突出部
5aが形成された第一層5上に、二回目の結晶成
長を行い、電流阻止用の第二層6としてのn−
AlzGa1-zAs層(X<Z)を成長させ、次いで、
第三クラツド層としてのp−AlyGa1-yAs層7、
コンタクト層としてのp−GaAs層8を、同一の
成長プロセスで、すなわち、何ら成長反応炉を大
気にさらすことなくして、順次に連続的に液相エ
ピタキシヤル成長させる。
Next, as shown in FIGS. 1C to 1E, a second crystal growth is performed on the first layer 5 on which the protrusion 5a is formed, and an n-
Grow an Al z Ga 1-z As layer (X<Z), then
p-Al y Ga 1-y As layer 7 as a third cladding layer;
The p-GaAs layer 8 as a contact layer is grown successively by liquid phase epitaxial growth in the same growth process, ie without any exposure of the growth reactor to the atmosphere.

この二回目の成長に際して、先ず、第1図Cに
示すように、電流阻止層として供し得るn−Alz
Ga1-zAs層6を、メルト過飽和度3〜4℃で約40
〜60秒間成長させて、形成する。この条件下では
このAlzGa1-zAs層6は第一層5のエツチングに
よる残部5bのエツチング面5c上にのみ成長
し、突出部上面5dには成長しない。
During this second growth, first, as shown in FIG. 1C, n-Al z which can serve as a current blocking layer is grown.
The Ga 1-z As layer 6 is heated to about 40°C at a melt supersaturation level of 3 to 4°C.
Grow for ~60 seconds to form. Under this condition, the Al z Ga 1-z As layer 6 grows only on the etched surface 5c of the remaining portion 5b of the first layer 5, and does not grow on the upper surface 5d of the protrusion.

次に、同一の結晶成長プロセスにおいて、未飽
和のGaAs溶液を用いて、GaAsの突出部5a及
びAlzGa1-zAsの第二層6の面をメルトバツクさ
せ第1図Dに示すように、この第二層6と、第一
層5の残部5bとにストライプ状の溝9を形成す
る。この際、GaAsのメルトバツク速度は
AlGaAsのメルトバツク速度よりも充分大きいの
で、この突出部5aの部分が第二層6の部分より
もメルトバツクが早く進行する。従つて、突出部
5aのみが選択的にメルトエツチされ、最終的に
は、第1図Dに示すように、この突出部5aの部
分が完全になくなり、第二クラツド層4の面が露
出する。このメルトエツチにより残存した第一層
の残部5b及び第二層6の部分が電流狭窄層(電
流阻止層)10を形成し、この溝9の部分11が
電流狭窄部となる。
Next, in the same crystal growth process, the GaAs protrusion 5a and the surface of the Al z Ga 1-z As second layer 6 are melt-backed using an unsaturated GaAs solution, as shown in FIG. 1D. , stripe-shaped grooves 9 are formed in this second layer 6 and the remaining portion 5b of the first layer 5. At this time, the meltback speed of GaAs is
Since the meltback speed is sufficiently higher than that of AlGaAs, the meltback progresses faster in the protrusion 5a than in the second layer 6. Therefore, only the protrusion 5a is selectively melt-etched, and finally, as shown in FIG. 1D, the protrusion 5a is completely removed and the surface of the second cladding layer 4 is exposed. The remaining portion 5b of the first layer and the portion of the second layer 6 remaining by this melt-etch form a current confinement layer (current blocking layer) 10, and a portion 11 of this groove 9 becomes a current confinement portion.

この場合、メルトバツクの条件はメルトバツク
される材料、厚さ、その他所要に応じて好適な条
件を設定することが出来る。
In this case, suitable melt-back conditions can be set depending on the material to be melt-backed, its thickness, and other requirements.

次に、第1図Eに示すように、この溝9内及び
電流狭窄層10上に第三クラツド層としてp−
AlyGa1-yAs層7を成長させる。一般に、一度空
気中に露出させたAlGaAs層上に液相エピタキシ
ヤル成長させることは困難である。しかしなが
ら、この発明によれば、大気に露出されると酸化
されやすくしかもGaAsと比べてメルトバツクさ
れにくいAlGaAsを一度も大気に露出させること
なく電流狭窄層10はもとより第二クラツド層4
の表面の一部分を露出させる溝9を形成すること
が可能である。その理由は、第一層5に層厚の薄
い部分5bと厚い突出部5aとを形成した後は、
同一の成長プロセスで従つて成長用反応炉を途中
一回も大気にさらすことなく、第二層6の形成、
メルトバツクによる電流狭窄層10及び溝9の形
成、この溝9を含む電流狭窄層10上への第三ク
ラツド層7の成長及びその上側のコンタクト層8
の成長を、連続して行うことが出来るからであ
る。このように、メルトバツクを用いると、メル
トバツク直後にAlGaAs層を成長出来るため、上
述したような、第二クラツド層であるp−
AlGaAs層4上にp−AlGaAs層7を液相エピタ
キシヤル成長させることが可能となる。尚、第三
クラツド層7と、第二クラツド層4とは組成が同
一であるので、この結晶成長により両者は一体と
なり、活性層3に対し、上側クラツド層12とし
て作用する。この成長により、上側クラツド層1
2のチヤネル部12aの厚みを光閉じ込めをする
のに充分な厚みとすることが出来る。続いて、p
側電極13及びn側電極14を被着して第1図E
に示す半導体レーザ素子の構造を得る。
Next, as shown in FIG. 1E, a third cladding layer of p--
An Al y Ga 1-y As layer 7 is grown. Generally, it is difficult to perform liquid phase epitaxial growth on an AlGaAs layer once exposed to air. However, according to the present invention, the current confinement layer 10 as well as the second cladding layer 4 can be formed without exposing AlGaAs, which is easily oxidized when exposed to the atmosphere and is less likely to melt back than GaAs, to the atmosphere.
It is possible to form a groove 9 exposing a part of the surface of. The reason is that after forming the thin part 5b and the thick protrusion part 5a in the first layer 5,
Formation of the second layer 6 in the same growth process, without exposing the growth reactor to the atmosphere even once during the process.
Formation of current confinement layer 10 and groove 9 by meltback, growth of third cladding layer 7 on current confinement layer 10 including this groove 9, and contact layer 8 above it.
This is because growth can be achieved continuously. In this way, when a melt bag is used, the AlGaAs layer can be grown immediately after the melt bag, so that the second cladding layer, such as the p-
It becomes possible to grow the p-AlGaAs layer 7 on the AlGaAs layer 4 by liquid phase epitaxial growth. Incidentally, since the third cladding layer 7 and the second cladding layer 4 have the same composition, they become one by this crystal growth and act as the upper cladding layer 12 for the active layer 3. This growth causes the upper cladding layer 1
The thickness of the channel portion 12a of No. 2 can be made sufficiently thick to confine light. Subsequently, p
After attaching the side electrode 13 and the n-side electrode 14,
The structure of the semiconductor laser device shown in FIG.

ところで、上述のメルトバツクを行うに当り、
第二層6で突出部5aを完全に埋込むように成長
させてからメルトバツクさせる方法も提案されて
いる(特願昭59−87181号)。しかしながら、
AlGaAsのメルトバツク量はメルトバツク時間に
対して一定でなく再現性が悪いので、突出部5a
の上面5dにもAlGaAsを成長させてしまうと、
AlGaAsもメルトエツチしなければならなくなる
ため、再現性良く電流狭窄幅従つて電流経路を形
成出来なくなつてしまう。これがため、この発明
では、突出部5aの上面5d上には第二層6を成
長させないように制御して、GaAsのみのメルト
エツチですむようにし、これにより再現性良く電
流経路を形成出来るようになしている。
By the way, when performing the above-mentioned meltback,
A method has also been proposed in which the second layer 6 is grown so as to completely bury the protrusion 5a and then melted back (Japanese Patent Application No. 87181/1982). however,
Since the meltback amount of AlGaAs is not constant with respect to the meltback time and has poor reproducibility, the protrusion 5a
If AlGaAs is also grown on the upper surface 5d of
Since AlGaAs also has to be melt-etched, it becomes impossible to form a current confinement width and a current path with good reproducibility. Therefore, in the present invention, the second layer 6 is controlled so as not to grow on the upper surface 5d of the protrusion 5a, so that only GaAs needs to be melt-etched, thereby making it possible to form a current path with good reproducibility. ing.

尚、この場合、第一層5を電流狭窄作用を有す
る材料で形成しても良いが、必ずしもその必要は
なく、メルトバツクする材料であれば充分であ
り、さらに、光吸収特性を有していれば好適であ
る。
In this case, the first layer 5 may be formed of a material that has a current confinement effect, but it is not necessarily necessary, and any material that melts back is sufficient, and furthermore, it may have light absorption properties. It is suitable if

上述したこの発明の方法により得られた第1図
Eに示すような構造のレーザ素子においても、p
側電極13から注入された電流はコンタクト層8
→上側クラツド層12のチヤネル部12a→活性
層3→第一クラツド層2→基板1→n側電極14
と電流狭窄部を経て流れるが、電流狭窄層10と
その下側の第二クラツド層4とが逆バイアスとな
るので、電流狭窄層10を経て流れる電流経路は
形成されない。従つて、電流狭窄部11を経る電
流経路のみが選択され、よつて、活性層3の電流
経路の部分(発光領域)3aにのみ効率的に電流
集中がなされ、低しきい値電流発振が可能とな
る。
In the laser device having the structure shown in FIG. 1E obtained by the above-described method of the present invention, p
The current injected from the side electrode 13 flows through the contact layer 8.
→ Channel part 12a of upper cladding layer 12 → Active layer 3 → First cladding layer 2 → Substrate 1 → N-side electrode 14
However, since the current confinement layer 10 and the second cladding layer 4 below it are reversely biased, no current path is formed through the current confinement layer 10. Therefore, only the current path passing through the current confinement portion 11 is selected, and therefore the current is efficiently concentrated only in the current path portion (light emitting region) 3a of the active layer 3, allowing low threshold current oscillation. becomes.

さらに、第二クラツド層4の厚みを光閉じ込め
をするには不充分な厚みとしてあるので、発光領
域3aにおける発光は充分な厚みを持つ上側クラ
ツド層12aのみに閉じ込められるため、安定し
た横基本モードで発振することが出来る。
Furthermore, since the thickness of the second cladding layer 4 is set to be insufficient for light confinement, the light emission in the light emitting region 3a is confined only in the upper cladding layer 12a having a sufficient thickness, so that a stable transverse fundamental mode can be achieved. can oscillate.

この発明は上述した実施例にのみ限定されるも
のではない。例えば上述した実施例ではn−
GaAs基板を用いたが、p−GaAs基板を用いて
も良く、その場合には他の層の導電型を対応して
変えれば良い。n−AlzGa1-zAsの電流阻止層6
のAl組成比zが活性層の組成比xに比べて大き
いので、電流阻止層はn型或いはp型の基板を用
いても、光スイツチングを起すことなく正常に機
能する。
The invention is not limited to the embodiments described above. For example, in the embodiment described above, n-
Although a GaAs substrate is used, a p-GaAs substrate may also be used, in which case the conductivity types of the other layers may be changed accordingly. Current blocking layer 6 of n-Al z Ga 1-z As
Since the Al composition ratio z of the active layer is larger than the composition ratio x of the active layer, the current blocking layer functions normally without causing optical switching even if an n-type or p-type substrate is used.

また、上述した実施例では半導体レーザ素子に
つき説明したが、これに限定されずに、広く発光
素子に適用出来るものである。
Furthermore, although the above-mentioned embodiments have been described with reference to semiconductor laser devices, the present invention is not limited thereto and can be applied to a wide variety of light emitting devices.

また、上述した突出部の断面形状は逆メサ形状
にのみ限定されるものではなく、矩形状であつて
も、三角形状であつても良い。
Further, the cross-sectional shape of the above-mentioned protrusion is not limited to the inverted mesa shape, but may be rectangular or triangular.

さらに、上述した素子の製造条件は所要に応じ
て適切な条件を選定することが出来る。
Furthermore, the manufacturing conditions for the above-mentioned element can be appropriately selected according to requirements.

さらに、各部分の寸法、形状及び配置関係を適
切に選定出来る。
Furthermore, the dimensions, shapes, and arrangement relationships of each part can be appropriately selected.

(発明の効果) 上述した説明からも明らかなように、この発明
の発光素子の製造方法によれば、平坦な基板面上
にダブルヘテロ接合を形成する第一クラツド層、
活性層、第二クラツド層を一回の結晶成長、例え
ば、一回目の液相エピタキシヤル成長で成長させ
るので、これら各層の膜厚を所要の如く正確に、
かつ、簡単に制御出来、これがため、第二クラツ
ド層の厚みを正確に制御出来るので、横基本モー
ド発振を従来の場合よりも著しく安定化させるこ
とが出来る。
(Effects of the Invention) As is clear from the above description, according to the method for manufacturing a light emitting device of the present invention, a first cladding layer forming a double heterojunction on a flat substrate surface;
Since the active layer and the second cladding layer are grown in one crystal growth, for example, in the first liquid phase epitaxial growth, the thickness of each of these layers can be adjusted exactly as required.
Moreover, it is easily controllable, and because of this, the thickness of the second cladding layer can be accurately controlled, so that the transverse fundamental mode oscillation can be made more stable than in the conventional case.

さらに、この発明の方法によれば、使用材料の
メルトバツク速度差を用いて溝を形成すると共
に、内部電流狭窄層を画成するので、従来のよう
なV溝の肩の部分のメルトバツクが起らず、これ
がため、溝幅を設計通りに容易に制御することが
出来、従つて、発振部分の広がりを抑制すること
が出来、横基本モード発振の安定化を図ることが
出来る。
Furthermore, according to the method of the present invention, the groove is formed using the difference in meltback speed of the materials used, and an internal current confinement layer is defined, so meltback does not occur at the shoulder portion of the V-groove as in the conventional method. First, it is possible to easily control the groove width as designed, thereby suppressing the spread of the oscillating portion, and stabilizing the transverse fundamental mode oscillation.

さらに、メルトエツチに際し、電流阻止用の第
一層の突出部上面に電流阻止用の第二層を成長さ
せないようにしているので、メルトバツク時間と
電流経路形成との関係を従来よりも容易に制御出
来る、従つて、再現性良く電流経路を形成するこ
とが出来る。
Furthermore, since the second layer for current blocking is not grown on the top surface of the protrusion of the first layer for current blocking during melt etching, the relationship between meltback time and current path formation can be controlled more easily than before. Therefore, a current path can be formed with good reproducibility.

さらに、液相エピタキシヤル成長の際に、メル
トバツクを利用しているので、AlGaAsの第二ク
ラツド層上にもAlGaAsの第三クラツド層を成長
させることが出来、従つて、良質の上側クラツド
層を形成することが出来、発振特性が良好とな
る。
Furthermore, since a melt bag is used during liquid phase epitaxial growth, it is possible to grow the third cladding layer of AlGaAs on the second cladding layer of AlGaAs, thus producing a high quality upper cladding layer. The oscillation characteristics can be improved.

このように、この発明によれば、メルトバツク
速度のAl組成比の依存性を利用した選択メルト
エツチを用いて発光素子を形成出来る。また、選
択メルトエツチを用いているので、電流阻止層と
してAlGaAsを用いることが出来る。さらに、
AlGaAsの電流阻止用の第二層をGaAsの電流阻
止用の第一層の突出部の上面に成長させないよう
にしてチヤネル形成の再現性を高めている。
As described above, according to the present invention, a light emitting device can be formed using selective melt etching that utilizes the dependence of meltback rate on Al composition ratio. Furthermore, since selective melt etching is used, AlGaAs can be used as the current blocking layer. moreover,
The reproducibility of channel formation is improved by not growing the second layer of AlGaAs for current blocking on the top surface of the protrusion of the first layer of GaAs for current blocking.

【図面の簡単な説明】[Brief explanation of drawings]

第1図A〜Eはこの発明の発光素子の製造方法
を説明するための製造工程図、第2図A〜Cは従
来の発光素子の製造方法を説明するための製造工
程図である。 1……基板(GaAs基板)、1a……(基板の)
表面、2……第一クラツド層(AlyGa1-yAs層)、
3……活性層(AlxGa1-xAs層)、3a……発光領
域、4……第二クラツド層(AlyGa1-yAs層)、5
……(電流阻止用の)第一層(GaAs層)、5a
……(第一層の)突出部、5b……(第一層の)
残部、5c……エツチング面、5d……突出部上
面、6……(電流阻止層の)第二層(AlzGa1-z
As層)、7……第三クラツド層、8……コンタク
ト層、9……ストライプ状の溝、10……電流狭
窄層、11……電流狭窄部、12……上側クラツ
ド層、12a……チヤネル部、13……p側電
極、14……n側電極。
1A to 1E are manufacturing process diagrams for explaining the method for manufacturing a light emitting device of the present invention, and FIGS. 2A to 2C are manufacturing process diagrams for explaining a conventional method for manufacturing a light emitting device. 1...Substrate (GaAs substrate), 1a... (of the substrate)
Surface, 2...first clad layer (Al y Ga 1-y As layer),
3... Active layer (Al x Ga 1-x As layer), 3a... Light emitting region, 4... Second cladding layer (Al y Ga 1-y As layer), 5
...First layer (GaAs layer) (for current blocking), 5a
...Protrusion (of the first layer), 5b... (of the first layer)
Remaining part, 5c...Etched surface, 5d...Top surface of protrusion, 6...Second layer (of current blocking layer) (Al z Ga 1-z
(As layer), 7...Third cladding layer, 8...Contact layer, 9...Striped groove, 10...Current confinement layer, 11...Current confinement portion, 12...Upper cladding layer, 12a... Channel portion, 13... p-side electrode, 14... n-side electrode.

Claims (1)

【特許請求の範囲】 1 GaAsの半導体基板上にダブルヘテロ接合を
形成するAlGaAsの第一クラツド層、AlGaAsの
活性層及びAlGaAsの第二クラツド層と、該第二
クラツド層上の電流阻止用の、GaAsの第一層と
を順次成長させる第1工程と、 該第一層をその表面から部分的にその厚みの一
部分にわたつてエツチングして層厚の薄い部分と
層厚の厚い突出部とを形成する第2工程と、 該突出部の上面を除く第一層のエツチング面上
に電流阻止用の、AlGaAsの第二層を成長させる
第3工程と、 該第一層及び第二層に、液相エピタキシヤル成
長時のメルトバツク速度の相違を利用して、前記
突出部の下側に対応する前記第二クラツド層の部
分に達する溝を形成する第4工程と、 然る後、該溝内及び残存する前記第二層上に
AlGaAsの第三クラツド層とGaAsのコンタクト
層とを順次に液相エピタキシヤル成長させる第5
工程と を含み、 前記第3工程、第4工程及び第5工程を同一の
成長反応炉中で連続して行う ことを特徴とする発光素子の製造方法。
[Claims] 1. A first cladding layer of AlGaAs, an active layer of AlGaAs, a second cladding layer of AlGaAs forming a double heterojunction on a GaAs semiconductor substrate, and a current blocking layer on the second cladding layer. , a first layer of GaAs, and etching the first layer partially from its surface over a portion of its thickness to form a thinner layer and a thicker protrusion. a third step of growing a second layer of AlGaAs for current blocking on the etched surface of the first layer excluding the top surface of the protrusion; a fourth step of forming a groove reaching a portion of the second cladding layer corresponding to the lower side of the protrusion by utilizing the difference in meltback speed during liquid phase epitaxial growth; within and on the remaining second layer.
A fifth step in which a third cladding layer of AlGaAs and a contact layer of GaAs are sequentially grown by liquid phase epitaxial growth.
A method for manufacturing a light emitting device, comprising the steps of: performing the third step, the fourth step, and the fifth step continuously in the same growth reactor.
JP59183482A 1984-09-01 1984-09-01 Manufacture of light emitting element Granted JPS6161484A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59183482A JPS6161484A (en) 1984-09-01 1984-09-01 Manufacture of light emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59183482A JPS6161484A (en) 1984-09-01 1984-09-01 Manufacture of light emitting element

Publications (2)

Publication Number Publication Date
JPS6161484A JPS6161484A (en) 1986-03-29
JPH0260077B2 true JPH0260077B2 (en) 1990-12-14

Family

ID=16136580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59183482A Granted JPS6161484A (en) 1984-09-01 1984-09-01 Manufacture of light emitting element

Country Status (1)

Country Link
JP (1) JPS6161484A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6797388B1 (en) * 1999-03-18 2004-09-28 Ppg Industries Ohio, Inc. Methods of making low haze coatings and the coatings and coated articles made thereby

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5830186A (en) * 1981-08-18 1983-02-22 Toshiba Corp Manufacture of optical semiconductor element
JPS5861695A (en) * 1981-10-09 1983-04-12 Hitachi Ltd Semiconductor laser element

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5830186A (en) * 1981-08-18 1983-02-22 Toshiba Corp Manufacture of optical semiconductor element
JPS5861695A (en) * 1981-10-09 1983-04-12 Hitachi Ltd Semiconductor laser element

Also Published As

Publication number Publication date
JPS6161484A (en) 1986-03-29

Similar Documents

Publication Publication Date Title
JPH0118590B2 (en)
JP3510305B2 (en) Semiconductor laser manufacturing method and semiconductor laser
JPH0722214B2 (en) Method for manufacturing semiconductor laser device
JPH02288288A (en) Manufacture of buried hetero-structure laser diode
JPH01220492A (en) Semiconductor laser device and manufacture thereof
JP2001057459A (en) Semiconductor laser
JPH0376288A (en) Buried type semiconductor laser
JPH0260077B2 (en)
JP2629678B2 (en) Semiconductor laser device and method of manufacturing the same
US5490159A (en) Visible light semiconductor laser
JPS589592B2 (en) Method for manufacturing semiconductor light emitting device
JPS5925399B2 (en) Manufacturing method of semiconductor laser
JPH07235725A (en) Semiconductor laser element and its manufacture
JPH037153B2 (en)
JP2973215B2 (en) Semiconductor laser device
JPH0260075B2 (en)
US4358850A (en) Terraced substrate semiconductor laser
JPH0513885A (en) Manufacture of visible light semiconductor laser
JPH0680868B2 (en) Semiconductor laser device
JP3034177B2 (en) Semiconductor laser device and method of manufacturing the same
JPH0590706A (en) Semiconductor laser element
JPS5914912B2 (en) Manufacturing method of semiconductor laser
JPH0213834B2 (en)
JPH0680869B2 (en) Semiconductor laser device
JPH04171782A (en) Compound semiconductor laser