JPH025829U - - Google Patents
Info
- Publication number
- JPH025829U JPH025829U JP8418388U JP8418388U JPH025829U JP H025829 U JPH025829 U JP H025829U JP 8418388 U JP8418388 U JP 8418388U JP 8418388 U JP8418388 U JP 8418388U JP H025829 U JPH025829 U JP H025829U
- Authority
- JP
- Japan
- Prior art keywords
- pull
- resistor
- switches
- houses
- housed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Keying Circuit Devices (AREA)
- Switch Cases, Indication, And Locking (AREA)
Description
第１図は本考案の一実施例を示す構成図、第２
図は本考案の変形実施例を示す構成図、第３図は
従来のデイツプスイツチを用いた回路を示すブロ
ツク図である。 １０……ＤＩＰ型ハウジング、１１−１〜１１
−８……スイツチ、１２−１〜１２−８……入力
端子、１３−１〜１３−８，１５，１６……出力
端子。
図は本考案の変形実施例を示す構成図、第３図は
従来のデイツプスイツチを用いた回路を示すブロ
ツク図である。 １０……ＤＩＰ型ハウジング、１１−１〜１１
−８……スイツチ、１２−１〜１２−８……入力
端子、１３−１〜１３−８，１５，１６……出力
端子。
Claims (1)
- 複数の機械的スイツチを筐体に配列収納したデ
イツプスイツチにおいて、これらスイツチ各々に
プルアツプ抵抗又はプルダウン抵抗もしくはその
両者を一体に収納したことを特徴とするデイツプ
スイツチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8418388U JPH025829U (ja) | 1988-06-25 | 1988-06-25 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8418388U JPH025829U (ja) | 1988-06-25 | 1988-06-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH025829U true JPH025829U (ja) | 1990-01-16 |
Family
ID=31308881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8418388U Pending JPH025829U (ja) | 1988-06-25 | 1988-06-25 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH025829U (ja) |
-
1988
- 1988-06-25 JP JP8418388U patent/JPH025829U/ja active Pending