JPH0258090A - Method and device for controlling display screen position of crt display - Google Patents
Method and device for controlling display screen position of crt displayInfo
- Publication number
- JPH0258090A JPH0258090A JP21105988A JP21105988A JPH0258090A JP H0258090 A JPH0258090 A JP H0258090A JP 21105988 A JP21105988 A JP 21105988A JP 21105988 A JP21105988 A JP 21105988A JP H0258090 A JPH0258090 A JP H0258090A
- Authority
- JP
- Japan
- Prior art keywords
- time
- horizontal
- signal
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 7
- 238000005259 measurement Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、水平同期信号から映像信号までの時間を検出
し、その最少時間を記憶して、その値に応じて水平同期
信号の遅延時間を変化させることにより、水平同期信号
から映像信号までの時間の異なる信号に対しても一定の
表示画面位置を保つようにしたCRTディスプレイの表
示画面位置制御方法及び装置に関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention detects the time from a horizontal synchronization signal to a video signal, stores the minimum time, and adjusts the delay time of the horizontal synchronization signal according to the value. The present invention relates to a method and apparatus for controlling the display screen position of a CRT display, which maintains a constant display screen position even for signals having different times from a horizontal synchronizing signal to a video signal by changing .
第4図は、従来のCRTディスプレイの水平画面位置制
御回路の一例を示すブロック図である。FIG. 4 is a block diagram showing an example of a conventional horizontal screen position control circuit for a CRT display.
1は映像増幅器で、映像信号VSを増幅し、CRTディ
スプレイへ適切なレベルで映像を表示できる様にする増
幅器である。2は自動周波数制御回路(AFC)で、水
平同期信号Hsの人力と、水平偏向回路4の最終水平偏
向出力(比較信号)とを比較しながら、水平偏向出力を
出す回路であり、水平同期信号Hsの急激な変化に対し
て、連続した自走周波数を出力し、水平偏向回路4に急
激に変化した信号を出さないようにした回路である。Reference numeral 1 denotes a video amplifier, which amplifies the video signal VS so that the video can be displayed at an appropriate level on the CRT display. 2 is an automatic frequency control circuit (AFC), which outputs a horizontal deflection output while comparing the manual input of the horizontal synchronizing signal Hs with the final horizontal deflection output (comparison signal) of the horizontal deflection circuit 4; This circuit outputs a continuous free-running frequency in response to a sudden change in Hs, and prevents outputting a signal that changes suddenly to the horizontal deflection circuit 4.
3は水平位置制御回路で、自動周波数制御回路2からの
出力を適切に遅延させて、画面位置を正常位置に調整す
る回路である。4は水平偏向回路で、水平位置制御出力
を入力して、水平偏向コイル5に偏向電流を流し、画面
を走査する信号を出し、また自動周波数制御回路2へ比
較信号を出力する。3 is a horizontal position control circuit which appropriately delays the output from the automatic frequency control circuit 2 and adjusts the screen position to the normal position. Reference numeral 4 denotes a horizontal deflection circuit which inputs a horizontal position control output, causes a deflection current to flow through the horizontal deflection coil 5, outputs a signal for scanning the screen, and outputs a comparison signal to the automatic frequency control circuit 2.
第2図(alは、−船釣な水平同期信号Hsと映像信号
Vsのタイミング関係説明図で、Tは水平周期、Sは水
平同期信号幅、Bはバンクポーチ(水平同期信号HsO
後縁から、映像信号Vsの開始までの時間)、■は映像
表示時間、Fはフロントポーチ(映像表示時間終了から
水平同期信号開始までの時間)を示し、
T=B+V+F+Sの関係がある。Figure 2 (al is a diagram explaining the timing relationship between the horizontal synchronization signal Hs and the video signal Vs, T is the horizontal period, S is the width of the horizontal synchronization signal, and B is the bank pouch (horizontal synchronization signal HsO
(time from the trailing edge to the start of the video signal Vs), ■ represents the video display time, F represents the front porch (the time from the end of the video display time to the start of the horizontal synchronization signal), and there is a relationship of T=B+V+F+S.
従来にあっては入力映像信号の時間が固定であり、1種
類の値に対して、画面がセンターになる様に、水平位置
制御回路3の遅延時間を調整していたため、この調整し
た回路3に、水平周期Tは同一でバックポーチB、映像
表示時間■、フロントポーチF、水平同期信号幅Sの異
なる水平タイミングの映像信号Vsが入力されると、画
面位置がずれ、差が大きいと画面が折返えるなどの課題
がある。Conventionally, the time of the input video signal was fixed, and the delay time of the horizontal position control circuit 3 was adjusted for one type of value so that the screen was centered. If a video signal Vs with the same horizontal period T but different horizontal timings such as back porch B, video display time ■, front porch F, and horizontal synchronization signal width S is input, the screen position will shift, and if the difference is large, the screen There are issues such as getting back on track.
本発明方法は上記の課題を解決するため、第1図示のよ
うに水平周31Jl信号Hsから映像信号Vsまでの時
間Cを検出し、その最小時間を記憶して、その値に応じ
て水平位置制御回路3における水平同期信号Hsの遅延
時間を変化させることにより、水平同期信号Hsから映
像信号VSまでの時間の異なる信号に対しても一定の表
示画面位置を保つように構成したものである。In order to solve the above problems, the method of the present invention detects the time C from the horizontal circumference 31Jl signal Hs to the video signal Vs as shown in the first diagram, stores the minimum time, and determines the horizontal position according to the value. By changing the delay time of the horizontal synchronizing signal Hs in the control circuit 3, a constant display screen position can be maintained even for signals having different times from the horizontal synchronizing signal Hs to the video signal VS.
本発明装置は同じ課題を解決するため、第1図示のよう
に水平同期信号Hsから映像信号Vsまでの時間を計測
する時間計測回路6と、初期設定時間及び最少時間を記
憶する最少時間レジスタ8と、このレジスタ8の出力り
と時間計測回路6の出力Cを比較し、その小さい方の時
間を出力して最少時間レジスタ8に書き込ませる比較器
7と、水平同期信号Hsから映像信号Vsまでの標準時
間Aが書き込まれている記憶回路9と、この記憶回路9
の出力Aと最少時間レジスタ8の出力りを入力しその時
間差D−Aを出力する減算器10と、この減算810の
出力D−Aのディジタル値をアナログ値に変換し水平位
置制御回路3に出力するD/Aコンバーク11とよりな
る構成としたものである。In order to solve the same problem, the device of the present invention has a time measuring circuit 6 that measures the time from the horizontal synchronizing signal Hs to the video signal Vs, as shown in the first diagram, and a minimum time register 8 that stores the initial setting time and the minimum time. A comparator 7 compares the output of this register 8 with the output C of the time measurement circuit 6, outputs the smaller time and writes it into the minimum time register 8, and a A memory circuit 9 in which the standard time A of
A subtracter 10 inputs the output A and the output of the minimum time register 8 and outputs the time difference D-A, and converts the digital value of the output D-A of this subtractor 810 into an analog value and sends it to the horizontal position control circuit 3. The configuration consists of a D/A converter 11 for output.
水平同期信号Hsと映像信号Vsが時間計測回路6に入
力され、両信号Hs、Vs間の時間が計測される。この
計測された時間Cと最少時間レジスタ8の初期設定時間
Tが比較器7により比較され、その小さい方の時間が出
力されて最少時間レジスタ8に書き込まれる。以降、こ
のレジスタ8に書き込まれた最少時間りと時間計測回路
6により計測された時間Cが比較器7により比較されて
同様に処理されることになる。The horizontal synchronizing signal Hs and the video signal Vs are input to a time measuring circuit 6, and the time between both signals Hs and Vs is measured. The measured time C and the initial setting time T of the minimum time register 8 are compared by the comparator 7, and the smaller time is outputted and written into the minimum time register 8. Thereafter, the minimum time written in this register 8 and the time C measured by the time measuring circuit 6 are compared by the comparator 7 and processed in the same way.
最少時間レジスタ8の出力(最少時間)Dと。The output (minimum time) D of the minimum time register 8.
記憶回路9に記憶されている水平同期信号Hsから映像
信号Vsまでの標準時間Aが減算器10に入力され、こ
れよりその時間差D−Aが出力される。The standard time A from the horizontal synchronizing signal Hs to the video signal Vs stored in the storage circuit 9 is input to a subtracter 10, which outputs the time difference D-A.
この出力D−Aのディジタル値がD/Aコンバータ11
によりアナログ値に変換されて水平位置制御回路3に出
力され、水平位置制御回路3の水平同期信号Hsの遅延
時間が変化させられて水平同期信号Hsから映像信号V
sまでの時間の異なる信号に対しても一定の表示画面位
置を保つように動作することになる。The digital value of this output D-A is the D/A converter 11
is converted into an analog value and output to the horizontal position control circuit 3, and the delay time of the horizontal synchronization signal Hs of the horizontal position control circuit 3 is changed to convert the horizontal synchronization signal Hs to the video signal V.
It operates to maintain a constant display screen position even for signals with different times up to s.
以下図面に基づいて本発明の詳細な説明する。 The present invention will be described in detail below based on the drawings.
第1図は本発明方法を実施するための装置の一例の構成
を示すブロック図で、図中映像増幅器1、自動周波数制
御回路2.水平位置制御回路3水平偏向回路4.水平偏
向コイル5及びCRTディスプレイは第4図示の従来装
置と全く同様の機能を果すものである。但し、水平位置
制御回路3は外部制御入力端子付きで、外部制御入力に
より遅延時間を変化させることができるものである。FIG. 1 is a block diagram showing the configuration of an example of a device for implementing the method of the present invention, in which a video amplifier 1, an automatic frequency control circuit 2. Horizontal position control circuit 3 Horizontal deflection circuit 4. The horizontal deflection coil 5 and the CRT display perform exactly the same functions as the conventional device shown in FIG. However, the horizontal position control circuit 3 is equipped with an external control input terminal, and the delay time can be changed by external control input.
6は水平同期信号Hsの立上りから最初の映像信号Vs
の立上りまでの時間Cを1走査毎に計測する回路であり
、例えば第2図(a)示の水平同期信号Hsと映像信号
Vsが入力された時はAの時間を、第2図fblの信号
へ入力された時はAl(>A)の時間を計測する。この
回路6は水平同期信号Hsの入力でセットされ、映像信
号Vsの入力でリセットされるフリフプフロソプ回路6
aと、この回路6aの出力とゲートパルスを入力とする
アンドゲート回路6bと、このゲート回路6bの人力で
セットされ、映像信号Vsの入力でリセットされるカウ
ンタ6cとよりなる。6 is the first video signal Vs from the rise of the horizontal synchronization signal Hs
This is a circuit that measures the time C until the rise of FBL for each scan. For example, when the horizontal synchronizing signal Hs and the video signal Vs shown in FIG. 2(a) are input, the time A is When input to the signal, the time of Al (>A) is measured. This circuit 6 is a flipflop circuit 6 that is set by inputting the horizontal synchronizing signal Hs and reset by inputting the video signal Vs.
a, an AND gate circuit 6b which inputs the output of this circuit 6a and a gate pulse, and a counter 6c which is set manually by the gate circuit 6b and reset by the input of the video signal Vs.
8は初期設定時間T及び最少時間を記憶する最少時間レ
ジスタで、最初に初期設定時間Tとして第2図(bl示
の水平同期信号Hsの周期T(最大時間)を設定し、以
後水平同期信号Hsの立上りから映像信号Vsの立上り
までの時間の最小値を保持する。8 is a minimum time register that stores the initial setting time T and the minimum time; first, the period T (maximum time) of the horizontal synchronizing signal Hs shown in FIG. 2 (bl) is set as the initial setting time T; The minimum value of the time from the rise of Hs to the rise of the video signal Vs is held.
7はこのレジスタ8の出力りと時間計測回路6の出力C
を比較し、その小さい方の時間を出力して最少時間レジ
スタ8に書き込ませる比較器で、レジスタ8の出力りと
時間計測回路6の出力Cを入力とする減算器7aと、そ
の減算出力D−Cを入力して正負の判定を行う正負判定
回路7bと、この回路7bと出力と時間計測回路6の出
力Cを入力としその出力をレジスタ8に与えるアンドゲ
ート回路7cとよりなる。7 is the output of this register 8 and the output C of the time measurement circuit 6
The subtracter 7a receives the output of the register 8 and the output C of the time measurement circuit 6 as inputs, and outputs the smaller time and writes it into the minimum time register 8. It consists of a positive/negative determining circuit 7b which inputs -C and determines whether it is positive or negative, and an AND gate circuit 7c which receives the output of this circuit 7b and the output C of the time measuring circuit 6 and supplies its output to the register 8.
9は水平同期信号Hsの立上りから映像信号Vsの立上
りまでの標準時間Aが書き込まれている記憶回路で、こ
の実施例では読み出し専用のROMが使用されている。Reference numeral 9 denotes a memory circuit in which the standard time A from the rise of the horizontal synchronizing signal Hs to the rise of the video signal Vs is written, and in this embodiment, a read-only ROM is used.
10はこの記憶回路9の出力(標準時間)Aと最少時間
レジスタ8の出力りを入力してその時間差D−Aを出力
する減算器であり、D/Aコンバータ11は時間差D−
Aをディジタル値からアナログ値に変換し、その出力を
水平位置制御回路3の外部制御入力端子に外部制御入力
として入力するものである。10 is a subtracter which inputs the output (standard time) A of this memory circuit 9 and the output of the minimum time register 8 and outputs the time difference D-A, and the D/A converter 11 inputs the output (standard time) A of the memory circuit 9 and the output of the minimum time register 8 and outputs the time difference D-A.
A is converted from a digital value to an analog value, and the output thereof is inputted to the external control input terminal of the horizontal position control circuit 3 as an external control input.
上記の構成においてその作用を詳述する。The operation of the above configuration will be explained in detail.
第1図の装置は水平位置制御回路3の制御入力端子を切
り離した状態で、第2図(bl示のタイミング入力、即
ち水平同期信号Hsの立上りから映像信号Vsの立上り
までの時間がS+B=Aになり、正常位置の画面になる
ように調整する。In the device shown in FIG. 1, with the control input terminal of the horizontal position control circuit 3 disconnected, the timing input shown in FIG. A and adjust so that the screen is in the normal position.
最少時間レジスタ8は最初に最大の水平周MTを設定し
、記憶回路9には標準時間Aを書き込んでおく。The minimum time register 8 first sets the maximum horizontal circumference MT, and the standard time A is written in the storage circuit 9.
第2図fal 、 (bl 、 (d) 、 (fl示
のように水平同期信号Hsと映像信号Vsが時間計測回
路6に入力される毎に水平同期信号Hsの立上りから映
像信号Vsの最初の立上りまでの時間Cが計測され、そ
の値Cがそれまで計測した値のうち、最少の時はその値
を保持し、そうでないときはその値を捨てる。As shown in FIG. The time C until the rise is measured, and if the value C is the smallest among the values measured up to that point, that value is held; otherwise, that value is discarded.
水平位置制御回路3は、D/Aコンバータ11の出力が
OVO時、換言すれば計測時間値C=A(第2図(a)
参照)。最少時間レジスタ8の出力D=T(初期設定時
間)で、比較器7の出力がDC=T−Aとなって最少時
間レジスタ8の出力がAとなり、減算器10の出力がD
−A=OとなってD/Aコンバータ11の出力がOVの
時、画面が平常に位置するように水平同期信号Hsの遅
延時間が設定されている。The horizontal position control circuit 3 controls when the output of the D/A converter 11 is OVO, in other words, the measured time value C=A (FIG. 2(a)
reference). When the output of the minimum time register 8 is D=T (initial setting time), the output of the comparator 7 becomes DC=TA, the output of the minimum time register 8 becomes A, and the output of the subtractor 10 becomes D.
The delay time of the horizontal synchronizing signal Hs is set so that when -A=O and the output of the D/A converter 11 is OV, the screen is positioned normally.
従ってD/Aコンバータ11の出力は減算器10の出力
、即ちそれまでの入力された映像信号Vsの最小値D(
最少時間レジスタ8の出力)と標準時間値A(記憶回路
9の出力)との差の電圧となり、この出力に比例して遅
延時間を増加させるように動作する。Therefore, the output of the D/A converter 11 is the output of the subtracter 10, that is, the minimum value D(
The voltage is the difference between the minimum time value A (output of the minimum time register 8) and the standard time value A (the output of the memory circuit 9), and operates to increase the delay time in proportion to this output.
第2図(a)は標準の映像信号VSのタイミングを示す
ものでこれが第1走査目として入力されると、本発明装
置を追加したCRT画面は第3図(a)示のようになる
(斜線部は輝線を示す)。FIG. 2(a) shows the timing of the standard video signal VS. When this is input as the first scan, the CRT screen to which the device of the present invention has been added becomes as shown in FIG. 3(a). (The shaded area indicates the bright line).
いま、第2図(bl、(d)、(f)は水平同期信号H
sに対する映像信号Vsのタイミングの例を示すもので
、それぞれ第1走査、第2走査及び第3走査として入力
され、第4走査から第n走査までは輝線が全て黒表示の
場合を考える。Now, Fig. 2 (bl, (d), (f)) shows the horizontal synchronization signal H.
This shows an example of the timing of the video signal Vs with respect to s, and considers a case where the bright lines are input as the first scan, second scan, and third scan, respectively, and all bright lines are displayed in black from the fourth scan to the nth scan.
第1走査目として第2図fb)示のタイミングで水平同
期信号Hsと映像信号Vsが時間計測回路6に人力され
ると、計測時間C=AIとなり、比較器7の出力はT−
Al (T>Al )となって最少時間レジスタ8の
出力りはA1となり、減算器10の出力はAI−Aとな
る。When the horizontal synchronizing signal Hs and the video signal Vs are manually inputted to the time measuring circuit 6 at the timing shown in FIG.
Al (T>Al), the output of the minimum time register 8 becomes A1, and the output of the subtracter 10 becomes AI-A.
D/Aコンバーク月はAl−Aに相当するアナログ出力
電圧を出力し、水平位置制御回路3はこのアナログ出力
電圧を制御入力端子に人力して水平同期信号を適当に遅
延させて第2図FC)示のタイミングで水平同期信号H
sと映像信号Vsが時間計測回路6に入力された時と等
価になるよう動作する。The D/A converter outputs an analog output voltage corresponding to Al-A, and the horizontal position control circuit 3 manually inputs this analog output voltage to the control input terminal to appropriately delay the horizontal synchronization signal to obtain the FC signal shown in FIG. ) horizontal synchronization signal H at the timing shown.
s and the video signal Vs are operated to be equivalent to when they are input to the time measurement circuit 6.
次いで第2走査目として第2図(d)示のタイミングで
水平同期信号Hsと映像信号Vsが時間計測回路6に入
力されると、計測時間CはA2>AIであるため、この
値は読み捨てられる。そのためD/Aコンバータ11の
出力はAt−A相当のアナログ出力電圧となり、水平位
置制御回路3による水平同期信号Hsの遅延は変化なく
、第2図(b)示のタイミング時と同じになり、等価的
に第2図(e)示のタイミングで水平同期信号Hsと映
像信号Vsが時間計測回路6に入力されたものとして動
作する。Next, when the horizontal synchronization signal Hs and the video signal Vs are input to the time measurement circuit 6 at the timing shown in FIG. It will be done. Therefore, the output of the D/A converter 11 becomes an analog output voltage equivalent to At-A, and the delay of the horizontal synchronization signal Hs by the horizontal position control circuit 3 remains unchanged and becomes the same as the timing shown in FIG. 2(b). Equivalently, it operates as if the horizontal synchronizing signal Hs and the video signal Vs were input to the time measuring circuit 6 at the timing shown in FIG. 2(e).
次に第3走査目として第2図(f)示のタイミングで水
平同期信号H3と映像信号VSが時間計測回路6に入力
されると、計測時間CはA3<AIであるため、このA
3は最少時間レジスタ8に保持され、D/Aコンバータ
11の出力はA3−A相当のアナログ出力電圧となり、
水平同期の遅延時間が変わって等優待に第2図(g)示
のタイミングで水平同期信号Hsと映像信号Vsが時間
計測回路6に入力されたものとして動作する。Next, as the third scan, when the horizontal synchronizing signal H3 and the video signal VS are input to the time measuring circuit 6 at the timing shown in FIG. 2(f), the measured time C is A3<AI.
3 is held in the minimum time register 8, and the output of the D/A converter 11 becomes an analog output voltage equivalent to A3-A.
It operates as if the horizontal synchronization signal Hs and the video signal Vs were input to the time measuring circuit 6 at the timing shown in FIG. 2(g) due to the change in the horizontal synchronization delay time.
次の第4走査から第n走査までは映像信号が黒レベルの
ため、D/Aコンハ′−り11の出力はA3A相当のア
ナログ出力に保たれ、次に再び第1走査から第n走査ま
での走査が繰り返されてもA3が最小値であるため、ア
ナログ出力に変化がなく、この値が保たれる。従って第
2図(b)、第2図(d)のタイミングも2度目の走査
以降はA3−Aの遅延時間で走査されることになる。From the next 4th scan to the nth scan, the video signal is at black level, so the output of the D/A converter 11 is maintained at an analog output equivalent to A3A, and then again from the 1st scan to the nth scan. Even if scanning is repeated, since A3 is the minimum value, there is no change in the analog output and this value is maintained. Therefore, the timings shown in FIGS. 2(b) and 2(d) will also be scanned with a delay time of A3-A after the second scan.
第3図Fdlは第1走査から第n走査までを2回以上走
査した時の画面である。第3図(C)は第1走査と第2
走査を行った直後の画面である。第3図(blは通常の
表示画面位置制御回路のないCRTで第2図(alのタ
イミングで設計されたCRTに第2図(bl、(d)、
fflのタイミングの映像信号Vsを入力した場合で、
第1走査目の最後の輝点が表示されていない。FIG. 3 Fdl is a screen obtained when the first scan to the nth scan are scanned two or more times. Figure 3(C) shows the first scan and the second scan.
This is the screen immediately after scanning. Figure 3 (bl is a CRT without a normal display screen position control circuit); Figure 2 (bl, (d),
When inputting the video signal Vs at the timing of ffl,
The last bright spot of the first scan is not displayed.
通常の映像信号は第2図(a)のT、S、B、A。Normal video signals are T, S, B, and A in FIG. 2(a).
V、Fの値は予じめ定められ、その値に応じてCRTの
画面位置が決定される。しかし、本発明装置を追加する
ことによりTと■の値が等しいかまたはTの値が等しく
vの値が小さい映像信号でAの値がAより大きくT以下
であればどのような値の映像信号でもCR7画面上に途
切れることなく表示させることが可能である。The values of V and F are determined in advance, and the screen position of the CRT is determined according to the values. However, by adding the device of the present invention, if the values of T and ■ are equal, or the values of T are equal and the value of v is small, and the value of A is greater than A and less than or equal to T, any value of the image can be obtained. Even signals can be displayed on the CR7 screen without interruption.
第2図(bl 、 (d) 、 (r)の映像信号はA
の値をA3とした場合の例である。しかし、この場合、
第2図(a)のAの値の最小値を取り込むため、必ず1
度は最左端の輝点表示が必要であるが、通常の表示の場
合はカーソル表示等が必ず、最初の表示で最左端に現わ
れるため問題にならない。The video signals in Figure 2 (bl, (d), (r) are A
This is an example where the value of is set to A3. But in this case,
In order to capture the minimum value of A in Figure 2 (a), it must be 1
In the case of a normal display, a bright spot on the leftmost side is required, but this is not a problem because the cursor display always appears on the leftmost side in the first display.
上述のように本発明によれば、水平同期信号H5から映
像信号Vsまでの時間Cを検出し、その最小時間を記憶
して、その値に応じて水平位置制御回路3における水平
同期信号Hsの遅延時間を変化させることにより、水平
同期信号Hsから映像信号Vlまでの時間の異なる信号
に対しても一定の表示画面位置を保つように構成したC
RTディスプレイの表示画面位置制御方法及び装置であ
り、水平同期信号Hsから映像信号Vsまでの時間Cを
検出して自動的に画面位置を修正する機能を有するので
、水平周期Tが同一でバックポーチB映像表示時間V、
フロントポーチF、水平同期信号幅Sの異なる水平タイ
ミングの映像信号Vsが入力されても画面位置がずれる
ことがなく、画面が折返えるおそれもない等の効果を奏
する。As described above, according to the present invention, the time C from the horizontal synchronizing signal H5 to the video signal Vs is detected, the minimum time is stored, and the horizontal synchronizing signal Hs in the horizontal position control circuit 3 is controlled according to the detected value. C configured to maintain a constant display screen position even for signals with different times from the horizontal synchronizing signal Hs to the video signal Vl by changing the delay time.
This is a method and device for controlling the display screen position of an RT display, and has a function of detecting the time C from the horizontal synchronization signal Hs to the video signal Vs and automatically correcting the screen position, so that the horizontal period T is the same and the back porch B video display time V,
Even if video signals Vs of different horizontal timings are inputted to the front porch F and the horizontal synchronization signal width S, the screen position does not shift and there is no fear that the screen turns back.
第1図は本発明方法を実施するための装置の一例の構成
を示すブロック図、第2図(a)〜(g)はその作用説
明図、第3(a)〜(dlは本発明における画面表示の
説明図、第4図は従来のCRTディスプレイの水平画面
位置制御回路の一例の構成を示すブロック図である。
■・・・・・・映像増幅器、2・・・・・・自動周波数
制御回路、3・・・・・・水平位置制御回路、4・・・
・・・水平偏向回路、5・・・・・・水平偏向コイル、
6・・・・・・時間計測回路、7・・・・・・比較器、
8・・・・・・最少時間レジスタ、9・・・・・・記憶
回路、10・・・・・・減算器、11・旧・・D/Aコ
ンバータ。
答3劇
(α)
(b)FIG. 1 is a block diagram showing the configuration of an example of a device for carrying out the method of the present invention, FIGS. 2(a) to (g) are diagrams for explaining its operation, and FIGS. 4 is a block diagram showing the configuration of an example of a horizontal screen position control circuit of a conventional CRT display. 1...Video amplifier, 2...Auto frequency Control circuit, 3...Horizontal position control circuit, 4...
...Horizontal deflection circuit, 5...Horizontal deflection coil,
6...Time measurement circuit, 7...Comparator,
8: Minimum time register, 9: Memory circuit, 10: Subtractor, 11: Old D/A converter. Answer 3 Drama (α) (b)
Claims (2)
路において、水平同期信号Hsから映像信号Vsまでの
時間Cを検出し、その最小時間を記憶して、その値に応
じて水平位置制御回路3における水平同期信号Hsの遅
延時間を変化させることにより、水平同期信号Hsから
映像信号Vsまでの時間の異なる信号に対しても一定の
表示画面位置を保つように構成したCRTディスプレイ
の表示画面位置制御方法。(1) In a circuit that controls the horizontal screen position of a CRT display, the time C from the horizontal synchronizing signal Hs to the video signal Vs is detected, the minimum time is memorized, and the horizontal position control circuit 3 is controlled according to the value. A display screen position control method for a CRT display configured to maintain a constant display screen position even for signals with different times from the horizontal synchronizing signal Hs to the video signal Vs by changing the delay time of the horizontal synchronizing signal Hs .
路において、水平同期信号Hsから映像信号Vsまでの
時間を計測する時間計測回路6と、初期設定時間及び最
少時間を記憶する最少時間レジスタ8と、このレジスタ
8の出力Dと時間計測回路6の出力Cを比較し、その小
さい方の時間を出力して最少時間レジスタ8に書き込ま
せる比較器7と、水平同期信号Hsから映像信号Vsま
での標準時間Aが書き込まれている記憶回路9と、この
記憶回路9の出力Aと最少時間レジスタ8の出力Dを入
力しその時間差D−Aを出力する減算器10と、この減
算器10の出力D−Aのディジタル値をアナログ値に変
換し水平位置制御回路3に出力するD/Aコンバータ1
1とよりなるCRTディスプレイの表示画面位置制御装
置。(2) In a circuit that controls the horizontal screen position of a CRT display, a time measurement circuit 6 that measures the time from the horizontal synchronization signal Hs to the video signal Vs, and a minimum time register 8 that stores the initial setting time and the minimum time; A comparator 7 compares the output D of this register 8 and the output C of the time measurement circuit 6, outputs the smaller time and writes it into the minimum time register 8, and a standard from the horizontal synchronization signal Hs to the video signal Vs. A memory circuit 9 in which time A is written, a subtracter 10 that inputs the output A of this memory circuit 9 and the output D of the minimum time register 8 and outputs the time difference D-A, and the output D of this subtracter 10. - D/A converter 1 that converts the digital value of A into an analog value and outputs it to the horizontal position control circuit 3
1. A display screen position control device for a CRT display.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21105988A JPH0258090A (en) | 1988-08-24 | 1988-08-24 | Method and device for controlling display screen position of crt display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21105988A JPH0258090A (en) | 1988-08-24 | 1988-08-24 | Method and device for controlling display screen position of crt display |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0258090A true JPH0258090A (en) | 1990-02-27 |
Family
ID=16599717
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21105988A Pending JPH0258090A (en) | 1988-08-24 | 1988-08-24 | Method and device for controlling display screen position of crt display |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0258090A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5251031A (en) * | 1990-03-13 | 1993-10-05 | Mitsubishi Denki Kabushiki Kaisha | Display control system |
US5619276A (en) * | 1990-03-26 | 1997-04-08 | Thomson Consumer Electronics, Inc. | Adjustable video/raster phasing for horizontal deflection system |
-
1988
- 1988-08-24 JP JP21105988A patent/JPH0258090A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5251031A (en) * | 1990-03-13 | 1993-10-05 | Mitsubishi Denki Kabushiki Kaisha | Display control system |
US5619276A (en) * | 1990-03-26 | 1997-04-08 | Thomson Consumer Electronics, Inc. | Adjustable video/raster phasing for horizontal deflection system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5241386A (en) | Video signal gradation corrector providing smooth correction while avoiding oscillation of a corrected output luminance signal due to noise and achieving fast response to sudden video scene changes | |
US20050179789A1 (en) | Color image processing method, and color imaging apparatus | |
JPH08286169A (en) | Counter electrode adjusting circuit for liquid crystal display device | |
US7193600B2 (en) | Display device and pixel corresponding display device | |
KR0147862B1 (en) | Beam current controlling circuit for multi-mode monitor and method thereof | |
JPH0258090A (en) | Method and device for controlling display screen position of crt display | |
JPH04298167A (en) | Flicker correction circuit | |
KR100308259B1 (en) | Digital convergence corrector | |
JP2957989B1 (en) | Display device | |
JPH06178152A (en) | Automatic video signal amplitude adjusting circuit | |
KR100382916B1 (en) | Automatic picture correction apparatus and method | |
KR100421835B1 (en) | Circuit for controlling screen brightness | |
KR100802542B1 (en) | Display setup device for lcd display | |
JPH11212514A (en) | Display device | |
KR19980051981A (en) | Convergence Correction Device and Control Method in Projection TV | |
JP3322635B2 (en) | Display device | |
JPH0560042U (en) | Digital clamp circuit | |
JPH08223594A (en) | Auto static convergence corrector and image display device using the device | |
JPH06105346A (en) | Uniformity correction method and display device | |
JPH02244193A (en) | Horizontal position adjusting circuit | |
JP2002027323A (en) | Image pickup element defective pixel correcting device | |
JPH07253761A (en) | Screen distortion correcting circuit | |
JPH03145329A (en) | Signal discriminating circuit | |
JPS60235578A (en) | Video signal level control circuit | |
JPH0818825A (en) | Video signal processor |