JPH0255989A - Electronic timer device - Google Patents

Electronic timer device

Info

Publication number
JPH0255989A
JPH0255989A JP20665888A JP20665888A JPH0255989A JP H0255989 A JPH0255989 A JP H0255989A JP 20665888 A JP20665888 A JP 20665888A JP 20665888 A JP20665888 A JP 20665888A JP H0255989 A JPH0255989 A JP H0255989A
Authority
JP
Japan
Prior art keywords
time
terminal
timer
high potential
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20665888A
Other languages
Japanese (ja)
Inventor
Takashi Amano
天野 孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP20665888A priority Critical patent/JPH0255989A/en
Publication of JPH0255989A publication Critical patent/JPH0255989A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electric Clocks (AREA)

Abstract

PURPOSE:To switch on or off the power source of equipment to be controlled by connecting one switch to a terminal for selecting whether or not a timer is put in operation. CONSTITUTION:When the input terminal 9 for timer operation selection provided to a control part 8 is at a high potential, a transistor (TR) 14 is on and a TR 13 is also on to supply electric power to the equipment 20 to be controlled. When the switch 11 is switched and the input terminal 9 is at a low potential, the control part 8 performs timer operation for deciding whether or not the time of a timer part coincides with time which is set previously and stored, and consequently the TRs 14 and 13 turn off, so that the equipment 20 to be controlled is supplied with no electric power. Then when a time coincidence is obtained, an output terminal 10 is held at a high potential and the TRs 14 and 13 turn on to supply the electric power to the equipment 20 to be controlled.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、予め設定した時刻に種々の機器の電源を人と
する電子式タイマ装置に関するものであ(従来の技術) 従来の電子式タイマ装置について、第3図のブロック図
を用いて説明する。第3図において、1は発振器で、こ
の基準発振信号を分周器2で分周し1時間の桁2分の桁
を表示器ドライバ3に出力する。これにより、液晶等の
表示器4を用いて時間9分を表示する。これらの部分を
総合して電子時計部5とする。一方、予め設定すべき時
間2分を入力するスイッチ6.7を備えた制御部8が前
記分周器2に接続されており、分周器2の中の時間桁と
分桁の値が制御部8に設定記憶された時間。
[Detailed Description of the Invention] (Industrial Application Field) The present invention relates to an electronic timer device that turns on power to various devices at preset times (prior art). The apparatus will be explained using the block diagram shown in FIG. In FIG. 3, reference numeral 1 denotes an oscillator, which divides the frequency of this reference oscillation signal by a frequency divider 2 and outputs the digits of 1 hour and 2 minutes to the display driver 3. As a result, the time of 9 minutes is displayed using the display 4 such as a liquid crystal. These parts are collectively referred to as the electronic timepiece section 5. On the other hand, a control unit 8 equipped with a switch 6.7 for inputting a preset time of 2 minutes is connected to the frequency divider 2, and the values of the hour digit and minute digit in the frequency divider 2 are controlled. The time set and stored in section 8.

分の値と合致したとき、制御部8に設けられた出力端子
10より高電位を出力するようになっている。
When the value matches the value of 1, a high potential is output from an output terminal 10 provided in the control section 8.

合致するまでは前記出力端子10は開放となっている。The output terminal 10 remains open until they match.

また、制御部8には上記制御動作の動作、非動作を選択
するための入力端子9が設けられており、この端子が高
電位のときは制御動作が非動作となるようになっており
、上述した時計時刻と予め設定された時刻との合致によ
る出力端子IOの高電位出力動作は行なわず、常に端子
10は開放状態のままであり、入力端子9が低電位のと
きに上述の制御動作を行なうようになっている。端子9
にはスイッチ11の可動接片Cが接続され、一方の固定
接片aは高電位に、他方の固定接片すはアースに接続さ
れている。一方、正の電源がエミッタに接続されたPN
P型トランジスタ13を設け、エミッタとベース間に抵
抗15を、ベースに抵抗16を接続し、抵抗16の他端
はNPN型トランジスタ14のコレクタに接続し、トラ
ンジスタ14のベースとアース間に抵抗18を、ベース
に抵抗17を接続し、抵抗17の他端はスイッチ12の
可動接片fに接続されている。可動接片fには、逆流防
止用のダイオード19を介して上記制御部8の出力端子
10が接続されている。スイッチ12の一方の固定接片
dは正の電源に接続されている。トランジスタ13のコ
レクタは、電子式タイマ装置によって制御される被制御
機器20の電源端子が接続されている。トランジスタ1
4のエミッタはアースに接続されている。
Further, the control unit 8 is provided with an input terminal 9 for selecting operation or non-operation of the control operation, and when this terminal is at a high potential, the control operation is disabled. The high potential output operation of the output terminal IO is not performed when the clock time mentioned above matches the preset time, and the terminal 10 always remains open, and the above control operation is performed when the input terminal 9 is at a low potential. It is now possible to do this. terminal 9
A movable contact piece C of the switch 11 is connected to , one fixed contact piece a is connected to a high potential, and the other fixed contact piece a is connected to ground. On the other hand, the positive power supply is connected to the emitter of the PN
A P-type transistor 13 is provided, a resistor 15 is connected between the emitter and the base, a resistor 16 is connected to the base, the other end of the resistor 16 is connected to the collector of the NPN-type transistor 14, and a resistor 18 is connected between the base of the transistor 14 and ground. A resistor 17 is connected to the base of the resistor 17, and the other end of the resistor 17 is connected to the movable contact f of the switch 12. The output terminal 10 of the control section 8 is connected to the movable contact piece f via a diode 19 for preventing backflow. One fixed contact piece d of the switch 12 is connected to a positive power source. A collector of the transistor 13 is connected to a power terminal of a controlled device 20 controlled by an electronic timer device. transistor 1
The emitter of 4 is connected to ground.

スイッチ11とスイッチ12は連動して動作し、スイッ
チ11の可動接片Cが固定接片a側に接続時には、スイ
ッチ12の可動接片fが固定接片d側に接続している。
The switches 11 and 12 operate in conjunction with each other, and when the movable contact piece C of the switch 11 is connected to the fixed contact piece a side, the movable contact piece f of the switch 12 is connected to the fixed contact piece d side.

逆に可動接片Cが固定接片すと接続しているときは、可
動接片fは固定接片eと接続している。
Conversely, when the movable contact piece C is connected to the fixed contact piece, the movable contact piece f is connected to the fixed contact piece e.

スイッチ11.12が第3図の状態のとき、制御部8の
制御動作を選択する端子9は高電位にあり、制御部8は
制御非動作であり、出力端子10は開放されており、ト
ランジスタ14のベースには抵抗17゜スイッチ12を
通じて高電位が与えられるためオンとなり、トランジス
タ13のベースが低電位となるためトランジスタ13は
オンとな、す、被制御機器20に電源が供給される。一
方、スイッチ11.12が逆の接続の場合は、制御部8
の制御動作を選択する端子9は低電位となり、制御部8
の制御動作は動作状態となる。よって1時計部5の時刻
が制御部8の予め設定記憶された時刻になるまでは、出
力端子】0は開放であり、トランジスタ14のベースは
低電位であり、トランジスタ14.13は共にオフとな
り、被制御機器20には電源が供給されない。次に、時
計部5の時刻が制御部8の予め設定記憶された時刻にな
ると、出力端子10は高電位となり、トランジスタ14
のベースは高電位が供給されオンとなり、トランジスタ
13もオンとなり被制御機器20に電源が供給される。
When the switches 11, 12 are in the state shown in FIG. 3, the terminal 9 for selecting the control operation of the control section 8 is at a high potential, the control section 8 is in the control non-operation, the output terminal 10 is open, and the transistor A high potential is applied to the base of the transistor 14 through the resistor 17° switch 12, so the transistor 13 is turned on, and a low potential is applied to the base of the transistor 13, so the transistor 13 is turned on, and power is supplied to the controlled device 20. On the other hand, if the switches 11 and 12 are connected in reverse, the control unit 8
The terminal 9 that selects the control operation of the control section 8 becomes a low potential.
The control operation of is in the operating state. Therefore, until the time on the clock section 5 reaches the time preset and stored in the control section 8, the output terminal 0 is open, the base of the transistor 14 is at a low potential, and the transistors 14 and 13 are both off. , power is not supplied to the controlled device 20. Next, when the time of the clock section 5 reaches the time preset and stored in the control section 8, the output terminal 10 becomes a high potential, and the transistor 14
The base of is supplied with a high potential and turned on, and the transistor 13 is also turned on, and power is supplied to the controlled device 20.

従来の電子式タイマ装置の制御部内の論理フローチャー
トを第4図に示す。これを説明する。まず、端子9の電
位を入力し判定する。高電位ならば、常に出力端子IO
を開放状態にする。低電位ならば、次に時計部の時2分
の桁の値を入力し、これが予め設定記憶された時刻値と
合致しているか判定する。非合致ならば出力端子lOを
開放のままに、合致すれば出力端子10に高電位を出力
する。
A logic flowchart in the control section of a conventional electronic timer device is shown in FIG. Let me explain this. First, the potential of the terminal 9 is input and determined. If the potential is high, the output terminal IO is always
to the open state. If the potential is low, then the value of the hour and two minute digits of the clock section is input, and it is determined whether this matches the time value set and stored in advance. If they do not match, the output terminal 10 is left open, and if they match, a high potential is output to the output terminal 10.

(発明が解決しようとする課題) 以上述べたように、従来の電子式タイマ装置では、2つ
の連動するスイッチを用い、一方のスイッチで電源供給
用のトランジスタをオン、オフし。
(Problems to be Solved by the Invention) As described above, the conventional electronic timer device uses two interlocking switches, one of which turns on and off a power supply transistor.

オフのときのみ他のスイッチでタイマの制御動作を動作
とみなし、タイマ制御可能となるようにしていることに
なり、2つのスイッチを設けねばならず、操作スイッチ
が増し、スイッチの占有面積が増し、特に小型機器には
不向きである欠点を有していた1本発明は、上記2つの
スイッチを1つで行なう電子式タイマ装置を提供するこ
とを目的とするものである。
This means that the timer control operation is considered to be active only when it is off, and the timer can be controlled by other switches. This means that two switches must be provided, which increases the number of operation switches and the area occupied by the switch. However, it is an object of the present invention to provide an electronic timer device that performs the above two switches with one switch.

(11題を解決するための手段) 本発明の電子式タイマ装置は、タイマ装置の制御部に設
けられたタイマ動作を動作、非動作選択する入力端子が
高電位のときは、タイマ動作を行なわず、かつ制御部の
出力端子には高電位が出力するようになし、動作選択入
力端子が低電位のときは、時計部の時刻と制御部に予め
設定記憶された時刻が合致するまで上記出力端子を開放
とし。
(Means for Solving Problem 11) The electronic timer device of the present invention does not perform the timer operation when the input terminal provided in the control section of the timer device for selecting whether to operate or not operates the timer is at a high potential. At the same time, a high potential is output to the output terminal of the control section, and when the operation selection input terminal is at a low potential, the above output is output until the time of the clock section and the time preset and stored in the control section match. Leave the terminal open.

合致すれば高電位を出力するようにしたことを特徴とす
るものである。
This feature is characterized in that a high potential is output if there is a match.

(作 用) 本発明の電子式タイマ装置では、1つのスイッチをタイ
マの制御部のタイマ動作選択する端子に高電圧を与える
か否かの切換となし、このスイッチにより1選択端子が
高電位のときはタイマ動作を行なわず、かつ出力端子に
高電位が出力されるため、これにより外部のトランジス
タをオンとし。
(Function) In the electronic timer device of the present invention, one switch is used to switch whether or not to apply a high voltage to the terminal for selecting the timer operation of the timer control section, and this switch allows the one selection terminal to be set to a high potential. In this case, the timer does not operate and a high potential is output to the output terminal, which turns on the external transistor.

被制御機器に電源を供給し、上記スイッチにより選択端
子が低電位のときはタイマ動作を行ない。
Power is supplied to the controlled device, and when the selected terminal is at a low potential using the switch, a timer operation is performed.

時計部の時刻と制御部に予め設定記憶された時刻と合致
するまでは出力端子は開放で、これによる外部の1−ラ
ンジスタは非動作で、被制御機器に電源は供給されず、
次に、時計部の時刻と制御部の予め設定記憶された時刻
と合致すれば、出力端子に高電位が出力され、これによ
り外部のトランジスタをオンとなし、被制御機器の電源
を供給状態にすることができる。
The output terminal is open until the time on the clock unit matches the time preset and stored in the control unit, and as a result, the external 1-transistor is inactive, and power is not supplied to the controlled device.
Next, if the time in the clock unit matches the preset and stored time in the control unit, a high potential is output to the output terminal, which turns on the external transistor and supplies power to the controlled device. can do.

(実施例) 以下、本発明の詳細な説明する。第1図に本発明の電子
式タイマ装置のブロック図、第2図に本発明の電子式タ
イマ装置の一部である制御部の論理フローチャートを示
す6 第1図においては、従来技術のところで述べた第3図と
同じものには同一の符号を記し、説明は省略する。
(Example) The present invention will be described in detail below. FIG. 1 shows a block diagram of the electronic timer device of the present invention, and FIG. 2 shows a logic flowchart of a control section that is a part of the electronic timer device of the present invention. Components that are the same as those in FIG.

第1図の制御部8に設けられたタイマ動作選択用入力端
子9が高電位のときは、制御部8に設けられた出力端子
10には高電位が出力されるようになっており、これに
よりトランジスタ14はオンとなり、同時にトランジス
タ13もオンとなって、被制御機器20に電源が供給さ
れる。これを第2図の論理フローチャートで説明すると
、制御部8において、端子9の電位を入力2判定し、高
電位ならば出力端子10を高電位にするようになってい
る。
When the timer operation selection input terminal 9 provided in the control unit 8 in FIG. 1 is at a high potential, a high potential is output to the output terminal 10 provided in the control unit 8. As a result, the transistor 14 is turned on, and at the same time, the transistor 13 is also turned on, and power is supplied to the controlled device 20. This will be explained using the logic flowchart of FIG. 2. In the control section 8, the potential of the terminal 9 is determined as an input 2, and if the potential is high, the output terminal 10 is set to a high potential.

次に、第1図において、スイッチ11が切り換えられ、
入力端子9が低電位になれば、制御部8は時計部の時刻
と予め設定記憶された時刻の合致を判定するタイマ動作
となり、合致するまでは出力端子10は開放状態となり
、これによりトランジスタ14および13はオフとなり
、被制御機器20には電力が供せられない。次に1合致
すれば出力端子10に高電位が供せられ、トランジスタ
14.13はオンとなり、被制御機器20に電源が供せ
られることになる。このことを第2図の論理フローチャ
ートで説明すると、入力端子9が低電位のときは、制御
部8は時計部5の時9分の桁値を入力し、制御部に予め
設定記憶された時刻と合致するかどうか判定し、非合致
ならば出力端子10を開放となし、合致すれば出力端子
10に高電位を供するようになっている。
Next, in FIG. 1, the switch 11 is switched,
When the input terminal 9 becomes a low potential, the control section 8 operates as a timer to determine whether the time of the clock section matches the preset and stored time. and 13 are turned off, and power is not supplied to the controlled device 20. Next, if 1 matches, a high potential is provided to the output terminal 10, the transistors 14 and 13 are turned on, and power is provided to the controlled device 20. To explain this with the logic flowchart of FIG. 2, when the input terminal 9 is at a low potential, the control section 8 inputs the hour 9 minute digit value of the clock section 5, and sets the time preset and stored in the control section. If they do not match, the output terminal 10 is opened, and if they match, a high potential is applied to the output terminal 10.

(発明の効果) 以上のように、本発明によれば、1つのスイッチをタイ
マ動作、非動作を選択する端子に接続することにより、
被制御機器の電源をオンにするかオフにするかを切換可
能とすると同時に、オフの時にはタイマで制御が可とな
るようにすることができ、スイッチの回路数を減らせ、
コスト的に有利な電子式タイマ装置を得ることができる
(Effects of the Invention) As described above, according to the present invention, by connecting one switch to a terminal for selecting timer operation or non-operation,
It is possible to switch the power of the controlled device on or off, and at the same time, it can be controlled by a timer when it is off, reducing the number of switch circuits.
A cost-effective electronic timer device can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の電子式タイマ装置のブロック図、第2
図は同論理フローチャート、第3図は従来の電子式タイ
マ装置のブロック図、第4図は同論理フローチャートで
ある。 5・・・電子時計部、 8・・・制御部、 9・・・タ
イマ動作選択用入力端子、10・・・出力端子。 第1図 5電j時訂静 第 図 第 図 5 tM真士杼
Figure 1 is a block diagram of the electronic timer device of the present invention, Figure 2 is a block diagram of the electronic timer device of the present invention;
3 is a block diagram of a conventional electronic timer device, and FIG. 4 is a logic flowchart of the same. 5... Electronic clock section, 8... Control section, 9... Input terminal for timer operation selection, 10... Output terminal. Fig. 1 5 Electric j time correction Fig. 5 tM Shinshi Shuttle

Claims (1)

【特許請求の範囲】[Claims] 発振器を有し前記発振器の発振周波数を基準とする電子
時計部と、予め設定された時刻を記憶しその記憶時刻と
時計時刻とが合致したとき一定電圧を出力する出力端子
と、前記出力動作を行なうか否かを選択する選択端子と
を備えた制御部を有する電子式タイマ装置であって、前
記選択端子が高電位のときはタイマ動作が非動作でかつ
前記出力端子に高電位を出力し、前記選択端子が低電位
のときはタイマ動作を行ない、前記時計の時刻が予め設
定された時刻に合致するまでは前記出力端子は低電位で
、合致してからは高電位となることを特徴とする電子式
タイマ装置。
an electronic clock unit having an oscillator and using the oscillation frequency of the oscillator as a reference; an output terminal that stores a preset time and outputs a constant voltage when the stored time and the clock time match; An electronic timer device having a control unit including a selection terminal for selecting whether or not to perform a timer operation, wherein when the selection terminal is at a high potential, the timer operation is inactive and a high potential is output to the output terminal. , when the selection terminal is at a low potential, a timer operation is performed, and the output terminal is at a low potential until the time on the clock matches a preset time, and then becomes a high potential. Electronic timer device.
JP20665888A 1988-08-20 1988-08-20 Electronic timer device Pending JPH0255989A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20665888A JPH0255989A (en) 1988-08-20 1988-08-20 Electronic timer device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20665888A JPH0255989A (en) 1988-08-20 1988-08-20 Electronic timer device

Publications (1)

Publication Number Publication Date
JPH0255989A true JPH0255989A (en) 1990-02-26

Family

ID=16526996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20665888A Pending JPH0255989A (en) 1988-08-20 1988-08-20 Electronic timer device

Country Status (1)

Country Link
JP (1) JPH0255989A (en)

Similar Documents

Publication Publication Date Title
KR19980079958A (en) Low power high precision clock circuit and integrated circuit clock method
US4271404A (en) Power supply controller in a keyboard-equipped apparatus such as an electronic calculator
JPH0255989A (en) Electronic timer device
US9857774B2 (en) Semiconductor device and electronic timepiece
JPH0212546A (en) Memory holding system
JPH0426221A (en) Oscillation circuit
JP2828787B2 (en) Key input circuit and telephone integrated circuit having key input circuit
JP2609946B2 (en) Power control device
JPS61246820A (en) Electronic appliance
JPH082894Y2 (en) Power switch circuit
JPS6111775Y2 (en)
JPS6217750Y2 (en)
KR20020079123A (en) Multipurpose timer
JPS6032630Y2 (en) digital timer device
JPH09198169A (en) Key input device
JPS623754Y2 (en)
JPS594316Y2 (en) Electronic clock input switching circuit
JP2530719Y2 (en) Power supply
JPH06162223A (en) Single chip microcomputer
JPH01250120A (en) Clock control system
JPH02290051A (en) Substrate potential supplying circuit
JPS61151483A (en) Semiconductor circuit
JPS62477B2 (en)
JPS61112220A (en) Data terminal equipment
JPH05204504A (en) Crystal oscillator circuit