JP2828787B2 - Key input circuit and telephone integrated circuit having key input circuit - Google Patents

Key input circuit and telephone integrated circuit having key input circuit

Info

Publication number
JP2828787B2
JP2828787B2 JP3018004A JP1800491A JP2828787B2 JP 2828787 B2 JP2828787 B2 JP 2828787B2 JP 3018004 A JP3018004 A JP 3018004A JP 1800491 A JP1800491 A JP 1800491A JP 2828787 B2 JP2828787 B2 JP 2828787B2
Authority
JP
Japan
Prior art keywords
key
input
input terminal
column
row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3018004A
Other languages
Japanese (ja)
Other versions
JPH04256116A (en
Inventor
米沢善昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Denki Co Ltd
Original Assignee
Sanyo Denki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Denki Co Ltd filed Critical Sanyo Denki Co Ltd
Priority to JP3018004A priority Critical patent/JP2828787B2/en
Publication of JPH04256116A publication Critical patent/JPH04256116A/en
Application granted granted Critical
Publication of JP2828787B2 publication Critical patent/JP2828787B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)
  • Input From Keyboards Or The Like (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、単一接点型のキースイ
ッチあるいは2接点型のキースイッチのいずれでも入力
可能なキー入力回路に関し、特に、電話機用集積回路に
内蔵されたキー入力回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a key input circuit capable of inputting either a single-contact key switch or a two-contact key switch, and more particularly to a key input circuit built in a telephone integrated circuit. .

【0002】[0002]

【従来の技術】一般に、プッシュボタン式電話機に使用
されるダイアラ(ダイアルパルスあるいはダイアルトー
ンを出力する集積回路)には、キーボードが接続される
キー入力回路が設けられている。また、プッシュボタン
式電話機に使用されるキーボードには、図2及び図3に
示すような単一接点型のキースイッチを用いたものと2
接点型のキースイッチを用いたものがある。即ち、図2
のキーボードは、ローラインとカラムラインの各々の交
点にキーの操作によって短絡する単一接点のスイッチが
配置されたものである。一方、図3のキーボードは、ロ
ーライン及びカラムラインと所定電圧、例えば、接地電
圧の間に各々スイッチが配置され、キーを操作するとそ
のキーに対応するロー及びカラムの各スイッチ、即ち、
2接点が短絡されるものである。
2. Description of the Related Art In general, a dialer (an integrated circuit for outputting a dial pulse or a dial tone) used in a push-button telephone is provided with a key input circuit to which a keyboard is connected. The keyboard used for the push button type telephone has a single contact type key switch as shown in FIGS.
Some use a contact type key switch. That is, FIG.
Has a single-contact switch that is short-circuited by operating a key at each intersection of a row line and a column line. On the other hand, in the keyboard of FIG. 3, switches are arranged between a row line and a column line and a predetermined voltage, for example, a ground voltage. When a key is operated, each switch of a row and a column corresponding to the key, that is,
The two contacts are short-circuited.

【0003】図2のキーボードを使用するキー入力回路
は、カラムラインにHレベルを順番に出力し、各々にお
いてローラインの信号を入力して、操作されたキースイ
ッチを判別する方法と、ローラインにHレベルを出力
し、カラムラインにLレベルを出力することによってロ
ーラインの信号変化を入力した後、カラムラインにHレ
ベルを出力し、ローラインにLレベルを出力することに
よってカラムラインの信号変化を入力することによって
操作されたキーを判別する方法がある。
A key input circuit using the keyboard shown in FIG. 2 sequentially outputs H level to a column line, inputs a low line signal to each of them, and determines an operated key switch. After the H-level is output and the L-level is output to the column line, a low-line signal change is input, and then the H-level is output to the column line and the L-level is output to the low line, thereby outputting the column line signal. There is a method of determining a key operated by inputting a change.

【0004】また、図3のキーボードを使用するキー入
力回路は、ローライン及びカラムラインにHレベルを出
力し、ローライン及びカラムラインの信号変化を入力す
ることによって操作されたキーを判別する。図2あるい
は図3のキーボードを使用した電話機用集積回路は、消
費電力を削減するために、キーが操作されたことを検出
したとき発振を開始し、発振開始によって入力したキー
に応じた処理を終了後、再び、発振を停止してスタンバ
イ状態にしている。
A key input circuit using the keyboard shown in FIG. 3 outputs an H level to a row line and a column line, and determines a key operated by inputting a signal change of the row line and the column line. In order to reduce power consumption, the telephone integrated circuit using the keyboard shown in FIG. 2 or 3 starts oscillating when it detects that a key has been operated, and performs processing corresponding to the key input by starting oscillating. After the termination, the oscillation is stopped again to enter the standby state.

【0005】[0005]

【発明が解決しようとする課題】上述の如く、従来の電
話機用集積回路は、スタンバイ状態で発振を停止してい
るが、このスタンバイ状態においてキーボードのどのキ
ーを操作しても発振が開始して、キー入力動作が実行さ
れることになる。即ち、ファンクションキー、例えば電
話番号の登録モードキーやオンフックダイアルキー等以
外のキー、例えば数字キーを操作した場合でも発振が開
始し、キー入力動作が実行される。この場合には、数字
キーの入力動作だけで、数字キーに対応するダイアル動
作等の実質的な動作は何ら行われない。即ち、無駄なキ
ー入力動作が行われ、無駄な電力が消費されることにな
る。
As described above, the conventional integrated circuit for telephones stops oscillation in the standby state. However, in this standby state, oscillation starts when any key on the keyboard is operated. , A key input operation is performed. That is, even when a function key, for example, a key other than a telephone number registration mode key or an on-hook dial key, for example, a numeric key is operated, oscillation starts, and a key input operation is performed. In this case, only the input operation of the numeric keys is performed, and no substantial operation such as a dial operation corresponding to the numeric keys is performed. That is, useless key input operation is performed, and useless power is consumed.

【0006】[0006]

【課題を解決するための手段】本発明は、上述した点に
鑑みて創作されたものであり、ロー及びカラムに単一接
点キースイッチ及び2接点キースイッチが混在して配置
されたキーボードが接続可能なキー入力回路において、
ロー入力端子と、カラム入力端子と、該ロー入力端子及
びカラム入力端子の各々と第1の電位間に接続されたイ
ンピ−ダンス手段と、前記ロー入力端子及びカラム入力
端子の各々と第2の電位間に接続されたスイッチング手
段と、前記ロー入力端子及びカラム入力端子の各々に接
続された入力ゲート手段と、前記ロー入力端子に接続さ
れた前記スイッチング手段及び前記入力ゲート手段と前
記カラム入力端子に接続された前記スイッチング手段及
び前記入力ゲート手段に各々逆相のキ−スキャン信号を
供給するためのゲート手段と、該ゲート手段を制御し前
記キ−スキャン信号の供給を禁止する禁止信号とを備
え、前記禁止信号の発生によって前記キーボードの単一
接点キースイッチのキー入力を無効とし2接点キースイ
ッチのキー入力のみを可能とすることにより、必要なキ
ー以外の操作によるキー入力動作を禁止して、消費電力
の低減を図るものである。
SUMMARY OF THE INVENTION The present invention has been made in view of the above points, and a keyboard in which a single-contact key switch and a two-contact key switch are arranged in a row and a column is connected. In a possible key input circuit,
A row input terminal, a column input terminal, impedance means connected between each of the row input terminal and the column input terminal and a first potential, and a second input terminal connected to each of the row input terminal and the column input terminal. Switching means connected between potentials; input gate means connected to each of the row input terminal and the column input terminal; switching means and the input gate means connected to the row input terminal; and the column input terminal A gate means for supplying a key scan signal of opposite phase to the switching means and the input gate means, respectively, and a prohibition signal for controlling the gate means and prohibiting the supply of the key scan signal. The key input of the single contact key switch of the keyboard is invalidated by the generation of the inhibit signal, and only the key input of the two contact key switch is provided. By enabling, prohibits the key input operation by the operation other than the required key, is intended to reduce the power consumption.

【0007】[0007]

【作用】上述の手段によれば、スタンバイ状態において
禁止信号が発生すると、ゲート手段からキースキャン信
号が出力されず、ロー入力端子及びカラム入力端子に接
続されたスイッチング手段及び入力ゲートがオフし、ロ
ー入力端子及びカラム入力端子は、インピーダンス手段
によって第1の電位に固定されるため、単一接点のキー
スイッチを操作してもロー入力端子及びカラム入力端子
の電位は変化せず、キースイッチの操作は無効になる
が、2接点キースイッチが操作されるとロー入力端子及
びカラム入力端子の端子電位が第2の電位に遷移し、キ
ー操作が検出される。
According to the above means, when the inhibit signal is generated in the standby state, the key scan signal is not output from the gate means, and the switching means and the input gate connected to the row input terminal and the column input terminal are turned off, Since the row input terminal and the column input terminal are fixed to the first potential by the impedance means, the potential of the row input terminal and the column input terminal does not change even if a single contact key switch is operated, and Although the operation is invalidated, when the two-contact key switch is operated, the terminal potentials of the row input terminal and the column input terminal transition to the second potential, and the key operation is detected.

【0008】[0008]

【実施例】図1は、本発明の実施例を示す回路図であ
り、プッシュボタン電話機用集積回路の場合を示す。図
においてキーボード1は、単一接点キースイッチ2と2
接点キースイッチ3から構成され、単一接点キースイッ
チ2は、数字キー等に対応し、2接点キースイッチ3
は、電話番号記憶モードにするためのキー等のファンク
ションキーに対応する。2接点キースイッチ3の接点の
一端は接地されており、他方は各々ローラインR1〜R4
及びカラムラインC1〜C4に接続されている。このキー
ボード1のローラインR1〜R4及びカラムラインC1
4は、各々集積回路4のロー入力端子RIN1〜RIN4
カラム入力端子CIN1〜CIN4に接続される。
FIG. 1 is a circuit diagram showing an embodiment of the present invention, and shows a case of an integrated circuit for a push-button telephone. In the figure, a keyboard 1 has single contact key switches 2 and 2
A single contact key switch 2 corresponds to a numeric key or the like, and has two contact key switches 3.
Corresponds to a function key such as a key for setting a telephone number storage mode. 2 One end of the contact of the contact key switch 3 is grounded and the other each row lines R 1 to R 4
And column lines C 1 to C 4 . The low lines R 1 to R 4 and the column lines C 1 to
C 4 is connected to the row input terminals R IN1 to R IN4 and the column input terminals C IN1 to C IN4 of the integrated circuit 4, respectively.

【0009】集積回路4において、ロー入力端子RIN1
〜RIN4及びカラム入力端子CIN1〜CIN4と電源電圧V
DDの間には、プルアップ抵抗となるインピーダンス素子
5が接続され、ロー入力端子RIN1〜RIN4及びカラム入
力端子CIN1〜CIN4と接地電圧の間には、Nチャネル型
のMOSトランジスタ6が接続されている。また、ロー
入力端子RIN1〜RIN4及びカラム入力端子CIN1〜CIN4
は、入力ゲートであるNORゲート7の一方の入力に接
続される。更に、ロー入力端子RIN1〜RIN4に接続され
たMOSトランジスタ5のゲート電極とNORゲート7
の他方の入力には、ANDゲート8の出力が共通に接続
され、カラム入力端子CIN1〜CIN4に接続されたMOS
トランジスタ5のゲート電極とNORゲート7の他方の
入力には、ANDゲート9の出力が共通に接続される。
ANDゲート8及び9は、互いに逆相のキースキャン信
号SKC及び及び*SKCを出力する禁止ゲートであ
り、ANDゲート8にはクロック発生回路10からキー
スキャン信号SKCが印加され、ANDゲート9にはイ
ンバ−タ11によって反転された信号*SKCが印加さ
れる。更に、ANDゲート8及び9には制御回路12か
ら出力される禁止信号SKINHが共通に印加される。
In the integrated circuit 4, the low input terminal R IN1
To R IN4 and column input terminals C IN1 to C IN4 and power supply voltage V
An impedance element 5 serving as a pull-up resistor is connected between DD and an N-channel MOS transistor 6 between the row input terminals R IN1 to R IN4 and the column input terminals C IN1 to C IN4 and the ground voltage. Is connected. Also, row input terminals R IN1 to R IN4 and column input terminals C IN1 to C IN4
Is connected to one input of a NOR gate 7 which is an input gate. Further, the gate electrode of the MOS transistor 5 connected to the low input terminals R IN1 to R IN4 and the NOR gate 7
The other input is connected to the output of an AND gate 8 in common, and is connected to a column input terminal C IN1 to C IN4.
The output of the AND gate 9 is commonly connected to the gate electrode of the transistor 5 and the other input of the NOR gate 7.
The AND gates 8 and 9 are prohibition gates that output the key scan signals SKC and * SKC having phases opposite to each other. The key scan signal SKC is applied from the clock generation circuit 10 to the AND gate 8, and the AND gate 9 is The signal * SKC inverted by the inverter 11 is applied. Further, the inhibit signal SKINH output from the control circuit 12 is commonly applied to the AND gates 8 and 9.

【0010】また、NORゲート7の出力は、クロック
発生回路10から出力されるラッチクロックLCKによ
って制御されるラッチ回路13のラッチ入力に接続さ
れ、キーボード1上の操作されたキー位置を示すロー及
びカラムのデータがラッチ回路13にラッチされる。こ
のラッチ回路13の出力は、キーボード1の各キーに対
応するキーコードを作成するためのキーデコーダ14に
印加される。キーデコーダ14のキーコード出力は、制
御回路12に印加される。制御回路12は、印加された
キーコードに応じてその機能を実現するために図示しな
い内部回路を制御し、その制御終了後、発振回路15の
発振を停止するための制御信号OSCSTOPを出力す
ると共にスタンバイ状態になると禁止信号SKINHを
出力する。発振回路15の発振開始は、ロー入力端子R
IN1〜RIN4が入力に接続されたNANDゲート16の出
力によって制御される。即ち、ロー入力端子RIN1〜R
IN4のいずれか一個所の電圧が接地電圧になった時、発
振回路15の発振が開始される。発振回路15の発振出
力は、クロック発生回路10がラッチクロックLCK及
びキースキャン信号SKC等のクロック信号を作成する
ための信号源として用いられる。
The output of the NOR gate 7 is connected to a latch input of a latch circuit 13 controlled by a latch clock LCK output from the clock generation circuit 10, and outputs a low signal indicating an operated key position on the keyboard 1. The column data is latched by the latch circuit 13. The output of the latch circuit 13 is applied to a key decoder 14 for creating a key code corresponding to each key of the keyboard 1. The key code output of the key decoder 14 is applied to the control circuit 12. The control circuit 12 controls an internal circuit (not shown) in order to realize the function in accordance with the applied key code, and outputs a control signal OSCSTOP for stopping the oscillation of the oscillation circuit 15 after the control is completed. When the device enters the standby state, it outputs a prohibition signal SKINH. The oscillation of the oscillation circuit 15 starts at the low input terminal R
IN1 to RIN4 are controlled by the output of the NAND gate 16 connected to the input. That is, the low input terminals R IN1 to R IN
When the voltage at any one point of IN4 becomes the ground voltage, the oscillation of the oscillation circuit 15 starts. The oscillation output of the oscillation circuit 15 is used as a signal source for the clock generation circuit 10 to generate a clock signal such as the latch clock LCK and the key scan signal SKC.

【0011】次に、図1に示された回路図の動作を説明
する。まず、スタンバイ状態において、禁止信号SKI
NHが接地電圧、即ち、Lレベルになっていると、AN
Dゲート8及び9の出力はいずれもLレベルになる。こ
れによりMOSトランジスタ5は全てオフする。従っ
て、ロー入力端子RIN1〜RIN4及びカラム入力端子C
IN1〜CIN4は、インピーダンス素子5によって電源電
圧、即ち、Hレベルに引き上げられる。この状態で、単
一接点キースイッチ2が操作されて接点が短絡しても、
ローライン及びカラムラインは同じHレベルにあるた
め、ロー入力端子RIN1〜RIN4及びカラム入力端子C
IN1〜CIN4の電圧レベルは何ら変化しない。従って、N
ANDゲート16の出力はLレベルであり、発振回路1
5の発振は停止したままとなるため、単一接点キースイ
ッチ2のキー操作は、一切無視される。
Next, the operation of the circuit diagram shown in FIG. 1 will be described. First, in the standby state, the inhibition signal SKI
When NH is at the ground voltage, that is, at L level, AN
The outputs of the D gates 8 and 9 both become L level. As a result, all the MOS transistors 5 are turned off. Therefore, the row input terminals R IN1 to R IN4 and the column input terminal C
IN1 to CIN4 are raised by the impedance element 5 to the power supply voltage, that is, the H level. In this state, even if the single contact key switch 2 is operated and the contacts are short-circuited,
Since the row line and the column line are at the same H level, the row input terminals R IN1 to R IN4 and the column input terminal C
The voltage levels of IN1 to CIN4 do not change at all. Therefore, N
The output of the AND gate 16 is at L level, and the oscillation circuit 1
5, the key operation of the single-contact key switch 2 is completely ignored.

【0012】一方、2接点キースイッチ3が操作される
と、操作されたキースイッチが接続されたローラインの
一つとカラムラインの一つのみがキースイッチによって
Lレベルに引き下げられ、ロー入力端子RIN1〜RIN4
一つがLレベルになる。これによりNANDゲート16
の出力がHレベルとなり、発振回路15の発振が開始さ
れる。また、NANDゲート16の出力により、制御回
路12は禁止信号SKINHをHレベルとする。
On the other hand, when the two-contact key switch 3 is operated, only one of the row lines and one of the column lines to which the operated key switches are connected are lowered to L level by the key switch, and the row input terminal R One of IN1 to R IN4 becomes L level. As a result, the NAND gate 16
Becomes H level, and the oscillation of the oscillation circuit 15 starts. The control circuit 12 sets the inhibit signal SKINH to the H level by the output of the NAND gate 16.

【0013】発振開始によって、クロック発生回路10
からキースキャン信号SKCとラッチクロックLCKが
同期して出力される。まず、キースキャン信号SKC
が、Lレベルのときには、ANDゲート8の出力がLレ
ベルであり、ANDゲート9の出力がHレベルとなるた
め、ロー入力端子RIN1〜RIN4のMOSトランジスタ6
はオフとなり、ロー入力端子RIN1〜RIN4の信号がNO
Rゲート7を介して反転されてラッチ回路13に供給さ
れ、一方、カラム入力端子CIN1〜CIN4のMOSトラン
ジスタ6はオンとなり、カラム入力端子CIN1〜CIN4
信号はLレベルに引き下げられるが、ANDゲート9の
出力がHレベルであるため、カラム入力端子CIN1〜C
IN4のNORゲート7の出力は全てLレベルとなる。こ
の状態でラッチクロックLCKが出力されるため、キー
操作によってLレベルに引き下げられたロー入力端子R
IN1〜RIN4に対応するラッチ回路13のみにHレベルが
ラッチされる。また、カラム入力端子CIN1〜CIN4のラ
ッチ回路13には全てLレベルがラッチされる。ロー入
力端子RIN1〜RIN4のラッチ回路13にラッチされたロ
ー情報はキーデコーダに出力され、記憶される。
When the oscillation starts, the clock generation circuit 10
Output the key scan signal SKC and the latch clock LCK in synchronization with each other. First, the key scan signal SKC
Is at the L level, the output of the AND gate 8 is at the L level and the output of the AND gate 9 is at the H level, so that the MOS transistors 6 of the low input terminals R IN1 to R IN4 are at the low level.
Is off, and the signals of the low input terminals R IN1 to R IN4 are NO
Through R gate 7 is inverted is supplied to the latch circuit 13, whereas, MOS transistor 6 of the column input terminal C IN1 -C IN4 is turned on, the signal of the column input terminal C IN1 -C IN4 is pulled down to the L level However, since the output of the AND gate 9 is at the H level, the column input terminals C IN1 to C IN1 to C
The outputs of the NOR gate 7 of IN4 are all at L level. Since the latch clock LCK is output in this state, the low input terminal R which has been lowered to the L level by the key operation.
The H level is latched only in the latch circuits 13 corresponding to IN1 to RIN4 . The L level is latched in the latch circuits 13 of the column input terminals C IN1 to C IN4 . The row information latched by the latch circuits 13 of the row input terminals R IN1 to R IN4 is output to the key decoder and stored.

【0014】次に、キースキャン信号KSCがHレベル
になると、前述と逆の状態になる。即ち、ロー入力端子
IN1〜RIN4のMOSトランジスタ6は全てオンしてロ
ー入力端子RIN1〜RIN4の電圧をLレベルに引き下げ、
また、カラム入力端子CIN1〜CIN4のMOSトランジス
タ6は全てオフする。従って、ロー入力端子RIN1〜R
IN4のNORゲート7の出力は全てLレベルとなり、カ
ラム入力端子CIN1〜C IN4のNORゲート7の出力は、
キー操作されたカラムに対応するものだけがHレベルと
なる。よって、ラッチクロックLCKにより、NORゲ
ート7の出力がラッチされる。そして、カラム入力端子
IN1〜CIN4にラッチされたカラム情報がキーデコーダ
14に出力され記憶される。キーデコーダ14は、記憶
したロー情報及びカラム情報に基づいて、操作されたキ
ーコードを作成して制御回路12に出力する。
Next, the key scan signal KSC goes high.
Then, the state is reversed. That is, the low input terminal
RIN1~ RIN4MOS transistors 6 are all turned on and
ー Input terminal RIN1~ RIN4Voltage to L level,
Also, the column input terminal CIN1~ CIN4MOS Transistors
All the switches 6 are turned off. Therefore, the low input terminal RIN1~ R
IN4All outputs of the NOR gate 7 become L level,
Ram input terminal CIN1~ C IN4The output of the NOR gate 7 is
Only the column corresponding to the key operated column has the H level.
Become. Therefore, the NOR clock is generated by the latch clock LCK.
The output of port 7 is latched. And the column input terminal
CIN1~ CIN4The column information latched in the key decoder
14 and stored. The key decoder 14 stores
The key operated based on the row information and column information
A code is generated and output to the control circuit 12.

【0015】ここで、2接点キースイッチ3は、ファン
クションキーであるから、制御回路12は、そのキーで
指定される機能を実現すべく各部回路を制御する。通
常、ファンクションキーで指定される機能は、例えば、
電話番号の登録モードのように、その機能が終了するま
で数字キーの入力を必要とする。従って、制御回路12
は、キーコードの入力によってその機能を実現すべく各
部回路を制御したならば、数字キーを入力するための待
機状態とする。即ち、制御回路12は、禁止信号SKI
NHをHレベルに保持して、制御信号OSCSTOPを
出力し、発振回路15の発振を停止させる。
Since the two-contact key switch 3 is a function key, the control circuit 12 controls each circuit to realize a function specified by the key. Usually, the function specified by the function key is, for example,
As in the telephone number registration mode, the user must enter a numeric key until the function is completed. Therefore, the control circuit 12
When the respective circuits are controlled in order to realize the function by inputting a key code, a standby state for inputting numeric keys is set. That is, the control circuit 12 outputs the inhibition signal SKI
While holding NH at the H level, the control signal OSCSTOP is output, and the oscillation of the oscillation circuit 15 is stopped.

【0016】発振回路15の発振停止によりクロック発
生回路10から出力されるキースキャン信号SKCは、
Lレベルとなる。これにより、ANDゲート8の出力は
Lレベルとなり、ANDゲート9の出力はHレベルとな
るため、ロー入力端子RIN1〜RIN4のMOSトランジス
タ6はオフし、ロー入力端子RIN1〜RIN4の電圧はHレ
ベルに引き上げられ、一方、カラム入力端子CIN1〜C
IN4のMOSトランジスタ6はオンし、カラム入力端子
IN1〜CIN4の電圧はLレベルに引き下げられる。この
状態では、ローラインが全てHレベルでカラムラインが
全てLレベルとなるため、単一接点キースイッチ2のい
ずれかを操作すると、操作されたキースイッチに接続さ
れたローラインとカラムラインが短絡され、ロー入力端
子RIN1〜RIN4の一端子がLレベルになる。これによ
り、NANDゲート16の出力がHレベルとなり、発振
回路15の発振が再開される。そして、前述と同様の動
作によって操作されたキーのキーコードが制御回路12
に供給されるのである。
The key scan signal SKC output from the clock generation circuit 10 when the oscillation of the oscillation circuit 15 is stopped is
It becomes L level. Thus, the output of the AND gate 8 becomes L level, the output of the AND gate 9 to become H level, MOS transistor 6 of the low input terminal R IN1 to R IN4 is turned off, the low input terminal R IN1 to R IN4 The voltage is raised to the H level, while the column input terminals C IN1 -C IN
The MOS transistor 6 of IN4 is turned on, and the voltages of the column input terminals C IN1 to C IN4 are reduced to L level. In this state, all the row lines are at the H level and all the column lines are at the L level. Therefore, when any one of the single contact key switches 2 is operated, the row line and the column line connected to the operated key switch are short-circuited. Then, one of the low input terminals R IN1 to R IN4 becomes L level. As a result, the output of the NAND gate 16 becomes H level, and the oscillation of the oscillation circuit 15 is restarted. The key code of the key operated by the same operation as described above is stored in the control circuit 12.
It is supplied to.

【0017】最後に、機能を終了にするためのキー(最
初に機能を実行するために操作したキーとすることもで
きる)を操作すると、同様のキー入力動作によって、そ
のキーコードが制御回路12に印加される。すると、制
御回路12は、機能を全て終了するための制御を行った
後、禁止信号SKINHをLレベルとするとともに制御
信号OSCSTOPを出力する。これにより、発振回路
15は発振を停止し、集積回路4はスタンバイ状態にな
る。このスタンバイ状態では、前述したように単一接点
キースイッチ2のキー操作が無視される。
Finally, when a key for terminating the function (which can be the key operated for executing the function first) is operated, the key code is changed to the control circuit 12 by the same key input operation. Is applied to Then, after performing control for terminating all functions, the control circuit 12 sets the inhibition signal SKINH to L level and outputs the control signal OSCSTOP. As a result, the oscillation circuit 15 stops oscillating, and the integrated circuit 4 enters a standby state. In this standby state, the key operation of the single contact key switch 2 is ignored as described above.

【0018】尚、2接点キースイッチ3は、図4のよう
に2個のダイオード17と単一接点キースイッチ18に
よって置き換えることもできる。この場合には、単価の
安い単一接点キースイッチを使用できるので、全体のコ
ストを低減できる利点がある。
The two-contact key switch 3 can be replaced by two diodes 17 and a single-contact key switch 18 as shown in FIG. In this case, since a single contact key switch with a low unit price can be used, there is an advantage that the overall cost can be reduced.

【0019】[0019]

【発明の効果】上述の如く、本発明によれば、スタンバ
イ状態においては2接点キースイッチの操作のみが有効
となり、単一接点キースイッチの操作が無視されるの
で、単一接点キースイッチの操作による不要な動作がな
くなり、消費電力の更なる削減が実現できる利点があ
る。特に、電話機用集積回路に使用した場合には、電話
回線から電力を得るタイプの電話機の消費電力削減に大
きな効果をもたらすものであり、急増するプッシュボタ
ン式電話機による電話回線の電圧低下防止に効果的であ
る。
As described above, according to the present invention, in the standby state, only the operation of the two-contact key switch is valid, and the operation of the single-contact key switch is ignored. Thus, there is an advantage that unnecessary operation due to is eliminated and power consumption can be further reduced. In particular, when used in a telephone integrated circuit, it has a great effect on reducing the power consumption of a telephone that obtains power from the telephone line, and is effective in preventing a drop in telephone line voltage due to a rapidly increasing push-button telephone. It is a target.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例を示す回路ブロック図である。FIG. 1 is a circuit block diagram showing an embodiment of the present invention.

【図2】単一接点キースイッチを用いたキーボードを示
す図である。
FIG. 2 is a diagram showing a keyboard using a single contact key switch.

【図3】2接点キースイッチを用いたキーボードを示す
図である。
FIG. 3 is a diagram showing a keyboard using a two-contact key switch.

【図4】2接点キースイッチと等価な回路を示す図であ
る。
FIG. 4 is a diagram showing a circuit equivalent to a two-contact key switch.

【符号の説明】[Explanation of symbols]

1 キーボード 2 単一接点キースイッチ 3 2接点キースイッチ 4 集積回路 5 インピーダンス素子 6 MOSトランジスタ 7 NORゲート 8、9 ANDゲート 10 クロック発生回路 11 インバータ 12 制御回路 13 ラッチ回路 14 キーデコーダ 15 発振回路 16 NANDゲート 17 ダイオード 18 単一接点キースイッチ Reference Signs List 1 keyboard 2 single-contact key switch 3 2-contact key switch 4 integrated circuit 5 impedance element 6 MOS transistor 7 NOR gate 8, 9 AND gate 10 clock generation circuit 11 inverter 12 control circuit 13 latch circuit 14 key decoder 15 oscillation circuit 16 NAND Gate 17 Diode 18 Single contact key switch

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 ロー及びカラムに単一接点キースイッチ
及び2接点キースイッチが混在して配置されたキーボー
ドが接続可能なキー入力回路において、ロー入力端子
と、カラム入力端子と、該ロー入力端子及びカラム入力
端子の各々と第1の電位間に接続されたインピ−ダンス
手段と、前記ロー入力端子及びカラム入力端子の各々と
第2の電位間に接続されたスイッチング手段と、前記ロ
ー入力端子及びカラム入力端子の各々に接続された入力
ゲート手段と、前記ロー入力端子に接続された前記スイ
ッチング手段及び前記入力ゲート手段と前記カラム入力
端子に接続された前記スイッチング手段及び前記入力ゲ
ート手段に各々逆相のキ−スキャン信号を供給するため
のゲート手段と、該ゲート手段を制御し前記キ−スキャ
ン信号の供給を禁止する禁止信号とを備え、前記禁止信
号の発生によって前記キーボードの単一接点キースイッ
チのキー入力を無効と2接点キースイッチのキー入力の
みを可能とすることを特徴とするキー入力回路。
1. A key input circuit to which a keyboard in which a single-contact key switch and a two-contact key switch are mixedly arranged in a row and a column is connectable, a row input terminal, a column input terminal, and the row input terminal. And impedance means connected between each of the column input terminals and a first potential; switching means connected between each of the row input terminal and the column input terminal and a second potential; and the row input terminal And input gate means connected to each of the column input terminals; the switching means and the input gate means connected to the row input terminal; and the switching means and the input gate means connected to the column input terminal. Gate means for supplying a reverse phase key scan signal, and controlling the gate means to inhibit supply of the key scan signal. A key input circuit, wherein the key input circuit disables the key input of the single contact key switch of the keyboard and enables only the key input of the two contact key switch by generating the prohibition signal.
【請求項2】 前記キーボードを操作した時前記キース
キャン信号を発生するための発振を開始させるために、
前記ロー入力端子あるいはカラム入力端子に接続された
キー操作検出手段を有し、前記禁止信号が発生した場合
には2接点キースイッチの操作のみが前記キー操作検出
手段に検出されることを特徴とするキー入力回路。
2. When the keyboard is operated, an oscillation for generating the key scan signal is started.
A key operation detecting means connected to the row input terminal or the column input terminal, wherein only the operation of the two-contact key switch is detected by the key operation detecting means when the inhibit signal is generated. Key input circuit.
【請求項3】 ロー及びカラムに単一接点キースイッチ
及び2接点キースイッチが混在して配置されたキーボー
ドが接続可能な電話機用集積回路において、ロー入力端
子と、カラム入力端子と、該ロー入力端子及びカラム入
力端子の各々と第1の電位間に接続されたインピ−ダン
ス手段と、前記ロー入力端子及びカラム入力端子の各々
と第2の電位間に接続されたスイッチング手段と、前記
ロー入力端子及びカラム入力端子の各々に接続された入
力ゲート手段と、該入力ゲート手段によって入力された
前記ロー及びカラムの入力情報からキーコードを作成す
るキーコードデコーダと、該キーコードデコーダから出
力された前記キーコードによって対応した動作を制御す
る制御回路と、前記ロー入力端子に接続された前記スイ
ッチング手段及び前記入力ゲート手段と前記カラム入力
端子に接続された前記スイッチング手段及び前記入力ゲ
ート手段に各々逆相のキ−スキャン信号を供給するため
のゲート手段と、該ゲート手段を制御するために前記制
御回路から出力され前記キ−スキャン信号の供給を禁止
する禁止信号とを備え、前記禁止信号の発生によって前
記キーボードの単一接点キースイッチのキー入力を無効
と2接点キースイッチのキー入力のみを可能とすること
を特徴とする電話機用集積回路。
3. An integrated circuit for a telephone to which a keyboard in which a single contact key switch and a two contact key switch are mixedly arranged in a row and a column is connectable, a row input terminal, a column input terminal, and the row input terminal. An impedance means connected between each of the terminal and the column input terminal and a first potential; a switching means connected between each of the row input terminal and the column input terminal and a second potential; Input gate means connected to each of the terminal and the column input terminal, a key code decoder for creating a key code from the row and column input information input by the input gate means, and an output from the key code decoder A control circuit for controlling an operation corresponding to the key code, the switching means connected to the low input terminal, Gate means for supplying opposite-phase key scan signals to the switching means and the input gate means connected to the input gate means and the column input terminal, and the control circuit for controlling the gate means And a prohibition signal for prohibiting the supply of the key scan signal. The generation of the prohibition signal invalidates the key input of the single contact key switch of the keyboard and enables only the key input of the two contact key switch. An integrated circuit for a telephone.
JP3018004A 1991-02-08 1991-02-08 Key input circuit and telephone integrated circuit having key input circuit Expired - Fee Related JP2828787B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3018004A JP2828787B2 (en) 1991-02-08 1991-02-08 Key input circuit and telephone integrated circuit having key input circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3018004A JP2828787B2 (en) 1991-02-08 1991-02-08 Key input circuit and telephone integrated circuit having key input circuit

Publications (2)

Publication Number Publication Date
JPH04256116A JPH04256116A (en) 1992-09-10
JP2828787B2 true JP2828787B2 (en) 1998-11-25

Family

ID=11959549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3018004A Expired - Fee Related JP2828787B2 (en) 1991-02-08 1991-02-08 Key input circuit and telephone integrated circuit having key input circuit

Country Status (1)

Country Link
JP (1) JP2828787B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4916959B2 (en) 2007-06-19 2012-04-18 富士通株式会社 KEY CONTROL CIRCUIT, ELECTRONIC DEVICE, PORTABLE DEVICE, AND KEY CONTROL METHOD
JP2009211461A (en) * 2008-03-05 2009-09-17 Brother Ind Ltd Numerical controlling device

Also Published As

Publication number Publication date
JPH04256116A (en) 1992-09-10

Similar Documents

Publication Publication Date Title
US4583092A (en) Sweep circuit of key matrix
US4318087A (en) Switch closure sensing circuit
JP2828787B2 (en) Key input circuit and telephone integrated circuit having key input circuit
US5914677A (en) Apparatus and method for scanning a switch array
US4157588A (en) Miniature type electronic device
US5371498A (en) Circuit for recognizing key inputs
US5808490A (en) Method and circuit for controlling a bus in system and semiconductor integrated circuit device using the same, wherein the controlling circuit comprises a latch for holding a voltage level on the bus
EP0381241A2 (en) High speed output circuit suitable for wired-or structure
US6104320A (en) Input detection circuit for a matrix keyboard
KR100225213B1 (en) Semiconductor device and clock signal control method of semiconductor device
US5285495A (en) Push-button telephone dialing device with telephone hold function circuit
US4551716A (en) Display control for electronic calculator
KR19980023250A (en) Function operation control circuit of power switch
EP0033007B1 (en) Power conservation control in an electronic calculator
JPH0481396B2 (en)
US6930543B2 (en) Bias potential generating apparatus
JP2693762B2 (en) Keyboard circuit
JPH1074125A (en) Keypad handling circuit
JP2889331B2 (en) Small portable electronic devices
KR940005523B1 (en) Dialing circuit
JP2614897B2 (en) Key input device
JP3134237B2 (en) Key scan circuit
JP3060387U (en) Input detection circuit for matrix keyboard
US4380705A (en) Digital semiconductor circuit
US6035344A (en) Data transfer apparatus which outputs data based upon a control signal

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070918

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080918

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090918

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees