JPH0253397A - 情報伝送用回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、夫々、端末機と交換機とに接続された伝送線
に最も近い位置に配置されて伝送媒体に対して物理的に
適合する第１副回路とそれに対しモジュラ−第１インタ
ーフェースを介して相互に接続された第２副回路とを有
するアダプタ回路により、この伝送線を介して少くとも
１個の加入者端末と交換機との間で情報の伝送を行うた
めの回路装置に関する。

〔従来技術及び発明が解決しようとする課題〕上記のよ
うな、いわゆるｌ５ＤＮ通信回路網用の回路装置は例え
ばシーメンス社の文献「テレコミュニケーション用ＩＣ
，ＩＯＭ、ｌ５ＤＮ用モジュラ−インターフェース、イ
ンターフェース・デスクリプジョン」に示されている。

この文献においては特に２つの副回路間の第１インター
フェースが説明されている。この第１副回路は特に伝送
媒体として銅ケーブルを用いるものについて構成されて
おり、このケーブルを介して三元信号としてディジタル
情報を伝送し、そしてこれら変換回路とこの目的のため
のライン増幅器を含んでいる。この副回路は更に第１イ
ンターフェースを介して伝送される制御信号を処理し、
同じくこのインターフェースを介して伝送されるデータ
を三元ライン信号に変換し、あるいはその逆の変換を行
うための、処理・変換装置を含み、それにより、第１副
回路は複雑な構造となっている。この伝送媒体としてガ
ラスファイバを用いる場合には、同様に複雑な構造をＨ
する新しい副回路を開発しなければならない。

構成が簡単であり、特にガラスファイバのような種々の
伝送媒体に対するコストの低い、上述の形式の回路装置
を提供することが本発明の目的である。

〔課題を解決する手段及び作用〕

この目的は第１副回路を第２インターフェースを介して
相互に接続された２個の部分回路で形成し、その内の第
１部分回路は第１インターフェースの情報を第２インタ
ーフェース用の２進送信信号に変換すると共に第２イン
ターフェースの２進受信信号を第１インターフェースに
必要な形に変換し、第２部分回路はこの伝送媒体に対し
て特に配置されて第２インターフェースの２進送信儒号
によりそれを駆動し、伝送媒体のこれら信号から第２イ
ンターフェース用の２進受信信号を形成する、ようにす
ることにより達成される。

第１副回路を２つの部分回路に分割することにより、種
々の伝送媒体について、これら２つの部分回路間の新し
く作られた第２インターフェースが２進信号として直接
送信および受信情報のみを伝送し、そして第１インター
フェースの情報の１夏雑な処理が伝送媒体とは無関係な
第１部分回路で生じるから、構造の簡単な第２部分回路
のみが用いられるべきこととなる。

ｌ５ＤＮ通信回路に本発明の回路装置を用いると、第１
インターフェースを介して伝送される情報は、夫々１つ
の情報チャンネルを形成する種々のデータワードからな
るシーケンスをもった第１フレーム内に作られ、これら
チャンネルの内の少くとも１つのチャンネルが制御チャ
ンネルとして制御情報を含むことが前記文献から知られ
ている。

このインターフェースを介して伝送される情報のフレー
ム構造は情報と共に伝送されるフレームクロック信号に
より決定される。しかしながら、そのようなフレーム構
造の制御は、その構造を別の方法で形成するように第２
インターフェースを介して伝送される情報については容
易に行うことは出来ない。本発明の回路装置の一実施例
は、第１部分回路が第２インターフェースについて第１
インターフェースを介して伝送された情報を第１フレー
ムとは異なり、第１フレームの長さの倍数の長さを有す
る第２フレームに変換する効果に対し有効であり、少く
とも制御情報の部分が抑圧され、そして少くとも１つの
予定のロケーションに同期化情報を含んでいる。この場
合には、第１インターフェースを介して伝送される情報
に含まれる制御情報の部分が第１部分回路における制御
の目安に用いられるということを考慮し、それ故この情
報が第２インターフェースを介して伝送されないように
なっている。その代りに、フレーム変換は抑圧された制
御情報ではなく、同期化情報が第２インターフェースを
介し、それ故伝送媒体を介して伝送されるフレーム内に
与えられるように用いられる。第１インターフェース用
のフレーム構造の再生は第２部分回路で行われる。

第１フレームが２つのデータチャンネルと、夫々等しい
長さのデータワードをａする２つの制御チャンネルとを
含み、その内の１つの制御チャンネルが第１部分回路の
予定の機能を制御するための第１制御情報を送信する方
式のｌ５ＤＮ通信回路網に用いられる従来の回路装置に
おいて、本発明の他の実施例は第２フレームの長さが第
１フレームの長さの整数倍であること、各フレームがデ
ータチャンネルのデータワードのこの整数倍および第２
制御チャンネルのデータワードのこの整数倍並びに同期
化情報を含んでいることを特徴とする。このように２つ
のインターフェースにおけるクロック周波数とビット周
波数は等しい。

同期化情報は、第１同期化情報が受信されるとフレーム
の同期化が送信中、直ちに可能となるように形成される
べきである。すなわち同期化情報は明確であるべきであ
ってデータ情報によりシミュレートされることがないよ
うに形成される。このために、１つの２進値を有する１
つのビットが２つの連続するデータワード間にそしてま
たこれらデータワードと、すべてのフレームについて同
一である同期ワードとの間に挿入され、そしてこの同期
化ワードが各データワードより少くとも第１ビツトだけ
長く且つ他の２進値を有するビットのみからなる。事実
、西独特許第２３５１４７８号明細書には、予定の値を
有するパルスが１つのフレームのデータワード間に挿入
され、それによりまずこれら挿入されたデータワードと
の同期化が行われてその結果フレーム内の個々のデータ
ワードの境界を知るようにすることが示されている。

フレーム同期化ワードはデータ情報によってコピーされ
るだけであるから、このフレーム同期化ワードはフレー
ム同期化が実現される前に従来の方法により連続して数
回受信されるべきである。西独特許出願公開第２６４３
１４９号明細書は更に、この同期化ワードが固有のビッ
トの組合せを形成しつるようにするため、他のデータワ
ードより長くなるべきことを教示している。本発明によ
る回路構成の上記の実施例によれば、データ情報によリ
コピーされ得ない固有の同期化情報をもつようにデータ
より同期化ワードをわずかに長くすることが可能である
。

伝送媒体に接続された第２部分回路はこの媒体を介して
情報を伝送するに必要な増幅器を有し、これら増幅器は
一般に電力消費が大きく熱を発生する。これらを制限す
るために、本発明の池の実施例によれば第１部分回路は
、第１のｒ定の制御情報が制御チャンネルに生じたとき
離れた接続点に活性化信号を発生しその信号を他のリン
クを通じて第２部分回路に伝送してそこに含まれる伝送
媒体をオンに切換える。シーメンスの前記文献から明ら
かなように、加入者と交換機により開始される接続を設
定する処理から第１部分回路が常に第１インターフェー
スを介して情報を受け、このインターフェースが、この
部分回路がこの情報から活性化信号を発生することが出
来るように伝送のスタートを知らせる。

従って、第１部分回路が制御チャンネル内の第２の予定
の制御情報の発生時に少くとももう一つの制御信号を発
生してその信号をもう一つの接続点に送る。このような
別の制御信号は例えばエラーを局部化することの出来る
ようにループを切換える等に使用出来る。要するに回路
装置と第１部分回路の接続点の数を可能な限り最少にす
るために一つの別の制御信号を発生すれば足りる。場合
によってはそれ以上の制御信号を作り、あるいは第１お
よび第２部分回路が離れている場合に特定のロケーショ
ンで得られるようにするためには、第１部分回路は第２
インターフェースの受信信号のみを評価するためのモニ
タ動作モードに切換えられるようにする。この場合、第
１部分回路は第１および第２インターフェース間のコン
バータとしては動作せず、制御信号発生器として作月１
する。

このためには異なる構造を有する特殊なモジュールを必
要としない。

伝送毎にエラーが発生しうる。例えば切断の結果として
の伝送部の故障は容易に発見出来る。しかしながら、エ
ラーが偶発的に発生したとき、それを検出し評価しなけ
ればならないことかある。

このために、第１部分回路は別のエラー入力端子とエラ
ーカウンタを有し、このカウンタは伝送エラーが検出さ
れたときそこに発生するエラー信号を少くとも第２部分
回路からそのエラー入力端−ｒを介して受け、これらエ
ラー信号を計数し、そのカウントが第１インターフェー
スを介して受ｔｉする第３の予定の制御情報により第１
インターフェースの制御チャンネルを介して読取り、そ
して消去しうる。第２部分回路は例えば特定のコードイ
ンストラクションを評価することにより受信信号内の伝
送エラーを検出出来る。計数内容が周期的に読取られて
評価されるのであれば、伝送部内の重大な乱れの発生が
タイミングよく検出出来る。

単位時間当りのエラー回数の計画は交換機側でのみ可能
であり、この側からのみの目安がエラーの検査に用いら
れる。しかしながら、加入者側でも伝送中に生じるエラ
ーを評価出来るようにするために、第１部分回路はエラ
ーカウンタを有し、これが第２インターフェースを介し
て入る少くとも夫々のエラー制御信号を計数し、その計
数内容が第１インターフェースを介して受信する第３の
予定の制御情報により第１インターフェースの制御チャ
ンネルを介し読取られそして消去される。

制御チャンネルに入るこのエラー制御信号は、エラーが
交換機においてのみ加算されて計画されるように加入者
側において発生されて伝送される。

加入者側における部分回路内ではエラーカウンタは用い
られない。伝送される情報のフレーム構造内においてそ
のようなエラーカウント情報用の位置が制御チャンネル
には与えられないから、これは伝送部を介してのエラー
カウントの伝送について有効である。

第１部分回路において、別のエラーカウンタを夫々交換
機内及び夫々の加入者側でエラーを計数するために使用
出来る。エラーの位置を局部化するためにはこれは特に
必要ではないが、このエラー位置は他の従来手段により
作られるべきものである。それ故１個のエラーカウンタ
をエラー（、；号とエラー制御信号の両方を計数するた
めに設けられる。その故、アダプタ回路を含む全伝送部
内のエラーも共通に加算される。

交換機側と加入者側の第１部分回路により行われるべき
機能はわずかに異なっている。このため第１部分回路は
モニタ動作モードに加えて、他の２つの動作モードの一
方に切換えられ、その一方のＥＸモードではエラーカウ
ンタは切換えられて読取りを行い、他方のＮＴモードで
は第２部分回路により与えられるエラー信号が第２イン
ターフェースの制御チャンネルにおいてエラー制御信号
に変換される。これら動作モードの一方への切換えまた
は設定は例えば、部分回路を挿入する位置により信号電
圧への固定接続を形成する他の接続点が設けられるため
に可能である。エラー信号の処理とは別に、他の機能を
組込むことが出来る。

〔実施例及び発明の効果〕

第１ａ図はブロック２０で示す加入者端末機と３０で示
す交換機間の接続を示す。加入者端末機２０と交換機３
０の間の空間的距離はここでは従来の２線ラインの形を
とる銅ケーブルである伝送ライン２６により接続される
。ライン２６の両端はブロック２２と２４および３２と
３４で示すアダプタ回路で終端している。アダプタ回路
２２／２４はライン２１により加入者端末機２０に接続
されており、このラインは従来のように４線ラインであ
る。従って、交換機３０はライン３１によりアダプタ回
路３２／３４に接続される。

伝送ライン２６の両端のアダプタ回路の夫々は２個の副
回路２２．２４および３２．３４からなり、夫々の第１
副回路２４．　３４はこのラインの両側にあって同一構
造を有し、第２副回路２２゜３２は加入者側および交換
機側に配置されている。

副回路２２．２４と３２．３４は夫々ライン２３゜２５
および３３．３５により形成されるインターフェースを
介して相互接続されている。このインターフェースを介
して伝送されるデータの構成は２つのアダプタ回路２２
／２４と３２／３４について同一であり、その結果、第
１副回路２４と３４が同一の構造を実際上有している。

これらラインの夫々を介して伝送されるデータは第２図
の上部に示すフレーム構造を有する。第２図は２つの連
続フレームを示し、夫々がこの場合８ビツトの４つのデ
ータワードからなっている。

これらフレーム内の各データワードの順序が１つのチャ
ンネを示す。データワードＢ１と８２は加入者ステーシ
ョンと交換機との間の情報伝送用の２つのデータチャン
ネルに属する。各フレームは更にモニタチャンネルＭを
含み、これを介して、第２副回路による第１副回路の制
御あるいはその逆の制御用の制御情報が伝送される。更
に、制御チャンネルＤ／Ｃが設けられ、このチャンネル
のデータワードの数ビットが伝送ライン２６を介しての
狭帯域の付加情報の伝送にも用いられる。Ｄ／Ｃチャン
ネルは伝送ライン２６上の他のデータ情報チャンネルを
実際には表わしており、チャンネルＭは、各アダプタ回
路内でのみ重要であって伝送ライン２６を介して伝送さ
れるデータを主として含んでいる。

伝送ライン２６の両側の第１副回路２４．３４は例えば
、ライン２６が２線ラインのときはライントライバユニ
ットであるアダプタ回路を含んでいる。更に、第１副回
路はイコライザ回路を釘し、この回路は２線ライン２６
用のエコー打消回路であり、ライン２６は銅ケーブルの
有効帯域の有効利用を行うために３元コードで両方向に
同時に情報を伝送するものである。

この伝送ラインがガラスファイリングである場合には第
１副回路２４．３４は不要であるか、別の副回路を設け
るべきであり、これは発光器、受光器のみならず、銅ケ
ーブルを用いた場合にモニターチャンネルを介して伝送
される情報によってのみ互いに区別しつるインターフェ
ース２３２５および３３．３５を介して伝送される制御
情報を処理するための回路を有する。

アダプタ回路の副回路への分割の変更は、第２副回路２
２．３２の機能およびそれら副回路間のインターフェー
スにおけるデータのデータ構造とデータのフレーム構造
が実際上人々のアダプタ回路について固定されているか
ら別の目安を用いないかぎり不可能である。

第１ｂ図は伝送ラインに最も近い第１副回路が２つの部
分回路４．２．４４および４６．４８に分割される構成
を示しており、これら部分回路はライン４１．４３と４
７．４９により夫々第２インターフェースに相互に接続
される。この第２インターフェースを介して情報が２進
ｆ５号の形で、すなわち伝送リンク４０を介して伝送さ
れるようなデータワード構成で伝送される。部分回路４
４と４６では情報データシーケンスの変更は生ぜず、夫
々の伝送媒体例えば銅線ラインまたはガラスファイバ等
への適用のみが行われる。

例えば副回路２２と部分回路４２の第１インターフェー
スではライン２３と２５を介して伝送されるデータのフ
レーム構造は別のラインを介する別の信号により制御さ
れる。そのような付加的な制御信号はフレーム構造を示
すための、すなわちフレームを同期化させるための他の
目安が必要となるように第２インターフェースに関して
は避けるべきである。これらの目安は特定の同期化情報
が第２インターフェースを介して伝送されるデータに挿
入され、この同期化情報が部分回路４２で発生されて部
分回路４８て評価される、あるいはその逆となるという
事実を考慮したものである。

あるいはまた、モニタチャンネルの情報は伝送リンクを
介して伝送されるべきでないから、この情報は第２イン
ターフェースではオミノトされる。

かくして第２インターフェースを介して伝送されるデー
タは第２図の下に示すフレーム構造をもつことになる。

これらから明らかなように、常に第１チャンネルの２つ
のチャンネルＢ１と８２および制御チャンネルＤ／Ｃを
伴う２つのフレームが第２インターフェースの１つのフ
レームに変換され、かくしてこれが第１フレームの長さ
の２倍の長さとなる。

この第２フレームは同期化ワードＳと、チャンネルＢｌ
、Ｂ２　　Ｄ／Ｃの夫々の２つのデータワードを含む。

２つのデータワード間並びにこれらワードと同期化ワー
ド間には特定の２進値をもつフィリングビットＦが挿入
される。更に、同期化ワードＳはデータワードより１ビ
ット長く、９ビツトとなっている。夫々８ビツトの６個
のデータワ−ドと７個のフィリングビットＦにより、下
のフレームには多数の情報ビットがあり、その数は第２
図の上半分に示す２つのフレーム内のビットの数に等し
く、第２部分回路４２．４８の人力と出力、すなわち２
つのインターフェースにおけるビット周波数は同一であ
る。

すべてのビットＦは同一の２進値、例えば「１」を合し
、同期化ワードＳのすべてのビットはこの場合「０」で
ある。その結果、同期化ワードＳは固有のものであり、
すなわち夫々「１ｊのビットが入った値「０」の９個の
ビットのシーケンスがサーチされるのであるから受信に
よりそれを認識することが出来る。そのようなシーケン
スは、各チャンネルには夫々２進値ｒＯＪの最大８ビツ
トのデータワードのみが生じ、その後２進値「１」のビ
ットＦが常に生じるのであるから、残りのチャンネルの
情報によってはシミュレート出来ない。

同期化ワードはフレームのはじめに配置されるから、伝
送開始時の第１フレーム内ののデータワードは明確に決
定されうる。

伝送リンク４０に割当てられた部分回路４４と４６は第
２インターフェースからの情報を伝送媒体に適した信号
に変換するのみであり、あるいは伝送媒体から入る信号
を２信電気信号に変換するだけである。リンク４０がガ
ラスファイバの場合には部分回路４４．４６は、駆動さ
れたくても電力消費の大きいそして熱発生の大きい少く
とも１つのレーザダイオードを夫々有する。送信の行わ
れないインターバルにおけるこのエネルジーの節約のた
めに、別のライン４５か第２部分回路４２から第１部分
回路４４へと設けられ、それに伴いライン５１が部分回
路４８から部分回路４６へ設けられる。送信前に活性化
（，４号がこれらラインを介して回路４４または４６に
送られて夫々の回路内のレーザダイオードをオンしに、
あるいはそれらの正常動作点に調整する。伝送リンク４
０か例えば銅線ラインであれば、ライン４５または５１
の活性化信号はライントライバユニットをオンにしてそ
れをその動作点にセットする。

第３図は第２部分回路、例えば第１ｂ図の部分回路４２
の一実施例を示す。ライン２３を介して情報が第２図の
上部に示すフレーム構造をもって与えられる。この情報
はメモリ／マルチプレクサ６０に加えられ、２つの連続
するフレームの少くともデータの部分がとり出されてバ
ッファ操作を受ける。この部分は第２図の下部に示すフ
レーム構造をもってライン４１を介して供給される。ラ
イン２３を介して与えられる情報が制御データを含んで
いれば、これらはリンク６５を介して制御ユニット６８
に与えられてプロトコールを制御する。ブロック６２は
出力データの各フレームのはじめに同期化ワードＳを発
生する同期化ワード発生器を示す。更に、ライン６３を
介して、挿入された副回路から、すなわち第１ｂ図の副
回路２２から、ライン２３上のデータフレーム構造また
はその前端を示すフレームクロック信号とライン６９を
介してビットクロック信号を受ける中央クロックコント
ローラ６４が設けられる。このコントローラ６４から他
の構成６０と６２等に接続するクロックラインは便宜上
第３図には示していない。

第１部分回路、すなわち第１ｂ図の回路４４からライン
４３を介して入るデータは同期化ワード検出器７２に入
る。この検出器は同期化ワードを認識すると対応する同
期化信号をライン７３を介して中央制御ユニット６８に
与える。更にライン４３を介して供給されるデータは、
それらのフレーム構造内のライン２らを介して供給され
るデータがライン６３上のフレームクロックと時間的に
一致する程度にそれらを遅延させるエラスティック・ス
トア（ｃｌａｓｔｉｅ　５ｔｏｒｃ　）　６６に加えら
れる。

このように同期化されたデータはマルチプレクサ７０１
こ加えられ、そこで例えば同期化ワードとフィリングビ
ットが抽出され、モニタチャンネルＭ用のデータで相補
され名２つの有効チャンネルＢ１と６２並びに制御チャ
ンネルＤ／Ｃのデータワードがライン２らを介して次の
副回路に移される。

モニタチャンネルのデータは中央制御ユニット６８によ
り発生されてライン７１を介してマルチプレクサ７０に
加えられ、一方、ライン４３を介して入るデータからの
少くとも制御データの部分がライン７１を介して中央制
御ユニットに移される。構成７４は伝送の開始時に時間
経過をモニタするタイミング制御装置を有し、そして例
えばデータエラーが生じたときの伝送の規則的な終了を
保証する。

中央制御ユニット６８はそれらのフレーム構造内で２つ
のインターフェースの制御データ、すなわちライン２３
．４３を介して制御ユニットから入力されるデータを評
価する。この評価により、部分回路４２内のいくつかの
機能が制御され、そして場合に応じて、変換された制御
データが出力データ流に挿入され、そして更に特別な制
御情報により、制御信号が出力端子５１．５５に発生さ
れる。第１ｂ図から明らかなように、出力端子５１の制
御信号または部分回路４２のライン４５の対応する制御
信号は部分回路４６．４４内の送信構成並びに他の電力
消費の大きい素子をオンするために用いられる。出力端
子５５の制御信号により、後述するような他の制御機能
が可能になる。

第３図の部分回路は更にエラーカウンタからなるエラー
処理手段７６を含んでいる。このカウンタは入力端子５
３に入力エラー信号によりその内容が１つずつ増加する
。これらエラー信号は、例えば特定のコード目安が作ら
れたときに第２部分から入る信号になる。

エラー処理手段７６はリンク７５によりマルチプレクサ
７０に接続され、詳細にはライン４３を介して入るデー
タ内のエラー制御信号がこのエラーカウンタの内容を増
加させるべく、このカウンタに加えられそして、あるい
はその５１数内容がそれを第１インターフェースの出力
ライン２５を介して制御チャンネルのデータワードに挿
入するためにマルチプレクサ７０に加えることか出来る
。

この挿入はライン２３を介してマルチプレクサ６０に加
えられるデータに含まれる制御コマンドにより行われる
。このコマンドはライン６１を介してエラー処理手段７
６に加えられる。あるいは入力５３を介して入るエラー
信号をライン６１を介してエラーカウンタまたはマルチ
プレクサ６０に直接与えて対応するエラー制御信号をラ
イン４１を介して伝送されるデータに挿入してもよい。

部分回路４２の特定の動作モードをセットしうるように
更に２つの入力端子７７と７９が設けられている。最大
で３つの動作モードが可能であり、その一つのモードは
その部分回路を交換機で動作させるためのＥＸモードで
ありクロック信号の処理はそれに従って制御され、モし
てエラーカウンタの内容の読取りとその伝送が可能であ
る。他の動作モードは第１部分回路を加入者側で動作さ
せるためのＮＴモードであり、クロック信号は受信デー
タから取出され、そしてエラー信号が第２インターフェ
ースの制御チャンネルを介してエラー制御信号として伝
送される。第３の、モニターモードでは第３図の部分回
路は第２インターフェースを介して入る制御コマンドの
評価と制御信号の発生のみに用いられる。これについて
は、第１ｂ図の構成の事実を示す第４図について述べる
。交換機９６からの単一のラインに９いて、交換機（図
示せず）からのデータをライン３］を介して受けてそれ
をそこに供給する第２副回路３２と関連する部分回路４
８が示されており、これら２つの構成が第１インターフ
ェースを構成するライン３３と３５により相互に接続さ
れる。第２の２進インターフェースを形成する２本のリ
ンク４７と４９がライン終端ユニット８０に接続されて
いる。

ここに第２部分回路８６が含まれており、これはこの第
２インターフェースに接続され、そしてガラスファイバ
リンク４０については光信号を発生しあるいは受信した
光信号を夫々処理する。

ガラスファイバラインは加入者側では電話技術で通常の
２線ラインよりも著しく高い帯域幅を白゛するから、部
分回路８６は広帯域リンフ９２を介して供給されるデー
タでライン４７と４９からなる第２インターフェースの
データを時間内で出し入れするマルチプレクサ９０を有
する。あるいは第２インターフェースに対応する種々の
リンクを広帯域信号でマルチプレクサに時間内に人力す
るようにすることが可能である。人力されたデータは発
光器に加えられて光信号を発生し、それが光フォーク装
置５０を介してガラスファイバ４０に送られる。反対方
向にガラスファイバを介して受けとられた光信号はフォ
ーク装置５０を介して受信器５４に加えられて、そこで
電気信号に変換される。光フォーク装置５０の代りに夫
々の方向に１個の別々のガラスファイバを用いてもよい
。

ライン終端ユニット８０は更に部分回路８２を含む。こ
の回路は部分回路４８または第３図の部分回路と同様に
構成されるが、この場合にはモニターモードで動作する
。すなわち、それはライン４７を介するデータのみを受
けて制御チャンネル内のそれら制御情報を評価する。詳
細にはこの制御情報から活性化信号が、第３図の出力端
子５１に対応する装置８２の出力端子を介しライン８１
に発生され、この信号が部分回路８６内の発光器を活性
化する。異なる制御情報によりマルチプレクサ９０の人
力および出力ラインを相互接続するライン８５に一つの
信号か発生され、例えば変換機９６から伝送リンクが第
２インターフェースとこのマルチプレクサを介して動作
状態にあるかどうかを″ｊＩＩ断出来るようにし、それ
により報告されたエラーがこのインターフェースの下流
側にあるべきことを決定出来るようにする。

ガラスファイバリンク４０は部分回路８４において加入
者側で終端しており、この回路は従って光フォーク装置
、発光装置および受光装置を白−する。加入者側で全接
続ユニット９８で用いられるクロック信号をライン５９
を介して発生するタロツク回復回路５８が受信器にリン
クされるべきものとして示されている。交換機側の終端
ユニット８０において、対応するクロック信号が交換機
９６により）、えられる。

このユニット５８は壬子−、例えばコードルールの違反
等について受信データをモニタし、エラーが発生すれば
エラー信号を発生し、このｔ＝号か部分回路４２に与え
られる。この部分回路４２は第２インターフェースであ
るライン４１と４３を介してマルチプレクサ８８にも接
続され、このマルチプレクサにおいてこれらデータか交
換機側の接続ユニット８０で用いられたものに対応する
ようにリンク９４を介して広帯域信号に出し入れされる
。ライン４１を介して、入力端子５３から入るエラー信
号がエラー制御信号として制御チャンネルからマルチプ
レクサ８８．ガラスファイバリンク４０およびマルチプ
レクサ９０を介して部分回路４８に送られ、そこでエラ
ーカウンタの内容がこのエラー制御信号により増加する
。このカウンタのカウントは前述のようにライン３５を
介して副回路３２に送られて評価される。

部分回路４２は第１インターフェースであるライン２３
と２５を介して加入者側の副回路２２に接続され、この
副回路はリンク２１により加入者装置に接続される。

部分回路４２は光学送受信器の近辺に配置されるからこ
こでもそれは所要の制御信号を発生することが出来る。

ライン４５ａは活性化信号か発生されて部分回路８４内
の前述の発光器をオンにし、そしてライン５５において
スイッチ８７が閉じてリンク９４上の広帯域信号を閉ル
ープとして、エラーが生じたときそのエラーがこの広帯
域リンクにおいてマルチプレクサ８８の上流側にあるか
下流側にあるかを決定しうるようにする。閉じたループ
を作るためのスイッチはこの場合−つの例にすぎず、必
要であれば他の位置に配置することが出来る。

第４図の構成において部分回路４２はこのようにしてＮ
Ｔモードに切換えられ、そのモードでは人力５３からの
エラー信号はライン４１上のデータ流内のエラー制御信
号に変換され、それと共に第３図の時間モニタ回路７４
がオンとなり、交換機側の部分回路４８がＥＸモードに
切換えられ、そこで受信したエラー制御１Ｊ号が計数さ
れる。このために、光受信器５４に接続されたクロック
回復回路（図示せず）内で発生されるエラー信号もこの
部分回路４８内で計数されうる。しかしながら、これは
、交換機９６とライン終端ユニット８０の間のスペース
が大きくないときにのみ有効である。あるいは、エラー
信号を部分回路８２に加え、この回路がモニターモード
に切換えられて制御チャンネル内の対応する位置にエラ
ー制御ビットを発生し、このため部分回路８２の第２イ
ンターフェースの出力ラインが接続されることになるよ
うにしてもよい。部分回路４２．４８．８２の種々の電
位により、異なる形も使用出来る。

【図面の簡単な説明】

第１ａ図および第１ｂ図は本発明による加入者接続点と
交換機間の伝送部を示すブロック図、第２図は第１イン
ターフェースのフレーム構造の、第２インターフェース
の他のフレーム構造への変換例を示す説明図、第３図は
第２部分回路の内部構成を示すブロック図、第４図はオ
フとなった第２部分回路を含む広帯域通（Ｊ調相の構成
のブロック図である。 ２０・・・加入者、２２．２４・・・アダプタ回路、２
６・・・伝送ライン、２２　２４．　３２．　３４・・
・副回路、２３，２５，３３．３５・・・インターフニ
ス、４２．４４，４６．４８・・部分回路、４０・・・
伝送リンク、６５・・・リンク、６８・・・制御ユニッ
ト、６０・・・メモリ／マルチプレクサ。 Ｃつ

Claims (1)

1. 【特許請求の範囲】 １、夫々、端末機と交換機とに接続された伝送線に最も
   近い位置に配置されて伝送媒体に対し物理的に適合する
   第１副回路とそれに対しモジュラー第１インターフェー
   スを介して相互に接続された第２副回路とを有するアダ
   プタ回路により、上記伝送線を介して少くとも１個の加
   入者端末機と交換機との間で情報の伝送を行うための回
   路装置であって、上記第１副回路は第２インターフェー
   ス（４１、４３；４７、４９）を介して相互に接続され
   た２個の部分回路（４２、４４、８４、４６；８６、４
   ８）から形成され、その内の第１部分回路（４２；４８
   ）は第１インターフェース（２３、２５；３３、３５）
   の情報を第２インターフェース（４１、４３；４７、４
   ９）用の２進送信信号に変換すると共に第２インターフ
   ェースの２進受信信号を第１インターフェースに必要な
   形に変換し、第２部分回路（４４、４６；８４、８６）
   は上記伝送媒体（４０）に対して特に配置されて第２イ
   ンターフェースの２進送信信号によりそれを駆動し、伝
   送媒体のこれら信号から第２インターフェース用の２進
   受信信号を形成することを特徴とする情報伝送用回路装
   置。 ２、前記第１インターフェースを介して伝送される情報
   が、夫々１つの情報チャンネルを形成する種々のデータ
   ワードを有する連続する第１フレームにグループ化され
   、その内の少くとも１個の制御チャンネルとなるチャン
   ネルは制御情報を含んでおり、更に、前記第１部分回路
   （４２；４８）が前記第２インターフェース（４１、４
   ３；４５；４７）について上記第１インターフェース（
   ２３、２５；３３、３５）を介して伝送される情報を、
   上記第１フレームとは異なり、第１フレームの長さの倍
   数である長さを有する第２フレームに変換し、上記制御
   情報（Ｍ）の少くとも部分が抑圧され、そしてその少く
   とも１個のプリセットロケーションに同期化情報（Ｓ）
   が含まれていることを特徴とする請求項１記載の回路装
   置。 ３、前記第１フレームは２個のデータチャンネルと等し
   い長さのデータワードを有する２個の制御チャンネルと
   を有し、その内の一方の制御チャンネルが前記第１副回
   路のプリセット機能を制御するための第１制御情報を伝
   送し、更に前記第２フレームの長さは第１フレームの長
   さの整数倍であり、各フレームがデータチャンネルと第
   ２制御チャンネルのデータワードの整数倍したもの並び
   に同期化情報を含んでいることを特徴とする請求項２記
   載の回路装置。 ４、１つの２進値を有する１つのビットが２つの連続す
   るデータワード間およびこれらデータワードと、すべて
   のフレームについて同一である同期化ワードとの間に挿
   入され、この同期化ワードは各データワードより少くと
   も１ビット長く、他の２進値を有するビットのみから成
   ることを特徴とする請求項３記載の回路構成。 ５、前記第１部分回路（４２、４８）は、第１プリセッ
   ト制御情報が前記制御チャンネルに生じたとき離れた接
   続点（５１）において活性化信号を発生し、この信号を
   他のリンク（４５；５１）を介して第２部分回路（４４
   、４６；８４、８６）に伝送してそこに含まれる伝送媒
   体をオンに切換えることを特徴とする請求項１ないし４
   のいずれかに記載の回路装置。 ６、前記第１部分回路（４２、４８）が前記制御チャン
   ネルにおける第２プリセット制御情報の発生時に他の制
   御信号を発生し、この信号を更に他の接続点（５５）に
   送ることを特徴とする請求項５記載の回路装置。 ７、前記第１部分回路は前記第２インターフェース（４
   １；４７）の受信信号のみを評価するためのモニタ動作
   モードに切換えるように構成されていることを特徴とす
   る請求項１ないし６のいずれかに記載の回路装置。 ８、前記第１部分回路（４２、４８）は分離したエラー
   入力端子（５３）とエラーカウンタ（７６）を備えてお
   り、このカウンタは少くとも前記第２部分回路（８４）
   から上記エラー入力端子（５３）を介して伝送エラーが
   検出されたときそこに発生するエラー信号を受けてそれ
   を計数し、この計数が、この第１インターフェース（２
   ３、２５；３３、３５）を介して入る第３の予定の制御
   情報により第１インターフェースの制御チャンネルを介
   して読取られ、そして消去されうることを特徴とする請
   求項１ないし７のいずれかに記載の回路装置。 ９、前記第１部分回路（４２；４８）は前記第２インタ
   ーフェース（４３、４９）を介して入る少くとも夫々の
   エラー制御信号を計数するエラーカウンタ（７６）を備
   えており、その計数が前記第１インターフェース（２３
   、２５；３３、３５）を介して入る第３の予定の制御情
   報により第１インターフェースの制御チャンネルを介し
   て読取られ、そして消去されうることを特徴とする請求
   項１ないし７のいずれかに記載の回路装置。 １０、前記エラー信号と前記エラー制御信号の計数用に
   ただ１個のエラーカウンタ（７６）を設けたことを特徴
   とする請求項８または９記載の回路装置。 １１、前記第１部分回路（４２、４８）は前記モニタ動
   作モードに加えて更に他の２つの動作モードの内の１つ
   に切換え可能であり、その内の１つの動作モードとして
   のＥＸモードにおいて、前記エラーカウンタ（７６）が
   切換えられて読取られ、そして他の動作モードとしての
   ＮＴモードにおいて前記第２部分回路（８４）により供
   給されるエラー信号が第２インターフェース（４１、４
   ３）の制御チャンネルのエラー制御信号に変換されるこ
   とを特徴とする請求項１ないし１０のいずれかに記載の
   回路装置。