JPH0253224A - Waveform shaping circuit - Google Patents

Waveform shaping circuit

Info

Publication number
JPH0253224A
JPH0253224A JP20413088A JP20413088A JPH0253224A JP H0253224 A JPH0253224 A JP H0253224A JP 20413088 A JP20413088 A JP 20413088A JP 20413088 A JP20413088 A JP 20413088A JP H0253224 A JPH0253224 A JP H0253224A
Authority
JP
Japan
Prior art keywords
signal
pit
reference voltage
comparator
digital signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20413088A
Other languages
Japanese (ja)
Other versions
JP2664068B2 (en
Inventor
Haruyuki Suzuki
晴之 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP20413088A priority Critical patent/JP2664068B2/en
Publication of JPH0253224A publication Critical patent/JPH0253224A/en
Application granted granted Critical
Publication of JP2664068B2 publication Critical patent/JP2664068B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To obtain a digital signal always having an approximately 50% duty ratio by holding reference voltage immediately before a transition from an interval in which a signal corresponding to a pit in an analog regenerative signal exists to another interval in which the above-mentioned signal does not exist when the signal corresponding to the pit does not exist in the analog regenerative signal. CONSTITUTION:The analog regenerative signal from a pickup is compared with the reference voltage and waveform-shaped into a digital signal by a comparator 1, and control means 2 and 3 detect the time mean value of the digital signal from the comparator 1 and control the reference voltage so that the time mean value can be equal to the intermediate voltage between the high level and the low level of the digital signal. Further, a holding circuit 4 holds the reference voltage immediately before the transition from the interval in which the signal corresponding to the pit in the analog regenerative signal exists to the interval in which the signal corresponding to the pit does not exist when the signal corresponding to the pit does not exist in the analog regenerative signal. Thus, the digital signal always having the approximately 50% duty ratio can be obtained.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディスクにピット列として記録した情報をピッ
クアップにより読み取るディスク装置における波形整形
回路に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a waveform shaping circuit in a disk device that uses a pickup to read information recorded on a disk as a pit string.

〔従来の技術〕[Conventional technology]

コンパクト・ディスク装置等で用いられているEFM符
号のようにディスクに記録される変調データが平均して
デユーティ比5C%になっている(変調データの高レベ
ルと低レベルの各区間長が平均して1:1になっている
)ことを利用した波形整形回路が特開昭59−7763
4号公報により知られている。この波形整形回路におい
ては第7図に示すようにディスク装置においてディスク
からピックアップにより読み取られたアナログ再生信号
S工が比較器1により基準電圧E2と比較されてディジ
タル信号S2に波形整形され、このディジタル信号S2
が復調回路へ出力されると同時に積分回路2により積分
されてディジタル信号S2の平均電圧(時間平均値)E
lが求められる。この積分回路2の出力電圧E工は減算
器3によりデイジタル信号S2の高レベル■。と低レベ
ルvLとの中間の電圧(V、+VL)/2に設定された
基準電圧Eと比較されて基準電圧Eが減算され、この減
算器3の出力電圧を前記基準電圧E2としている。
The modulated data recorded on the disc, such as the EFM code used in compact disc devices, has an average duty ratio of 5C% (the average length of each high-level and low-level section of the modulated data is 5C%). A waveform shaping circuit utilizing this fact (1:1 ratio) was published in Japanese Patent Application Laid-Open No. 59-7763.
It is known from Publication No. 4. In this waveform shaping circuit, as shown in FIG. 7, an analog playback signal S read from a disk by a pickup in a disk device is compared with a reference voltage E2 by a comparator 1 and waveform-shaped into a digital signal S2. Signal S2
is output to the demodulation circuit and simultaneously integrated by the integrating circuit 2 to obtain the average voltage (time average value) E of the digital signal S2.
l is found. The output voltage E of the integrating circuit 2 is converted to the high level of the digital signal S2 by the subtracter 3. It is compared with a reference voltage E set to an intermediate voltage (V, +VL)/2 between the low level vL and the low level vL, and the reference voltage E is subtracted, and the output voltage of the subtracter 3 is set as the reference voltage E2.

この波形整形回路によれば波形整形後のディジタル信号
S□の平均電圧が高レベルと低レベルとの中間値に等し
くなるように、すなわちディジタル信号S2のデユーテ
ィ比が50%になるように、比較器1への基準電圧(ス
ライス・レベル)E、が制御され、ディスク装置におけ
る記録パワー変動。
According to this waveform shaping circuit, the comparison is performed so that the average voltage of the digital signal S□ after waveform shaping is equal to the intermediate value between the high level and the low level, that is, the duty ratio of the digital signal S2 is 50%. The reference voltage (slice level) E to the device 1 is controlled to prevent recording power fluctuations in the disk device.

ディスク媒体の特性のバラツキ等によりアナログ再生信
号S工が第8図に示すように非対称になっても最適なス
ライス・レベルE□で波形整形を行うことができる。
Even if the analog reproduced signal S becomes asymmetrical as shown in FIG. 8 due to variations in characteristics of the disk medium, waveform shaping can be performed at the optimum slice level E□.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上記波形整形回路はコンパクト・ディスク装置等のよう
にディスク媒体に連続して記録されているデータを再生
する際には有効であるが、ディスクに新たにデータを記
録できる一般的な光デイスク装置、光磁気ディスク装置
では次のような欠点がある。
The above-mentioned waveform shaping circuit is effective when reproducing data continuously recorded on a disk medium such as in a compact disk device, but general optical disk devices that can record new data on a disk, etc. Magneto-optical disk devices have the following drawbacks.

通常、ディスク装置において記録、再生はディスク媒体
のトラックをセクタ単位に分割して行う。
Usually, in a disk device, recording and reproduction are performed by dividing the track of the disk medium into sectors.

ディスク媒体における各セクタの先頭にはIDと呼ばれ
るセクタ・アドレスを示す情報が記録されており、実際
のデータは各セクタのIDの間に記録される。ディスク
媒体はデータの記録前には当然ながら各セクタのIDの
間にデータが存在しない、またディスク媒体にデータを
記録するときにディスク媒体の回転数変動等により各セ
クタのIDの間の部分が記録位置を通過する時間が変化
して誤ってディスク媒体のID部にデータを重ね書きし
てしまうことを防止するため、ディスク媒体上のIDと
データ記録部分との間にはあらかじめ十分なギャップが
設けられる。
Information indicating a sector address called an ID is recorded at the beginning of each sector on a disk medium, and actual data is recorded between the IDs of each sector. Of course, before data is recorded on a disk medium, there is no data between the IDs of each sector, and when data is recorded on the disk medium, the portion between the IDs of each sector may be lost due to changes in the rotation speed of the disk medium. To prevent data from being accidentally overwritten on the ID section of the disk medium due to changes in the time it takes to pass through the recording position, a sufficient gap must be created in advance between the ID on the disk medium and the data recording section. provided.

このようなディスクからディスク装置で信号を再生する
と、第9図に示すようなアナログ再生信号S工がピック
アップより得られる。このアナログ再生信号S工はID
やデータのような信号が存在する信号区間と、ギャップ
やデータ未記録部のような無信号区間が入り混じってい
る。ここで、信号区間には第8図のような非対称な信号
が含まれているとする。このとき、第7図の波形整形回
路でアナログ再生信号Sよの波形整形を行うと、スライ
ス・レベルE2は第9図のように比較的ゆっくりと変化
し、その結果、出力信号s2のデユーティ比もIDやデ
ータが存在する部分に突入する時からゆるやかに50%
に整定する。この整定時間はあまり短くすると、データ
の変調パターンによる瞬時的な出力信号S、のデユーテ
ィ比の変化でスラ、イス・レベルE2が変化してしまっ
て不安定になるので、出力信号S、の反転周期よりも十
分に長くする必要がある。その結果、出力信号S□のデ
ユーティ比はIDやデータが存在する部分に突入した後
しばらくは50%に到達せず、データ復調エラーや同期
エラーによりデータを誤って再生してしまう恐れがある
When a signal is reproduced from such a disk by a disk device, an analog reproduced signal S shown in FIG. 9 is obtained from the pickup. This analog playback signal S work is ID
There is a mixture of signal sections where signals such as and data exist, and no-signal sections such as gaps and unrecorded areas. Here, it is assumed that the signal section includes an asymmetric signal as shown in FIG. At this time, when the waveform shaping circuit of FIG. 7 performs waveform shaping on the analog reproduction signal S, the slice level E2 changes relatively slowly as shown in FIG. 9, and as a result, the duty ratio of the output signal s2 From the time you enter the part where ID and data exist, it slowly decreases to 50%.
Set to . If this settling time is too short, the instantaneous change in the duty ratio of the output signal S due to the data modulation pattern will cause the slide level E2 to change and become unstable, so the output signal S will be inverted. It needs to be sufficiently longer than the cycle. As a result, the duty ratio of the output signal S□ does not reach 50% for a while after entering the portion where the ID and data exist, and there is a risk that the data may be erroneously reproduced due to a data demodulation error or a synchronization error.

本発明は上記欠点を解消し、常にほぼデユーティ比50
%のディジタル信号を得ることができる波形整形回路を
提供することを目的とする。
The present invention solves the above-mentioned drawbacks, and the duty ratio is always approximately 50.
% of the digital signal.

〔課題を解決するための手段〕[Means to solve the problem]

上記目的を達成するため、本発明はディスクにビット列
として記録した情報をピックアップにより読み取るディ
スク装置において、前記ピックアップからのアナログ再
生信号を基準電圧と比較してディジタル信号に波形整形
する比較器と、この比較器からのディジタル信号の時間
平均値を検出してこの時間平均値が前記ディジタル信号
の高レベルと低レベルとの中間の電、圧に等しくなるよ
うに前記基準電圧を制御する制御手段と、前記アナログ
再生信号に前記ピットに対応した信号が存在しないとき
に、前記アナログ再生信号における前記ピットレこ対応
した信号が存在した区間から前記ピットに対応した信号
が存在しない区間へ遷移する直前の前記基準電圧をホー
ルドするホールド回路とを備えたものである。
In order to achieve the above object, the present invention provides a disk device that uses a pickup to read information recorded as a bit string on a disk. control means for detecting a time average value of the digital signal from the comparator and controlling the reference voltage so that the time average value is equal to an intermediate voltage between a high level and a low level of the digital signal; When a signal corresponding to the pit does not exist in the analog playback signal, the criterion immediately before transitioning from a section in the analog playback signal where the signal corresponding to the pit record exists to a section in which the signal corresponding to the pit does not exist. It is equipped with a hold circuit that holds the voltage.

〔作 用〕[For production]

ピックアップからのアナログ再生信号が比較器により基
準電圧と比較されてディジタル信号に波形整形され、制
御手段が比較器からのディジタル信号の時間平均値を検
出してこの時間平均値が前記ディジタル信号°の高レベ
ルと低レベルどの中間の電圧に等しくなるように前記基
準電圧を制御する。そしてホールド回路がアナログ再生
信号にピットに対応した信号が存在しないときに、アナ
ログ再生信号におけるピットに対応した信号が存在した
区間からピットに対応した信号が存在しない区間へ遷移
する直前の前記基準電圧をホールドする。
The analog playback signal from the pickup is compared with a reference voltage by a comparator and waveform-shaped into a digital signal.The control means detects the time average value of the digital signal from the comparator, and this time average value is used as the digital signal. The reference voltage is controlled to be equal to an intermediate voltage between high level and low level. Then, when a signal corresponding to a pit does not exist in the analog playback signal, the hold circuit detects the reference voltage immediately before transition from a section in which a signal corresponding to a pit exists in the analog playback signal to a section in which a signal corresponding to a pit does not exist. hold.

〔実施例〕〔Example〕

第1図は本発明の一実施例を示し、第7図と同一部分、
同一信号には同一符号が付しである。
FIG. 1 shows an embodiment of the present invention, and the same parts as FIG. 7,
Identical signals are given the same reference numerals.

この実施例では減算a3の出力電圧E2がホールド回路
4を介して基準電圧(スライス・レベル)E3′として
比較器1に入力される。ホールド回路4はピックアップ
からのアナログ再生信号S8に情報信号が存在する信号
区間では減算器3からの入力電圧E2をそのまま比較器
1へ基準電圧E2′として出力し、ピックアップからの
アナログ再生信号S工に情報信号が存在しない無信号区
間ではその直前の入力電圧E、をホールド信号Ho1d
によりホールドして比較器1へ基準電圧E、′として出
力する。比較器1からのディジタル信号S2は復。
In this embodiment, the output voltage E2 of the subtraction a3 is inputted to the comparator 1 via the hold circuit 4 as a reference voltage (slice level) E3'. The hold circuit 4 outputs the input voltage E2 from the subtracter 3 as it is as a reference voltage E2' to the comparator 1 in a signal section where an information signal exists in the analog reproduction signal S8 from the pickup, and outputs the input voltage E2 from the subtracter 3 as it is as a reference voltage E2', In the no-signal section where there is no information signal, the input voltage E immediately before that period is held as the hold signal Ho1d.
is held and output to the comparator 1 as a reference voltage E,'. The digital signal S2 from comparator 1 is returned.

開回路5により復調されて上位装置へ出力され、かつア
ドレス検出回路6によりアドレス(I D)が検出され
てアドレス部(ID部)、データ部に同期した信号が上
位装置へ出力されると同時にホールド回路4へホールド
信号Ho1dとして出力される。
It is demodulated by the open circuit 5 and output to the host device, and the address (ID) is detected by the address detection circuit 6 and a signal synchronized with the address part (ID part) and data part is output to the host device. It is output to the hold circuit 4 as a hold signal Ho1d.

このアドレス検出回路6はセクタ単位でデータを記録再
生するために、ディスク装置に一般的に設けられている
ので、特別なハードウェアを新たに設けなくてもホール
ド信号Ho1dを得ることができる。
Since this address detection circuit 6 is generally provided in a disk device to record and reproduce data in units of sectors, it is possible to obtain the hold signal Ho1d without newly providing special hardware.

第2図はこの実施例の動作を示す。FIG. 2 shows the operation of this embodiment.

ピックアップからのアナログ再生信号S工はID部、デ
ータ部が間欠的に存在する。今、このアナログ再生信号
S工はID部、データ部の信号が第8図のように非対称
であるとする。アナログ再生信号S1における最初の信
号区間(第2図ではID部)に突入すると、ホールド回
路4がアドレス検出回路7からのホールド信号Ho1d
により導通(スルー)状態になって減算器3の出力電圧
E2をそのまま比較器1へ基準電圧E2′として出力し
、比較器1からのディジタル信号S2のデユーティ比が
平均して50%になるように制御される。アナログ再生
信号S1の信号区間が終了して無信号区間になると、ホ
ールド回路4はアドレス検出回路7からのホールド信号
Ho1dによりホールド状態になり、アナログ再生信号
S1が信号区間から無信号に遷移する直前の入力電圧E
□をホールドしてこれを比較器1八基準電圧E2′とし
て出力する。
The analog reproduction signal S from the pickup has an ID section and a data section intermittently. Now, it is assumed that in this analog reproduction signal S, the signals of the ID part and the data part are asymmetrical as shown in FIG. When the analog reproduction signal S1 enters the first signal section (ID section in FIG. 2), the hold circuit 4 receives the hold signal Ho1d from the address detection circuit 7.
The circuit becomes conductive (through) and outputs the output voltage E2 of the subtracter 3 as it is to the comparator 1 as the reference voltage E2', so that the duty ratio of the digital signal S2 from the comparator 1 becomes 50% on average. controlled by. When the signal section of the analog playback signal S1 ends and becomes a no-signal section, the hold circuit 4 enters a hold state by the hold signal Ho1d from the address detection circuit 7, and immediately before the analog playback signal S1 transitions from the signal section to the no-signal section. input voltage E
□ is held and outputted as the reference voltage E2' of the comparator 18.

比較器1への基準電圧E2′はホールド回路4がなけれ
ば第2図点線のように無信号区間でOに戻ってしまうこ
とは前述の通りである。
As described above, the reference voltage E2' to the comparator 1 would return to O during the no-signal period as shown by the dotted line in FIG. 2 if the hold circuit 4 were not provided.

アナログ4再生信号S0が次の信号区間に突入すると、
ホールド回路4がアドレス検出回路7からのホールド信
号)toldにより導通状態になって減算器3の出力電
圧Eつをそのまま比較器1へ基準電圧E2′として出力
し、再びディジタル信号S3のデユーティ比の制御が始
まる。しかし今度はディジタル信号S2のデユーティ比
の制御を以前の信号区間で制御した最終値から再開する
ので、整定時間がほとんどOで済み、信号区間の先頭か
らほぼデユーティ比50%のディジタル信号S、が得ら
れる。
When the analog 4 playback signal S0 enters the next signal section,
The hold circuit 4 becomes conductive due to the hold signal (told) from the address detection circuit 7, outputs the output voltage E of the subtracter 3 as it is to the comparator 1 as the reference voltage E2', and again calculates the duty ratio of the digital signal S3. Control begins. However, this time, control of the duty ratio of the digital signal S2 is resumed from the final value controlled in the previous signal section, so the settling time is almost zero, and the digital signal S with a duty ratio of approximately 50% is controlled from the beginning of the signal section. can get.

上記実施例ではホールド信号Ho1dをアドレス検出回
路7から得たが、第3図に示すような回路で得てもよい
、この回路は第4図に示すように動作し、すなわちピッ
クアップからのアナログ再生信号Sユがエンベロープ検
出回路8によりエンベロープ検波され、このエンベロー
プ検出回路8の出力電圧82′が比較器9により定電圧
源10の定電圧E′と比較されてホールド信号)tol
dが得られる。
In the above embodiment, the hold signal Ho1d was obtained from the address detection circuit 7, but it may also be obtained by a circuit as shown in FIG. 3. This circuit operates as shown in FIG. The signal S is envelope-detected by the envelope detection circuit 8, and the output voltage 82' of the envelope detection circuit 8 is compared with the constant voltage E' of the constant voltage source 10 by the comparator 9 to generate a hold signal)tol.
d is obtained.

また上記ホ・−ルド回路4は第5図又は第6図に示すよ
うな回路等が用いられる。
Further, as the hold circuit 4, a circuit as shown in FIG. 5 or 6 is used.

第5図の回路はいわゆるサンプル&ホールド回路である
。スイッチ11は上記ホールド信号)foldがサンプ
ル信号として加えられ、ホールド信号Ho1dが低レベ
ルの時にはスイッチ11がオンして減算器3からの入力
電圧E2がコンデンサ12に加えられると共にバッファ
13を介して比較器1へ基準電圧E2′として入力され
る。ホールド信号Ho1dが高レベルになった時にはス
イッチ11がオフし、その直前に減算器3から入力され
た電圧E2がコンデンサ12でホールドされてバッファ
13を介して比較器1へ基準電圧E2′として入力され
る。この場合、数秒間以上のホールドはもれ電流等によ
りコンデンサ12が放電してしまうことにより困難であ
る。
The circuit shown in FIG. 5 is a so-called sample and hold circuit. The switch 11 is used to apply the above-mentioned hold signal) fold as a sample signal, and when the hold signal Ho1d is at a low level, the switch 11 is turned on and the input voltage E2 from the subtracter 3 is applied to the capacitor 12 and compared via the buffer 13. The reference voltage E2' is input to the device 1 as a reference voltage E2'. When the hold signal Ho1d becomes high level, the switch 11 is turned off, and the voltage E2 inputted from the subtracter 3 just before is held by the capacitor 12 and inputted to the comparator 1 as the reference voltage E2' via the buffer 13. be done. In this case, it is difficult to hold for several seconds or more because the capacitor 12 will be discharged due to leakage current or the like.

第6図の回路はいわゆるトラッキングA/D(アナログ
/ディジタル)コンバータである。アップダウンカウン
タ14は上記ホールド信号Ho1dが高レベルになった
時にはディスイネーブル状態になってカウント値を保持
し、ホールド信号Ho1dが低レベルになった時にはイ
ネーブル状態になってクロックをカウントする。アップ
ダウンカウンタ14のカウント値はD/A(ディジタル
/アナログ)変換器15によりディジタル/アナログ変
換されて比較器16により減算器3の出力電圧E2と比
較され、この比較器16の出力信号がアップ/ダウン信
号としてアップダウンカウンタ14に入力される。した
かってアップダウンカウンタ14はイネーブル状態では
カウント値が減算器3の出力電圧E2に対応した値とな
り、ディスイネーブル状態ではイネーブル状態から遷移
する直前のカウント値を保持することになる。このアッ
プダウンカウンタ14のカウント値がD/A変換器15
でディジタル/アナログ変換されて比較器1へ基準電圧
E2′として入力される。
The circuit shown in FIG. 6 is a so-called tracking A/D (analog/digital) converter. The up/down counter 14 becomes disabled and holds the count value when the hold signal Ho1d becomes high level, and becomes enabled and counts the clock when the hold signal Ho1d becomes low level. The count value of the up/down counter 14 is digital/analog converted by a D/A (digital/analog) converter 15 and compared with the output voltage E2 of the subtracter 3 by a comparator 16, and the output signal of this comparator 16 is increased. /down signal is input to the up/down counter 14. Therefore, in the enabled state, the up/down counter 14 has a count value corresponding to the output voltage E2 of the subtracter 3, and in the disable state, it holds the count value immediately before the transition from the enabled state. The count value of this up/down counter 14 is transferred to the D/A converter 15.
The signal is digital/analog converted and input to the comparator 1 as a reference voltage E2'.

〔発明の効果〕〔Effect of the invention〕

以上のように本発明によればディスクにピット列として
記録した情報をピックアップにより読み取るディスク装
置において、前記ピックアップからのアナログ再生信号
を基準電圧と比較してディジタル信号に波形整形する比
較器と、この比較器からのディジタル信号の時間平均値
を検出してこの時間平均値が前記ディジタル信号の高レ
ベルと低レベルとの中間の電圧に等しくなるように前記
基準電圧を制御する制御手段と、前記アナログ再生信号
に前記ピットに対応した信号が存在しないときに、前記
アナログ再生信号における前記ピットに対応した信号が
存在した区間から前記ピットに対応した信号が存在しな
い区間へ遷移する直前の前記基$電圧をホールドするホ
ールド回路とを備えたので、常にほぼデユーティ比50
%のディジタル信号を得ることができる。
As described above, according to the present invention, in a disk device that uses a pickup to read information recorded on a disk as a pit string, there is provided a comparator that compares an analog playback signal from the pickup with a reference voltage and shapes the waveform into a digital signal; a control means for detecting a time average value of the digital signal from the comparator and controlling the reference voltage so that the time average value is equal to a voltage intermediate between the high level and the low level of the digital signal; When a signal corresponding to the pit does not exist in the reproduced signal, the base voltage immediately before transition from a section in the analog reproduction signal in which the signal corresponding to the pit exists to a section in which the signal corresponding to the pit does not exist. Since it is equipped with a hold circuit that holds the
% digital signal can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示すブロック図、第2図は
同実施例の動作を示すタイミングチャート、第3図はホ
ールド信号発生回路の例を示すブロック図、第4図は同
回路の動作を示すタイミングチャート、第5図及び第6
図はホールド回路の各側を示すブロック図、第7図は従
来の波形整形回路を示すブロック図、第8図は同回路の
動作を示すタイミングチャート、第9図は同回路を説明
するためのタイミングチャートである。 1・・・比較器、2,3・・・制御手段、4・・・ホー
ルド回路。 鳥 b 図 馬 6 図 クロック ルア 図
Fig. 1 is a block diagram showing an embodiment of the present invention, Fig. 2 is a timing chart showing the operation of the same embodiment, Fig. 3 is a block diagram showing an example of a hold signal generation circuit, and Fig. 4 is the same circuit. Timing charts showing the operation of FIGS. 5 and 6
The figure is a block diagram showing each side of the hold circuit, Figure 7 is a block diagram showing a conventional waveform shaping circuit, Figure 8 is a timing chart showing the operation of the circuit, and Figure 9 is a diagram for explaining the circuit. This is a timing chart. 1... Comparator, 2, 3... Control means, 4... Hold circuit. Bird b Figure Horse 6 Figure Clock Lua Figure

Claims (1)

【特許請求の範囲】[Claims]  ディスクにピット列として記録した情報をピックアッ
プにより読み取るディスク装置において、前記ピックア
ップからのアナログ再生信号を基準電圧と比較してディ
ジタル信号に波形整形する比較器と、この比較器からの
ディジタル信号の時間平均値を検出してこの時間平均値
が前記ディジタル信号の高レベルと低レベルとの中間の
電圧に等しくなるように前記基準電圧を制御する制御手
段と、前記アナログ再生信号に前記ピットに対応した信
号が存在しないときに、前記アナログ再生信号における
前記ピットに対応した信号が存在した区間から前記ピッ
トに対応した信号が存在しない区間へ遷移する直前の前
記基準電圧をホールドするホールド回路とを備えたこと
を特徴とする波形整形回路。
A disk device that uses a pickup to read information recorded as a pit string on a disk includes a comparator that compares an analog playback signal from the pickup with a reference voltage and shapes the waveform into a digital signal, and a time average of the digital signal from the comparator. control means for detecting the reference voltage and controlling the reference voltage so that the time average value is equal to a voltage intermediate between the high level and the low level of the digital signal; and a signal corresponding to the pit in the analog playback signal. a hold circuit that holds the reference voltage immediately before transition from a section in the analog playback signal in which a signal corresponding to the pit exists to a section in which a signal corresponding to the pit does not exist when the signal corresponding to the pit does not exist. A waveform shaping circuit featuring:
JP20413088A 1988-08-17 1988-08-17 Waveform shaping circuit Expired - Lifetime JP2664068B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20413088A JP2664068B2 (en) 1988-08-17 1988-08-17 Waveform shaping circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20413088A JP2664068B2 (en) 1988-08-17 1988-08-17 Waveform shaping circuit

Publications (2)

Publication Number Publication Date
JPH0253224A true JPH0253224A (en) 1990-02-22
JP2664068B2 JP2664068B2 (en) 1997-10-15

Family

ID=16485329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20413088A Expired - Lifetime JP2664068B2 (en) 1988-08-17 1988-08-17 Waveform shaping circuit

Country Status (1)

Country Link
JP (1) JP2664068B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05258379A (en) * 1992-03-13 1993-10-08 Hitachi Ltd System for regenerating signal

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05258379A (en) * 1992-03-13 1993-10-08 Hitachi Ltd System for regenerating signal

Also Published As

Publication number Publication date
JP2664068B2 (en) 1997-10-15

Similar Documents

Publication Publication Date Title
EP0232867B1 (en) Optical memory device
JPS6048809B2 (en) Tracking servo retraction device in information reading device
US5689488A (en) Optical disc system, optical disc and recording method
US5864531A (en) DC level fluctuation correction by selecting a time constant coupled to a reproduced signal
US5233590A (en) Optical recording/reproducing apparatus including means for synchronizing the phase of a data read clock signal with data recorded on an optical recording medium
JP2810270B2 (en) Signal playback method
KR100422600B1 (en) Playback apparatus having spindle servo controller for controlling constant velocity
JPH0253224A (en) Waveform shaping circuit
JPS61214278A (en) Information reproducing system
US5001698A (en) Read-out information signal processing circuit in an optical recording and reproducing system
JPH0467692B2 (en)
JP2000207745A (en) Wobble clock generating circuit and optical disc apparatus usint the same
JP2897379B2 (en) Address information reproducing device
JP2822252B2 (en) Recording method, recording medium, and recording / reproducing device
JP2942696B2 (en) Optical disk data reproducing system
JPH07141782A (en) Optical disk and device for reproducing recorded information on it
KR100488636B1 (en) Playback device
JP2812321B2 (en) Disk-shaped recording medium
EP0311691A1 (en) Optical recording/reproducing apparatus
JP3080804B2 (en) Magnetic disk drive and filter switching method
JPH06223508A (en) Signal reproducing method for recording medium
JPH0227549A (en) Magneto-optical disk device
JPS6234385A (en) Generating circuit for data detection window signal
JPH05342584A (en) Optical disk recording and reproducing device and recording format
JPH0498651A (en) Blank detecting system

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080620

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090620

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090620

Year of fee payment: 12