JPH0253190A - Bar code detector - Google Patents
Bar code detectorInfo
- Publication number
- JPH0253190A JPH0253190A JP63205121A JP20512188A JPH0253190A JP H0253190 A JPH0253190 A JP H0253190A JP 63205121 A JP63205121 A JP 63205121A JP 20512188 A JP20512188 A JP 20512188A JP H0253190 A JPH0253190 A JP H0253190A
- Authority
- JP
- Japan
- Prior art keywords
- analog signal
- comparator
- signal
- reference value
- binarization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 16
- 238000001514 detection method Methods 0.000 claims description 10
- 238000007599 discharging Methods 0.000 claims description 6
- 230000003111 delayed effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 5
- 230000002265 prevention Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明はpos 、物流、生産管理などで利用されるバ
ーコード検出装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a barcode detection device used in POS, logistics, production management, and the like.
従来の技術
第3図(イ)は従来の浮動2値化回路の具体回路を示す
。Prior Art FIG. 3(a) shows a specific circuit of a conventional floating binarization circuit.
アナログ信号ムはコンパレータ1の反転入力に入力され
る。また、アナログ信号ムはダイオード2を通してコン
デンサ3を充放電し、比較基準値Bを発生する(ピーク
・ホールド回路)。比較基準値Bはコンパレータ1の非
反転入力りに入力される。比較基準値Bはダイオード2
を通しているためアナログ信号ムよシダイオードの不感
帯分(約0.6 V )だけ信号の変化が遅れる。その
ため、アナログ信号ムがピークから不感帯発変化したと
きアナログ信号ムと比較基準値Bが交差しコンパレータ
1の出力がきシ変わる。コンパレータ1の出力はCPU
−RAM等への入力のためデジタル部の電源にプルア
ップされている。そのため2値化信号Cはデジタル電源
電圧レベルできシ変わる。The analog signal M is input to the inverting input of comparator 1. Further, the analog signal M charges and discharges a capacitor 3 through a diode 2, and generates a comparison reference value B (peak hold circuit). The comparison reference value B is input to the non-inverting input of the comparator 1. Comparison reference value B is diode 2
Because it passes through the analog signal, the change in the signal is delayed by the dead zone of the diode (approximately 0.6 V). Therefore, when the analog signal M changes from the peak to the dead zone, the analog signal M intersects with the comparison reference value B, and the output of the comparator 1 changes. The output of comparator 1 is CPU
- Pulled up to the power supply of the digital section for input to RAM, etc. Therefore, the binary signal C changes depending on the digital power supply voltage level.
2値化信号Cがきり変わるとヒステリシス用抵抗4を通
じて非反転入力りにヒステリシスがかかシ2値化信号C
が振動するのを防止している。第3図(ロ)は、上記回
路の信号波形を示す。When the binary signal C changes, hysteresis is applied to the non-inverting input through the hysteresis resistor 4.
prevents it from vibrating. FIG. 3(b) shows signal waveforms of the above circuit.
このような2値化方式は、一般に浮動2値化方式と呼ば
れている。Such a binarization method is generally called a floating binarization method.
発明が解決しようとする課題
しかしながら厳密にいうとアナログ信号ムとしきい値B
が交差しているところで2値化信号Cがきり変わるので
はなくて、アナログ信号ムと非反転入力りが交差してい
るところで2値化信号Cがきり変わる。また、非反転入
力りは2値化信号Cによりヒステリシスをかけられてい
るため比較基準値Bよりも若干2値化信号Cよシの電位
をとる。Problems to be Solved by the Invention However, strictly speaking, analog signal signals and threshold values B
The binary signal C does not change at the point where the analog signal M and the non-inverting input intersect, but the binary signal C changes at the point where the analog signal M and the non-inverting input intersect. Further, since the non-inverting input is hysteretized by the binarized signal C, it takes a potential slightly higher than the comparison reference value B than the binarized signal C.
そのためアナログ信号ムがデジタル電圧とグランドの間
にあるときはしきい値Bと非反転入力りは第4図のよう
な関係になり、正確な2値化が行えるが、それ以外にあ
るとき、例えば第6図のようにアナログ信号がデジタル
電圧より高電位にあるときは非反転入力りと”比較基準
値Bの関係は第6図に示すように非反転入力りは常に比
較基準値Bよシ低電位にあるため2値化信号Cのハイレ
ベルが細めに、ローレベルが太めにでる。Therefore, when the analog signal M is between the digital voltage and the ground, the threshold value B and the non-inverting input have a relationship as shown in Figure 4, and accurate binarization can be performed. For example, as shown in Figure 6, when the analog signal is at a higher potential than the digital voltage, the relationship between the non-inverting input and the comparison reference value B is as shown in Figure 6. Since the signal C is at a low potential, the high level of the binary signal C appears narrower and the low level appears thicker.
また、比較基準値Bの電位はヒステリシス用抵抗を通し
て2値化信号Cに接続されているため、ダイオードがオ
フしている時は2値化信号Cの電位に近づいてくる。第
6図はスペースの反射率の悪いバーコードを見た時の波
形であるがスター■・マージンのところのアナログ信号
ムの傾きが緩やかであり、比較基準値Bが2値化信号C
に近づく傾きの方がきついため比較基準値Bと2値化信
号Cが交差しなくなりスタートマージン・1番目のバー
が検出できなくなる。Further, since the potential of the comparison reference value B is connected to the binary signal C through the hysteresis resistor, it approaches the potential of the binary signal C when the diode is off. Figure 6 shows the waveform when looking at a barcode with poor space reflectance, but the slope of the analog signal at the star margin is gentle, and the comparison reference value B is the binary signal C.
Since the slope approaching , is steeper, the comparison reference value B and the binarized signal C no longer intersect, and the start margin/first bar cannot be detected.
また、第7図のようにダイオードがオフしている状態か
らオンした時にコンデンサに突入電源が流れ込みアナロ
グ信号ムが発振をし2値化信号Cに影響を与える。Further, when the diode is turned on from an off state as shown in FIG. 7, an inrush power flows into the capacitor, causing the analog signal C to oscillate and affecting the binary signal C.
課題を解決するための手段
本発明のバーコード検出装置は、上記課題を解決するた
めにバーコード読み取り走査によって得られたアナログ
信号をピーク・ホールドするピーク・ホールド回路と、
前期アナログ信号と前期ピーク・ホールド回路の比較基
準値とを比較するコンパレータを用いて、前記アナログ
信号を2値化する浮動2値化回路を具備したバーコード
検出装置において、前期コンパレータの出力を前期コン
パレータの電源にプルアップする回路を具備してなるも
のである。Means for Solving the Problems In order to solve the above problems, the barcode detection device of the present invention includes a peak hold circuit that peak-holds an analog signal obtained by barcode reading scanning;
In a barcode detection device equipped with a floating binarization circuit that binarizes the analog signal using a comparator that compares the previous analog signal with a comparison reference value of the previous peak hold circuit, the output of the first half comparator is It is equipped with a pull-up circuit to the power supply of the comparator.
また、本発明の他のバーコード検出装置は前記ピーク・
ホールド回路のコンデンサをバーコード読み取り走査に
同期させ放電させる手段を具備してなるものである。Further, another barcode detection device of the present invention is characterized in that the peak
The apparatus is equipped with means for discharging the capacitor of the hold circuit in synchronization with barcode reading and scanning.
さらに、本発明の他のバーコード検出装置は前記ピーク
・ホールド回路のコンデンサを充放電する回路には直列
に抵抗を接続してなるものである。Furthermore, another bar code detection device of the present invention is constructed by connecting a resistor in series to the circuit for charging and discharging the capacitor of the peak hold circuit.
作用
上記構成において、前記浮動2値化回路の前期ピーク・
ホールド回路出力(比較基準値)にヒステリシスをかけ
る信号を前期コンパレータの電源電圧よりとることによ
りアナログ信号は常に2値化信号のハイレベルとローレ
ベルの間にあシ正確な2値化が行える。Effect In the above configuration, the first peak of the floating binarization circuit is
By taking a signal that applies hysteresis to the hold circuit output (comparison reference value) from the power supply voltage of the first comparator, the analog signal can always be accurately binarized between the high level and the low level of the binarized signal.
また、前記浮動2値化の前期ピーク・ホールド回路で使
用しているコンデンサをバーコード読ミ取り走査に同期
させ放電させることによシ、2値化信号をローレベルに
落とすことができ、反射率の悪いスペースを持つバーコ
ードであってもスタートマージン、1番目のバーを認識
することができる。In addition, by discharging the capacitor used in the peak hold circuit for floating binarization in synchronization with barcode reading scanning, the binarized signal can be lowered to a low level, and the reflected Even in barcodes with poor spacing, the start margin and first bar can be recognized.
さらに、前記浮動2値化の前期ピーク・ホールド回路で
使用しているコンデンサに充放電する回路と直列に突入
電流防止用抵抗をいれることによシコンデンサに流れ込
む突入電流を防止できアナログ信号の発振を防止するこ
とができる。Furthermore, by inserting an inrush current prevention resistor in series with the circuit that charges and discharges the capacitor used in the peak hold circuit of the floating binarization, inrush current flowing into the capacitor can be prevented, resulting in oscillation of the analog signal. can be prevented.
実施例 第1図は、本発明の一実施例を示すものである。Example FIG. 1 shows an embodiment of the present invention.
アナログ信号ムはコンパレータ1の反転入力に入力され
る。また、アナログ信号ムは突入電流防止用抵抗2−ダ
イオード3を通してコンデンサ4・を充放電し、比較基
準値Bを発生する(ピーク・ホールド回路)。比較基準
値Bはコンパレータ1の非反転入力りに入力される。比
較基準値Bはダイオード2を通しているためアナログ信
号ムよりダイオードの不感帯分(約o、eV)だけ信号
の変化が遅れる。そのため、アナログ信号ムがピークか
ら不感帯分食化したときアナログ信号ムと比較基準値B
が交差し、コンパレータ1の出力がきり変わる、コンパ
レータ1の出力はコンパレータ1の電源にプルアップさ
れているため2値化信号Cはコンパレータ1の電源電圧
レベルできシ変わる。The analog signal M is input to the inverting input of comparator 1. Further, the analog signal M charges and discharges a capacitor 4 through an inrush current prevention resistor 2 and a diode 3 to generate a comparison reference value B (peak hold circuit). The comparison reference value B is input to the non-inverting input of the comparator 1. Since the comparison reference value B passes through the diode 2, the change in the signal is delayed from the analog signal M by the dead zone of the diode (approximately o, eV). Therefore, when the analog signal M changes from the peak to the dead zone, the analog signal M and the reference value B are compared.
intersect, and the output of comparator 1 changes. Since the output of comparator 1 is pulled up to the power supply of comparator 1, the binary signal C changes depending on the power supply voltage level of comparator 1.
この後CPU 、RAMへの入力はレベル変換器を通し
て行う。2値化信号Cがきり変わるとヒステリシヌ用抵
抗6を通じて非反転入力りにヒステリシスがかかり2値
化信号Cが振動するのを防止している。Thereafter, input to the CPU and RAM is performed through a level converter. When the binary signal C changes, hysteresis is applied to the non-inverting input through the hysteresis resistor 6 to prevent the binary signal C from vibrating.
また、バーコード読み取り走査に同期させている同期信
号Kによシ放電部6がコンデンサ4を放電し2値化信号
Cをローレベルにする。Further, the discharge section 6 discharges the capacitor 4 according to the synchronization signal K that is synchronized with the barcode reading scan, and the binary signal C becomes low level.
なお、第2図は上記回路の要部の信号波形を示す。Incidentally, FIG. 2 shows signal waveforms of the main parts of the above circuit.
発明の効果
以上述べたように、本発明は、前記浮動2値化回路の前
期ピーク・ホールド回路出力(比較基準値)にヒステリ
シスをかける信号を前期コンパレータの電源電圧よりと
ることによりアナログ信号は常に2値化信号のハイレベ
ルとローレベルの間にあり正確な2値化が行える。Effects of the Invention As described above, the present invention provides that the analog signal is always It is between the high level and low level of the binarized signal, allowing accurate binarization.
また、mI記浮動2値化の前期ピーク・ホールド回路で
使用しているコンデンサをバーコード読み取り走査に同
期させ放電させることによシ、2値化信号をローレベル
゛に落とすことができ、反射率の悪いスペースを持つバ
ーコードであってもスタートマージン、1番目のバーを
認識することができる。In addition, by discharging the capacitor used in the early peak hold circuit of floating binarization in mI in synchronization with barcode reading scanning, the binarized signal can be lowered to a low level, and the reflected Even in barcodes with poor spacing, the start margin and first bar can be recognized.
さらに、前記浮動2値化の前期ピーク・ホールド回路で
使用しているコンデンサに充放電する回路と直列に突入
電流防止用抵抗をいれることによりコンデンサに流れ込
む突入電流を防止できるアナログ信号の発振を防止する
ことができる。Furthermore, by inserting a rush current prevention resistor in series with the circuit that charges and discharges the capacitor used in the peak hold circuit of the floating binarization, oscillation of the analog signal can be prevented, which can prevent rush current flowing into the capacitor. can do.
第1図は本発明の一実施例を示すバーコード検出装置の
要部回路図、第2図は同要部の信号波形図、第3図((
イ)は従来の回路図、第3図(噂は同要部の信号波形図
、第4図から第7図は従来の回路における各種信号波形
図である。
1・・・・・・コンパレータ、2・・・・・・突入電流
保護用抵抗、3・・・・・・ダイオード、4・・・・・
・コンデンサ、6・・・・・・ヒステリシス抵抗、8・
・・・・・放電部。
代理人の氏名 弁理士 粟 野 重 孝 ほか1名−〜
(v5 嗜 め (c CJOの使 か
゛か一豐
ロニυ
ト1−ノf−諺
p−−)c\j
ジか
・塾撃
0妃勾
+−ベ
ト〜ヤFig. 1 is a circuit diagram of a main part of a barcode detection device showing an embodiment of the present invention, Fig. 2 is a signal waveform diagram of the main part, and Fig. 3 ((
A) is a conventional circuit diagram, Fig. 3 (rumored is a signal waveform diagram of the same main part, and Figs. 4 to 7 are various signal waveform diagrams in the conventional circuit. 1...Comparator, 2...Inrush current protection resistor, 3...Diode, 4...
・Capacitor, 6...Hysteresis resistor, 8.
...discharge section. Name of agent: Patent attorney Shigetaka Awano and 1 other person
(v5 taste (c CJO's messenger ka゛ka Ichifuroni υ t1-nof-proverb p--)c\j Jika・Juku attack 0 princess +-beto~ya
Claims (3)
グ信号をピーク・ホールドするピーク・ホールド回路と
、前期アナログ信号と前期ピーク・ホールド回路の比較
基準値とを比較するコンパレータを用いて、前記アナロ
グ信号を2値化する浮動2値化回路を具備したバーコー
ド検出装置において、前期コンパレータの出力を前期コ
ンパレータの電源にプルアップする回路を具備したバー
コード検出装置。(1) Using a peak hold circuit that peak-holds the analog signal obtained by barcode reading and scanning, and a comparator that compares the previous analog signal with a comparison reference value of the previous peak hold circuit, the analog signal is A barcode detection device equipped with a floating binarization circuit for binarizing, which includes a circuit that pulls up the output of a first comparator to a power source of the first comparator.
グ信号をピーク・ホールドするピーク・ホールド回路と
、前期アナログ信号と前期ピーク・ホールド回路の比較
基準値とを比較するコンパレータを用いて、前記アナロ
グ信号を2値化する浮動2値化回路を具備したバーコー
ド検出装置において、前記ピーク・ホールド回路のコン
デンサをバーコード読み取り走査に同期させ放電させる
手段を具備したバーコード検出装置。(2) Using a peak hold circuit that peak-holds the analog signal obtained by barcode reading and scanning, and a comparator that compares the previous analog signal with the comparison reference value of the previous peak hold circuit, the analog signal is A barcode detection device comprising a floating binarization circuit for binarizing, the barcode detection device comprising means for discharging a capacitor of the peak hold circuit in synchronization with barcode reading scanning.
グ信号をピーク・ホールドするピーク・ホールド回路と
前期アナログ信号と前期ピーク・ホールド回路の比較基
準値とを比較するコンパレータを用いて、前記アナログ
信号を2値化する浮動2値化回路を具備したバーコード
検出装置において、前記ピーク・ホールド回路のコンデ
ンサを充放電する回路には直列に抵抗を接続したバーコ
ード検出装置。(3) Using a peak hold circuit that peak-holds the analog signal obtained by barcode reading scanning and a comparator that compares the previous analog signal with a comparison reference value of the previous peak hold circuit, the analog signal is A barcode detection device comprising a floating binarization circuit for converting into values, wherein a resistor is connected in series to a circuit for charging and discharging a capacitor of the peak hold circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63205121A JPH0253190A (en) | 1988-08-18 | 1988-08-18 | Bar code detector |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63205121A JPH0253190A (en) | 1988-08-18 | 1988-08-18 | Bar code detector |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0253190A true JPH0253190A (en) | 1990-02-22 |
JPH0577113B2 JPH0577113B2 (en) | 1993-10-26 |
Family
ID=16501770
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63205121A Granted JPH0253190A (en) | 1988-08-18 | 1988-08-18 | Bar code detector |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0253190A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5923023A (en) * | 1993-05-07 | 1999-07-13 | Spectra-Physics Scanning Systems, Inc. | Method and apparatus for detecting transitions in an input signal |
US6047894A (en) * | 1993-05-07 | 2000-04-11 | Spectra-Physics Scanning Systems, Inc. | Signal conditioning for variable focus optical reader |
US6343741B1 (en) | 1995-10-26 | 2002-02-05 | Psc Scanning, Inc. | Method and apparatus for detecting transitions in an input signal |
-
1988
- 1988-08-18 JP JP63205121A patent/JPH0253190A/en active Granted
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5923023A (en) * | 1993-05-07 | 1999-07-13 | Spectra-Physics Scanning Systems, Inc. | Method and apparatus for detecting transitions in an input signal |
US5925868A (en) * | 1993-05-07 | 1999-07-20 | Spectra-Physics Scanning Systems, Inc. | Method and apparatus for determining transitions between relatively high and low levels in an input signal |
US6047894A (en) * | 1993-05-07 | 2000-04-11 | Spectra-Physics Scanning Systems, Inc. | Signal conditioning for variable focus optical reader |
US6343741B1 (en) | 1995-10-26 | 2002-02-05 | Psc Scanning, Inc. | Method and apparatus for detecting transitions in an input signal |
Also Published As
Publication number | Publication date |
---|---|
JPH0577113B2 (en) | 1993-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4893076A (en) | Proximity detector using inductive effect on oscillating circuit the charge of which is controlled by a pulse of short duration | |
KR910006878A (en) | Signal Processing Circuit of Bar Code Reader | |
US3469196A (en) | Electrical signal phase comparator | |
JPS6260074A (en) | Bar code scanner | |
KR930003551A (en) | Instant test mode designation circuit | |
JPH0253190A (en) | Bar code detector | |
JP3163712B2 (en) | Inverter device | |
US6950375B2 (en) | Multi-phase clock time stamping | |
EP0231292A1 (en) | Detector device | |
US4965692A (en) | Overload detector and protection circuit | |
US5001364A (en) | Threshold crossing detector | |
KR840003159A (en) | Inverter Control Circuit | |
JP2002527718A (en) | Micropower magnetometer | |
US6373343B1 (en) | Oscillator and method | |
JPS63305755A (en) | Switching power source control circuit | |
JPS6211818B2 (en) | ||
KR920001885B1 (en) | Zero-crossing detector of ring signal | |
JPS58213563A (en) | Circuit for digitizing video signal | |
US20040130333A1 (en) | Rf power measurement | |
JPS58130675A (en) | Binary coding circuit of analog signal | |
GB2274032A (en) | Clock-sensitive processor reset circuit | |
SU1274087A1 (en) | Converter | |
JPS62233923A (en) | Digital detection circuit | |
KR930006696Y1 (en) | Analog signal comparing circuit of image detect circuit | |
JP2642950B2 (en) | Semiconductor integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081026 Year of fee payment: 15 |
|
EXPY | Cancellation because of completion of term |