SU1274087A1 - Converter - Google Patents

Converter Download PDF

Info

Publication number
SU1274087A1
SU1274087A1 SU853880863A SU3880863A SU1274087A1 SU 1274087 A1 SU1274087 A1 SU 1274087A1 SU 853880863 A SU853880863 A SU 853880863A SU 3880863 A SU3880863 A SU 3880863A SU 1274087 A1 SU1274087 A1 SU 1274087A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
outputs
power amplifier
elements
triggers
Prior art date
Application number
SU853880863A
Other languages
Russian (ru)
Inventor
Сергей Леонидович Ковтун
Семен Яковлевич Шапирштейн
Original Assignee
Предприятие П/Я В-8071
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8071 filed Critical Предприятие П/Я В-8071
Priority to SU853880863A priority Critical patent/SU1274087A1/en
Application granted granted Critical
Publication of SU1274087A1 publication Critical patent/SU1274087A1/en

Links

Abstract

Изобретение относитс  к области электротехники и может быть использовано во вторичных источниках питани . Цель изобретени  - увеличение надежности и КПД. Конвертор состоит из усилител  мощности на транзисторах 1,2, датчика тока 3, выходного трансформатора 4, выпр мител  с фильтром 5, емкостных делителей 6, 7, задающего генератора 8, широтно-импульсного модул тора 9, формировател  импульсов 10, порогового элемента 11. Вве (ЛThe invention relates to the field of electrical engineering and can be used in secondary power sources. The purpose of the invention is to increase reliability and efficiency. The converter consists of a power amplifier with transistors 1.2, a current sensor 3, an output transformer 4, a rectifier with filter 5, capacitive dividers 6, 7, a master oscillator 8, a pulse-width modulator 9, a pulse shaper 10, a threshold element 11. Wwe (L

Description

дение пор:)говрго элемента 12, триггеров защиты 13, 14, .элементов задержки 15, 16, симметрирующих триггеров 17, 18, логических трехвходов элементов И 19, 20 обеспечивает защиту транзисторов усилител  мощности путем обеспечени  симметричной по 7 полупериодам работы. Непрерывное симметрирование происходит в течение всего времени действи  перегг-узки. Величина макс, тока через транзисторы может устанавливатьс  опорным уровнем пороговых элементов и регулироватьс . 2 ил.The pores of a switch element 12, protection triggers 13, 14, delay elements 15, 16, balancing triggers 17, 18, logical three-input elements And 19, 20 provide protection to the transistors of the power amplifier by ensuring symmetrical operation over 7 half periods. Continuous balancing takes place throughout the entire duration of the action of frig-narrow. The magnitude of the max, the current through the transistors, can be set by the reference level of the threshold elements and adjusted. 2 Il.

Изобретение относитс  к электротехнике и может быть использовано во вторичных источниках питани . Цель изобретени  - увеличение надежности и КПД конвертора. На фиг. 1 представлена схема конвертора; на фиг. 2 - временные диаграммы , по сн ющие работу схемы. Конвертор состоит из транзисторов Iи 2 усилител  мощности, датчика 3 тока, выходного трансформатора 4, выпр мител  с индуктивно-емкостным фильтром 5, емкостных делителей 6 и 7 задающего генератора 8, щиротно-импульсног о модул тора 9, формировател  10 импульсов, пороговых элементов IIи 12, триггеров 13 и 14 защиты, элементов 15 и 16 задержки, симметрирующих триггеров 17 и 18, логических трехвходовых элементов И 19 и 20. Схема работает следующим образом В номинальном режиме работы сигналы с выходов датчика тока не превышают опорного уровн  пороговых эле ментов 11 и 12. При этом триггеры 13 и 14 защиты, элементы 15 и 17 задержки , симметрирующие триггеры 17 и 18 наход тс  в исходном состо нии и не оказывают вли ние на прохождени управл ющих сигналов с выхода широтно-импульсного модул тора 9 через ло гические элементы И 19 и 20 в входны цепи транзисторов 1 и 2 усилител  мощности. В случае, если ток одного из тран зисторов усилител  мощности, наприме транзистора 1, в момент времени t (см. фиг. 2) превышает заданную величину , сигнал с первого выхода датчика 3 тока, превышает опорный уровень порогового элемента 12 и перево дит его в рабочее состо ние (U,) . Выходной сигнал порогового элемента 12 переводит триггер 14 защиты в рабочее состо ние (иц ). Триггер 14 защиты своим выходным сигналом в момент времени t производит запирание логического элемента 20, а,следовательно, и запирание транзистора 1 усилител  мощности до конца полупериода преобразовани  t ( и,„, I,). В момент времени t, триггер 14 защиты возвращаетс  в исходное состо ние (и,ф ) выходным сигналом формировател  10 импульсов (и,р ) . В момент времени t выходной сигнал триггера 14 защиты поступает на вход элемента 16 задержки. Элемент 16 задержки в момент времени t( вырабатывает кратковременный импульс. Данный импульс сдвинут относительно момента времени tj на врем , равное половине периода преобразовани  (Т/2) конвертора (U,j) . Выходной сигнал элемента 16 задержки времени t переводит в рабо|чее состо ние симметрирующий триггер 18 (U,g). Симметрирующий триггер 18 своим выходным сигналом в момент времени tg производит запирание логического элемента 19, а следовательно, и запирание транзистора 2 усилител  мощности до конца полупериода преобразовани  tg(U, , 12) В момент времени tg симметрирующий триггер 18 возвращаетс  в исходное состо ние (U,g) выходным сигналом формировател  19 (U,o ). В случае, если ток транзистора 2 усилител  мощности превышает заданную величину, схема работает аналогично . При этом работает пороговый элемент 11 и переводит триггер 13 защиты в рабочее состо ние. ВыходнойThe invention relates to electrical engineering and can be used in secondary power sources. The purpose of the invention is to increase the reliability and efficiency of the converter. FIG. 1 shows the converter circuit; in fig. 2 - timing diagrams explaining the operation of the scheme. The converter consists of transistors Ii 2 power amplifier, current sensor 3, output transformer 4, rectifier with inductive capacitive filter 5, capacitive dividers 6 and 7 of master oscillator 8, modulator 9 pulse-oscillator, pulse generator 10, threshold elements II and 12, protection triggers 13 and 14, delay elements 15 and 16, balancing triggers 17 and 18, logical three-input elements AND 19 and 20. The circuit operates as follows In the nominal operating mode, the signals from the current sensor outputs do not exceed the reference level of the threshold elec 11 and 12. At the same time, the protection triggers 13 and 14, delay elements 15 and 17, balancing triggers 17 and 18 are in the initial state and do not affect the passage of the control signals from the output of the pulse-width modulator 9 through the loop The elements are 19 and 20 in the input circuits of the transistors 1 and 2 of the power amplifier. If the current of one of the transistors of the power amplifier, for example, transistor 1, at time t (see Fig. 2) exceeds a predetermined value, the signal from the first output of current sensor 3 exceeds the reference level of the threshold element 12 and converts it to operating condition (U,). The output of the threshold element 12 puts the protection trigger 14 into the operational state (IC). The protection trigger 14, with its output signal at time t, locks the logic element 20 and, therefore, locks the transistor 1 of the power amplifier until the end of the transformation half-period t (i, i, i). At time t, the protection trigger 14 returns to the initial state (u, φ) by the output signal of the pulse driver 10 (i, p). At time t, the output signal of the protection trigger 14 arrives at the input of delay element 16. Delay element 16 at time t (produces a short pulse. This pulse is shifted relative to time tj by a time equal to half of the conversion period (T / 2) of the converter (U, j). The output signal of time delay element 16 converts to state balancing trigger 18 (U, g). Balancing trigger 18 with its output signal at time tg locks logic element 19 and, therefore, locks transistor 2 of the power amplifier until the end of the transformation half-period tg (U, 12) and the tg balancing trigger 18 returns to the initial state (U, g) by the output signal of the driver 19 (U, o). In the case that the current of the transistor 2 of the power amplifier exceeds a predetermined value, the circuit works similarly. protection trigger 13 is operational. Output

3131

сигнал последнего закрывает логический элемент И 19, а следовательно, и транзистор 2 усилител  мощности до конца полупериода преобразовани  конвертора . Одновременно выходной сигнал триггера 13 защиты запускает злемент 15 задержки, который через врем ,, равное половине периода преобразовани  (Т/2), вырабатывает кратковременный импульс дл  запуска симметрирующего триггера 17. Последний сработает и закрывает логический элемент И 20, а следовательно, и транзистор 1 усилител  мощности до конца полупериода преобразовани . Восстановление триггеров 13 и 17 в исходное состо ние осуществл етс  выходным сигналом формировател  10 импульсов.the signal of the latter closes the AND 19 gate and, consequently, the transistor 2 of the power amplifier to the end of the converter half-period. At the same time, the output signal of the protection trigger 13 triggers a delay element 15, which, after a time equal to half the conversion period (T / 2), produces a short pulse to start the balancing trigger 17. The latter triggers and closes the AND 20 gate and, therefore, the transistor 1 power amplifier until the end of the half-cycle conversion. The resetting of the flip-flops 13 and 17 to the initial state is carried out by the output signal of the pulse generator 10.

В данной схеме защита транзисторов усилител  мощности конвертора осуществл етс  в момент возникновени  перегрузки по току (в том же полупериоде преобразовани ), при этом происходит непрерывное симметрирование работы усилител  мощности в течение всего времени действи  перегрузки . Указанные факторы исключают йерегрузку транзисторов усилител  мощности по току, так как величина максимального тока через транзисторы может устанавливатьс , например, опорным уровнем пороговых элементов и может регулироватьс . Это обеспечивает повышение КПД и надежности работы конвертора по сравнению с прототипом .In this scheme, the transistors of the power amplifier of the converter are protected at the moment of the occurrence of an overcurrent (in the same half-cycle of conversion), and a continuous balancing of the operation of the power amplifier occurs during the entire time of the overload action. These factors eliminate the overload of the transistors of the power amplifier over current, since the maximum current through the transistors can be set, for example, by the reference level of the threshold elements and can be adjusted. This provides increased efficiency and reliability of the converter in comparison with the prototype.

740874740874

Claims (1)

Формула изобретени Invention Formula Конвертор, содержащий задающий генератор, св занный через широтноимпульсный модул тор и формирователь 5 импульсов с усилителем мощности, выполненном на двух транзисторах и выходном трансформаторе, выходной выпр митель с фильтром, датчик тока транзисторов усилител  мощности сA converter containing a master oscillator connected through a pulse-width modulator and a driver of 5 pulses with a power amplifier made on two transistors and an output transformer, an output rectifier with a filter, a current sensor transistor power amplifier with двум  выходами и пороговый элемент, отличающийс  тем, что, с целью увеличени  надежности и КПД путем обеспечени  симметричной по полупериодам работы усилител  мощ5 кости, в него введены второй пороговый элемент, два триггера защиты, два элемента задержки, два симметрирующих триггера, два трехвходовых логических элемента И, причем выходы two outputs and a threshold element, characterized in that, in order to increase reliability and efficiency by providing a power amplifier that is symmetrical over half-periods, a second threshold element, two protection triggers, two delay elements, two balancing triggers, two three-input logic elements are introduced into it And, with the outputs 0 датчика тока соединены с входами0 current sensors connected to inputs соответствующих пороговых элементов, выходы которых.св заны с первыми входами соответствующих триггеров защиты , выходы которых св заны с первы ми входами соответствующих элементов И и входами соответствующих элементов задержки, выходы которых соединены с первыми входами соответствующих симметрирующих триггеров, выходыcorresponding threshold elements whose outputs are associated with the first inputs of the corresponding protection triggers, the outputs of which are connected to the first inputs of the corresponding elements AND and the inputs of the corresponding delay elements whose outputs are connected to the first inputs of the corresponding balancing triggers, outputs 0 которых св заны с вторыми входами0 of which are connected to the second inputs элементов И, выходы широтно-импульс|Ного модул тора св заны с третьими входами элементов И, выходы которых соединены с управл ющими входами со ответствующих транзисторов усилител  мощности, а вторые входы триггеров защиты и симметрирующих триггеров с выходом формировател  импульсов.And elements, the outputs of the pulse-width | Nogo modulator are connected to the third inputs of the elements, the outputs of which are connected to the control inputs of the corresponding transistors of the power amplifier, and the second inputs of protection triggers and balancing triggers with the pulse driver output.
SU853880863A 1985-04-08 1985-04-08 Converter SU1274087A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853880863A SU1274087A1 (en) 1985-04-08 1985-04-08 Converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853880863A SU1274087A1 (en) 1985-04-08 1985-04-08 Converter

Publications (1)

Publication Number Publication Date
SU1274087A1 true SU1274087A1 (en) 1986-11-30

Family

ID=21171909

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853880863A SU1274087A1 (en) 1985-04-08 1985-04-08 Converter

Country Status (1)

Country Link
SU (1) SU1274087A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 788094, кл. G 05 F 1/56, 1980. Моин B.C., Лаптев Н.Н. Стабилизированные транзисторные преобразователи. М.: Энерги , 1972, с. 426, рис.11-. Авторское свидетельство СССР № 773860, кл. Н 02 М 3/335, 1980. *

Similar Documents

Publication Publication Date Title
JPS58133037A (en) Power switch circuit
SU1274087A1 (en) Converter
SU978263A1 (en) Device for current protection of converter
SU936310A1 (en) Inverter
SU1628127A1 (en) Voltage converter
SU1598079A1 (en) Asymmetry-protected voltage converter
SU1201821A2 (en) Stabilized voltage converter with protection
RU1772877C (en) Voltage converter with unbalance protection
SU773860A1 (en) Converter
RU2051404C1 (en) Direct-current voltage pulse stabilizer
SU1427519A2 (en) Stabilized d.c. voltage converter
SU1072207A1 (en) Dc voltage converter
SU1427520A1 (en) Stabilized power supply source with built-in protection
SU1741243A1 (en) D c / d c converter
RU2192084C1 (en) Current relay
SU1621160A1 (en) Pulse-width modulator
SU1050061A1 (en) Stabilized voltage converter
SU1695471A1 (en) D c / d c converter
SU674622A2 (en) Switching unit
SU1718347A1 (en) Two-step stabilizing inverter
SU655047A1 (en) Static voltage converter
SU1042126A1 (en) Stabilized protected direct voltage converter
SU1539932A1 (en) Device for control of transistor converter
SU1365236A1 (en) Protected stabilizing source of secondary power supply
SU1721804A1 (en) Control pulse driver