JPH0242506A - Sequence program checking system - Google Patents

Sequence program checking system

Info

Publication number
JPH0242506A
JPH0242506A JP63193686A JP19368688A JPH0242506A JP H0242506 A JPH0242506 A JP H0242506A JP 63193686 A JP63193686 A JP 63193686A JP 19368688 A JP19368688 A JP 19368688A JP H0242506 A JPH0242506 A JP H0242506A
Authority
JP
Japan
Prior art keywords
program
ladder diagram
operator
hypothetical
stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63193686A
Other languages
Japanese (ja)
Inventor
Kunio Tanaka
久仁夫 田中
Hirosuke Chiba
千葉 弘介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fanuc Corp
Original Assignee
Fanuc Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fanuc Corp filed Critical Fanuc Corp
Priority to JP63193686A priority Critical patent/JPH0242506A/en
Publication of JPH0242506A publication Critical patent/JPH0242506A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To shorten the debugging time by securing such a constitution where an operator can be aware of a stack using mistake if occurs in one net of a program and also can easily correct this mistake in an interactive way. CONSTITUTION:A desired circuit diagram is shown on the display screen of a program producing device 1. While a programmable controller PC10 receives an external signal from an input circuit 12 and outputs it via an output circuit 13 after converting the signal level. In this case, a read stack instruction of a step 2 and an AND stack instruction of a step 3 are formed into a pair and show a contact (s). The AND stack instruction of a step 4 is excessive and deleted, and an assumptive ladder diagram converted from an approximate program is displayed. If the key input of an operator shows 'YES' when a message 'OK?' asking the correct or wrong state of the ladder diagram, both the approximate program and the ladder diagram are decided as the sequence equivalent to one net. While an error message is displayed for study if the key input of the operator shows 'NO'.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はシーケンス・プログラム・チェック方式に関し
、特に、入力されたニーモニック形式のプログラムをラ
ダー図に変換して表示装置に表示させ、その表示された
ラダー図を見てオペレータがプログラムの適否を判断す
るシーケンス・プログラム・チェック方式に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a sequence program check method, and in particular, to converting an input mnemonic program into a ladder diagram and displaying it on a display device. This invention relates to a sequence program check method in which an operator judges the suitability of a program by looking at a ladder diagram.

〔従来の技術〕[Conventional technology]

従来、第4図(a)に例示したようなニーモニック形式
のプログラムをオペレータが順次キーインし、変換され
たラダー図を表示装置の表示画面上に表示させていた。
Conventionally, an operator has sequentially keyed in a mnemonic program as exemplified in FIG. 4(a) to display a converted ladder diagram on a display screen of a display device.

第4図(a)のプログラムによる演算結果の状態を第4
図(b)に対比的に示す。まず、ステップ1のリード命
令にて接点A(アドレスXO,O)がスタック・レジス
タのSToにセットされる。次いでステップ2のリード
・スタック命令にて、レジスタの内容が1ビツト左にシ
フトされ、接点B(アドレスR1,4)がSTOへ退避
させられる。ステップ3のオア・スタック命令にて、S
TIに入っている信号とSTOに入っている信号との論
理和がSTOに取り出される。ステップ4のリード・ス
タック命令にて、レジスタが左ヘシフトされ、接点C(
Yl、2)がSTOへ退避させられる。ステップ5のリ
ード。
The state of the calculation result by the program in Fig. 4(a) is shown in the fourth figure.
Figure (b) shows this in contrast. First, a read command in step 1 sets contact A (addresses XO, O) to STo of the stack register. Next, in step 2, the read stack instruction shifts the contents of the register to the left by 1 bit, and contacts B (addresses R1, 4) are saved to STO. In the or stack instruction in step 3, S
The logical sum of the signal in TI and the signal in STO is taken out to STO. With the read stack instruction in step 4, the register is shifted to the left, and contact C (
Yl,2) is evacuated to STO. Step 5 lead.

スタック命令にて、レジスタがさらに左ヘシフトされ、
接点D(Xl、6)がSTOに退避させられる。ステッ
プ6のオア・スタック命令にて、ST1に入っている信
号とSTOに入っている信号との論理和演算が行われて
結果がSTOへ取り出され、ST2に入っている演算結
果がSTIヘシフトされる。ステップ7のアンド・スタ
ック命令にて、STIに入っている演算結果とSTOに
入っている演算結果との論理積演算が行われて、結果が
STOに取り出される。ステップ8のライト命令にて、
STOに入っている演算結果がコイルWl(アドレスR
1,7)に出力される。
With the stack instruction, the register is further shifted to the left,
Contact D (Xl, 6) is evacuated to STO. The OR stack instruction in step 6 performs a logical OR operation on the signal in ST1 and the signal in STO, takes out the result to STO, and shifts the operation result in ST2 to STI. Ru. The AND stack instruction in step 7 performs an AND operation between the operation result stored in the STI and the operation result stored in the STO, and the result is taken out to the STO. In the write command in step 8,
The calculation result stored in STO is sent to coil Wl (address R
1, 7).

第5図に、第4図(a)のプログラムから変換されたラ
ダー図を示す。
FIG. 5 shows a ladder diagram converted from the program in FIG. 4(a).

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

ニーモニック形式のプログラムにおいて、スタック・レ
ジスタへ退避させる命令とスタック・レジスタから取り
出す命令とは一対のものであるから、同一のネットにお
けるそれらの数は等しくなければならない、しかしなが
らネットが複雑になるにつれて誤りを生じ易くなり、ス
タック・レジスタベ退避させる命令が多すぎたり、スタ
ック・レジスタから取り出す命令が多すぎたりすること
がある。
In a mnemonic program, the instruction to save to the stack register and the instruction to fetch from the stack register are a pair, so their numbers in the same net must be equal. However, as the net becomes more complex, errors occur. This may cause too many instructions to be saved to the stack register, or too many instructions to be taken out from the stack register.

こうした誤ったプログラムがラダー図に変換されて表示
装置に表示される場合に、プログラムに誤りが有ること
を示すメツセージは従来、何ら表示されなかった。従っ
て、オペレータが気付かずに見過ごすことも少なくなか
った。
Conventionally, when such an erroneous program is converted into a ladder diagram and displayed on a display device, no message indicating that there is an error in the program is displayed. Therefore, operators often overlooked it without noticing it.

本発明はこのような点に鑑みてなされたものであり、1
ネツト中のスタック使用法に誤りがあることを容易に確
認することの出来るシーケンス・プログラム・チェック
方式を提供することを目的とする。
The present invention has been made in view of the above points, and has the following features:
An object of the present invention is to provide a sequence program check method that can easily confirm that there is an error in stack usage in a network.

〔課題を解決するための手段〕[Means to solve the problem]

本発明では上記課題を解決するために、ニーモニック形
式のプログラムをラダー図に変換して表示装置に表示さ
せ、表示された前記ラダー図を見てオペレータがプログ
ラムの適否を判断するシーケンス・プログラム・チェッ
ク方式において、 スタックレジスタへ退避させる命令と前記スタックレジ
スタから取り出す命令との数が同一ネット中にて食い違
う誤ったプログラムが入力された場合に前記誤ったプロ
グラムに近いニーモニック形式の近似プログラムを仮定
するステップと、前記近似プログラムをラダー図に変換
した仮定ラダー図を前記表示装置に表示させるステップ
と、前記仮定ラダー図の正否をオペレータに問うメツセ
ージを前記表示装置に表示させるステップと、前記仮定
ラダー図の正否をオペレータがキー入力により答えるス
テップと、 オペレータからの前記キー入力が正である場合に前記仮
定ラダー図と前記近似プログラムとを1ネット分のシー
ケンス・プログラムとして確定するステップと、 を有することを特徴とするシーケンス・プログラム・チ
ェック方式、 が提供される。
In order to solve the above problems, the present invention converts a mnemonic program into a ladder diagram and displays it on a display device, and performs a sequence program check in which an operator judges the suitability of the program by looking at the displayed ladder diagram. In the method, when an erroneous program is input in which the number of instructions to be saved to a stack register and the number of instructions taken out from the stack register are different in the same net, a step of assuming an approximate program in a mnemonic format close to the erroneous program. a step of displaying on the display device a hypothetical ladder diagram obtained by converting the approximation program into a ladder diagram; a step of displaying on the display device a message asking the operator whether the hypothetical ladder diagram is correct; The method further comprises: a step of an operator answering whether the key input is correct or incorrect by a key input; and a step of determining the hypothetical ladder diagram and the approximation program as a sequence program for one net if the key input from the operator is positive. A sequence program check method featuring the following features is provided.

〔作用〕[Effect]

スタック・レジスタへ退避させる命令が多すぎる場合に
は、その退避させる命令と対をなす適切な位置にスタッ
ク・レジスタから取り出す命令が有るものとみなした近
似プログラムを仮定する。
If there are too many instructions to be saved to the stack register, an approximate program is assumed that assumes that there is an instruction to be taken out from the stack register at an appropriate position paired with the instruction to be saved.

例えば、先ずアンド・スタック命令があるものとみなし
た近似プログラムを仮定し、これを変換して得られる仮
定ラダー図を表示装置に表示させ、同時に、r OK 
? 」のメツセージを表示させる。
For example, first assume an approximate program that assumes that there is an AND stack instruction, then display the hypothetical ladder diagram obtained by converting this on the display device, and at the same time, r OK.
? ” message will be displayed.

オペレータからの答がrYESJであれば、上記の近似
プログラムと仮定ラダー図とを1ネット分のシーケンス
・プログラムとして確定する。
If the answer from the operator is rYESJ, the above approximate program and hypothetical ladder diagram are determined as a sequence program for one net.

もし、オペレータからの答が「NO」であれば、次いで
オア・スタック命令が有るものとみなした近似プログラ
ムを仮定し、同様の処理をする。
If the answer from the operator is "NO", then an approximate program is assumed that includes an OR/Stack instruction, and the same processing is performed.

オペレータからの答が再びrNOJであった場合には、
余分のリード・スタック命令(スタック・レジスタへ退
避させる命令)を削除した近似プログラムを仮定して同
様の処理をする。
If the answer from the operator is rNOJ again,
Similar processing is performed assuming an approximate program in which the redundant read stack instruction (instruction for saving to the stack register) has been deleted.

それでも尚、オペレータからの答がrNOJであった場
合には、エラー・メツセージを表示して検討を促す。
However, if the answer from the operator is rNOJ, an error message is displayed to prompt consideration.

スタック・レジスタから取り出す命令(アンド・スタッ
ク命令、オア・スタック命令)の方が多すぎる場合には
、その取り出す命令を削除した近似プログラムを仮定し
、これを変換して得られる仮定ラダー図を表示装置に表
示させ、同時に、r OK ’i’ 」のメツセージを
表示させる。オペレータからのキー入力がrYESJな
らば、上記の近似プログラムと仮定ラダー図とを1ネッ
ト分のシーケンス・プログラムとして確定する。
If there are too many instructions taken out from the stack register (and stack instructions, or stack instructions), assume an approximate program in which the instructions to be taken out are deleted, and display a hypothetical ladder diagram obtained by converting this. At the same time, the message "r OK 'i'" is displayed on the device. If the key input from the operator is rYESJ, the above approximate program and hypothetical ladder diagram are determined as a sequence program for one net.

〔実施例〕〔Example〕

以下、本発明の一実施例を図面に基づいて説明する。 Hereinafter, one embodiment of the present invention will be described based on the drawings.

第1図(a)ないしくg)に、本発明のシーケンス・プ
ログラム・チェック方式の処理方法を説明するための図
を示す。スタック・レジスタへ退避させる命令が多すぎ
る、誤ったプログラムの例が第1図(a)に示されてい
る。このままでラダー図に変換した場合には、ステップ
2のリード・スタック命令(RD=STK  Xo、1
)は画面に表示不可能であり、潜在的なプログラムミス
として残ることになる。
FIGS. 1(a) to 1g) are diagrams for explaining the processing method of the sequence program check method of the present invention. An example of an incorrect program in which too many instructions are saved to the stack register is shown in FIG. 1(a). If this is converted to a ladder diagram, the read stack instruction (RD=STK Xo, 1
) cannot be displayed on the screen and remains a potential programming error.

そこで第1図(b)に示すような、対をなすアンド・ス
タック命令(AND −5TK)を挿入した近似プログ
ラムを仮定する。次いで、この近似プログラムを変換し
て得られる仮定のラダー図を表示装置の画面上に表示さ
せ、同時に、仮定ラダー図の正否を問うメツセージとし
てr OK ? Jを表示させる。この段階が第1図(
c)に示されている。オペレータからのキー入力がrY
ESJならば、第1図(b)のプログラムと第1図(C
)のラダー図とを(同一のものであるが)lネット分の
シーケンス・プログラムとして確定する。
Therefore, assume an approximate program in which a pair of AND stack instructions (AND -5TK) is inserted as shown in FIG. 1(b). Next, a hypothetical ladder diagram obtained by converting this approximation program is displayed on the screen of the display device, and at the same time, a message asking whether the hypothetical ladder diagram is correct or not is displayed: r OK? Display J. This stage is shown in Figure 1 (
c). Key input from operator is rY
For ESJ, the program in Figure 1 (b) and the program in Figure 1 (C
) is determined as a sequence program for l-net (although they are the same).

オペレータからのキー入力がrNO,ならば、次に、第
1図(d)に示すような、オア・スタック命令(OR−
5TK)を挿入した近似プログラムを仮定する。次いで
、この近似プログラムを変換したラダー図とr Q K
 ? Jとを画面に表示させる。この段階が第1図(e
)に示されている。オペレータからのキー入力がrYE
sJならば、第1図(d)のプログラムと第1図(e)
のラダー図とが1ネット分のシーケンス・プログラムと
して確定される。
If the key input from the operator is rNO, then the OR stack command (OR-) as shown in FIG.
5TK) is inserted. Next, a ladder diagram obtained by converting this approximation program and r Q K
? Display J on the screen. This stage is shown in Figure 1 (e
) is shown. Key input from operator is rYE
If it is sJ, the program in Figure 1(d) and the program in Figure 1(e)
The ladder diagram is determined as a sequence program for one net.

オペレータからのキー入力が再びrNOJならば、次に
、余分なリード・スタック命令を削除した、第1図(f
)に示すような近似プログラムを仮定する0次いで、こ
の近似プログラムを変換して得られるラダー図とr O
K ? Jのメツセージとを画面に表示させる。この段
階が第1図(g)に示されている。オペレータからの答
がrYEsJならば、第1図(f)のプログラムと第1
図(g)のラダー図とが1ネット分のシーケンス・プロ
グラムとして確定される。
If the key input from the operator is rNOJ again, then the redundant read stack command is deleted (f
), then the ladder diagram obtained by converting this approximate program and r O
K? Display J's message on the screen. This stage is illustrated in FIG. 1(g). If the answer from the operator is rYEsJ, the program in Figure 1(f) and the
The ladder diagram in Figure (g) is determined as a sequence program for one net.

それでも尚、オペレータからのキー入力が「NO」であ
れば、エラー・メツセージを表示して検討を促す。
However, if the key input from the operator is "NO", an error message is displayed to prompt consideration.

第2図(a)ないしくC)に、スタック・レジスタから
取り出す命令が多すぎる場合の、本発明のシーケンス・
プログラム・チェック方式の説明図を示す。第2図(a
)において、ステップ2のリード・スタック命令とステ
ップ3のアンド・スタック命令とが対をなして、第2図
(C)のラダー図における接点Sを表現している。しか
しながら、第2図(a)のステップ4のアンド・スタッ
ク命令は余分のものである。従って、第2図(a)のプ
ログラムをラダー図に変換した場合にもステップ4のア
ンド・スタック命令は表現不可能であり、気付かれない
まま、バグとして潜在する危険がある。
Figures 2(a) to 2(c) show the sequence diagram of the present invention when too many instructions are fetched from the stack register.
An explanatory diagram of the program check method is shown. Figure 2 (a
), the read stack instruction in step 2 and the AND stack instruction in step 3 form a pair to represent the contact point S in the ladder diagram of FIG. 2(C). However, the AND STACK instruction in step 4 of FIG. 2(a) is redundant. Therefore, even when the program shown in FIG. 2(a) is converted into a ladder diagram, the AND stack instruction in step 4 cannot be expressed, and there is a risk that it may remain unnoticed as a bug.

そこで、余分のアンド・スタック命令を削除した、第2
図(b、)のような近似プログラムを仮定する。次に、
この近似プログラムを変換した仮定ラダー図を画面に表
示させる。また、この仮定ラダー図の正否を問うメツセ
ージとしてr OK ? 」を表示させる。オペレータ
からのキー入力が[YESJであれば、第2図(b)の
近似プログラムと第2図(c)の仮定ラダー図とを、1
ネット分のシーケンス・プログラムとして確定する。
Therefore, the second
Assume an approximate program as shown in figure (b,). next,
A hypothetical ladder diagram obtained by converting this approximate program is displayed on the screen. Also, as a message asking whether this hypothetical ladder diagram is correct or not, r OK? " is displayed. If the key input from the operator is YESJ, the approximation program in FIG. 2(b) and the hypothetical ladder diagram in FIG. 2(c) are
Confirm as a sequence program for the net.

もし、オペレータからのキー入力がrNOJならば、エ
ラー・メツセージを表示して検討を促す。
If the key input from the operator is rNOJ, an error message is displayed to prompt consideration.

以上の説明により明らかなようにr OK ? Jのメ
ツセージが表示されることによりオペレータは何らかの
プログラム・ミスの有ったことに気付くことが出来、ま
た、そのプログラム・ミスを対話形式にて容易に修正す
ることが出来る。
As is clear from the above explanation, r OK? By displaying the message J, the operator can notice that some kind of programming error has occurred, and can easily correct the programming error in an interactive manner.

仮定ラダー図と確定したラダー図とは、表示装置の画面
上における反転表示により区別して表示するのが効果的
である。また、反転表示の代わりに色彩を変更して表示
するようにしてもよい。
It is effective to distinguish and display the hypothetical ladder diagram and the confirmed ladder diagram by displaying them inverted on the screen of the display device. Further, instead of displaying in reverse video, the color may be changed and displayed.

第3図に本発明を実施するためのプログラム作成装置と
PC(プログラマブル・コントローラ)のハードウェア
のブロック図を示す。図において、lはプログラム作成
装置、2は表示画面でありCRT、液晶表示装置等が使
用される。表示画面2には、第1図(C)、(e)、(
g)及び第2図(c)に示す表示画面が表示される。3
はファンクションキーであり、削除、複写、変更等のフ
ァンクションを指令する。4は操作キーである。
FIG. 3 shows a hardware block diagram of a program creation device and a PC (programmable controller) for implementing the present invention. In the figure, 1 is a program creation device, 2 is a display screen, and a CRT, liquid crystal display, etc. are used. The display screen 2 shows the images shown in Fig. 1 (C), (e), (
The display screens shown in g) and FIG. 2(c) are displayed. 3
is a function key, which commands functions such as deletion, copying, and modification. 4 is an operation key.

プログラム作成装置1はマイクロプロセッサ構成となっ
ており、上記に説明した表示処理はプログラム作成装置
1内のマイクロプロセッサによって処理される。
The program creation device 1 has a microprocessor configuration, and the display processing described above is processed by the microprocessor within the program creation device 1.

10はPC(プログラマブル・コントローラ)、11は
PC全体を制御するプロセッサである。12は入力回路
であり、外部からの信号を受け、信号レベルを変換して
バスに転送する。13は出力回路であり、内部の出力信
号を外部へ出力する。
10 is a PC (programmable controller), and 11 is a processor that controls the entire PC. An input circuit 12 receives a signal from the outside, converts the signal level, and transfers it to the bus. 13 is an output circuit, which outputs an internal output signal to the outside.

20はROMであり、その内部にはラダープログラムの
実行を管理する管理プログラム21と工作機械等を制御
するためのラダー言語で作成されたラダープログラム2
2等が格納されている。30はRAMであり、各種のデ
ータが格納されており、入力信号、出力信号、補助リレ
ー信号、内部レジスタ信号もここに格納される。
20 is a ROM, which contains a management program 21 for managing the execution of ladder programs and a ladder program 2 written in a ladder language for controlling machine tools, etc.
2nd prize is stored. A RAM 30 stores various data, including input signals, output signals, auxiliary relay signals, and internal register signals.

40はプログラム作成装置用のインタフェースであり、
バスとプログラム作成装置を接続するためのインタフェ
ース回路である。
40 is an interface for the program creation device;
This is an interface circuit for connecting a bus and a program creation device.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明では、プログラムの1ネツト
中にスタック使用ミスが有った場合に、そのミスの存在
にオペレータが気付くことが出来、また、対話形式で容
易にそのミスを修正できるようにしたので、デバッグに
要する時間が短縮され、シーケンス・プログラム全体の
作成時間が大幅に短縮される。
As explained above, in the present invention, when a stack usage error occurs in one net of a program, the operator can notice the existence of the error and can easily correct the error in an interactive manner. As a result, the time required for debugging is shortened, and the time required to create the entire sequence program is significantly shortened.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(a)ないしくg)はスタック・レジスタへ退避
させる命令が多すぎる場合の本発明のシーケンス・プロ
グラム・チェック方式の処理方法を示す説明図、 第2図(a)ないしくC)はスタック・レジスタから取
り出す命令が多すぎる場合の、本発明による処理方法を
示す説明図、 第3図は本発明を実施するためのプログラム作成装置と
PC(プログラマブル・コントローラ)のハードウェア
のブロック図、 第4図(a)及び(b)はプログラム例と演算結果の状
態とを対比的に示した従来技術の説明図、第5図は第4
図のプログラムを変換して得られるラダー図である。 AM 40・ インタフェース 特許出願人 ファナック株式会社 代理人   弁理士  服部毅巖 1−・・・・・・−一−−−−−・プログラム作成装置
2・・・−−−−一−・・・・・・−表示画面3−・−
−−−−一−−・・ファンクションキー4−−−一−・
−・−・操作キー 10・−一−−−−−−−・・−・・PC(7’ログラ
マプル・コントローラ) 11−・−・−・・−・プロセンサ 20−・・−・−・・・−・ROM 第4図 第5図 第 図
Fig. 1 (a) to g) is an explanatory diagram showing the processing method of the sequence program check method of the present invention when too many instructions are saved to the stack register, and Fig. 2 (a) to c) 3 is an explanatory diagram showing a processing method according to the present invention when too many instructions are fetched from a stack register, and FIG. 3 is a block diagram of the hardware of a program creation device and a PC (programmable controller) for implementing the present invention. , FIGS. 4(a) and 4(b) are explanatory diagrams of the prior art showing a program example and the state of the calculation result in contrast, and FIG.
It is a ladder diagram obtained by converting the program shown in the figure. AM 40・Interface patent applicant Fanuc Co., Ltd. Agent Patent attorney Takeshi Hattori 1-・・・・・・--1--Program creation device 2------1-... ...-Display screen 3--
−−−−1−−・Function key 4−−−1−・
-・-・Operation keys 10・−1−−−−−−−・・−・・PC (7' Logramaple controller) 11−・−・−・・・・Prosensor 20−・・−・−・・・-・ROM Figure 4 Figure 5 Figure

Claims (3)

【特許請求の範囲】[Claims] (1)ニーモニック形式のプログラムをラダー図に変換
して表示装置に表示させ、表示された前記ラダー図を見
てオペレータがプログラムの適否を判断するシーケンス
・プログラム・チェック方式において、 スタックレジスタへ退避させる命令と前記スタックレジ
スタから取り出す命令との数が同一ネット中にて食い違
う誤ったプログラムが入力された場合に前記誤ったプロ
グラムに近いニーモニック形式の近似プログラムを仮定
するステップと、前記近似プログラムをラダー図に変換
した仮定ラダー図を前記表示装置に表示させるステップ
と、前記仮定ラダー図の正否をオペレータに問うメッセ
ージを前記表示装置に表示させるステップと、前記仮定
ラダー図の正否をオペレータがキー入力により答えるス
テップと、 オペレータからの前記キー入力が正である場合に前記仮
定ラダー図と前記近似プログラムとを1ネット分のシー
ケンス・プログラムとして確定するステップと、 を有することを特徴とするシーケンス・プログラム・チ
ェック方式。
(1) In the sequence program check method, where a mnemonic program is converted into a ladder diagram and displayed on a display device, and an operator judges the suitability of the program by looking at the displayed ladder diagram, the program is saved to a stack register. a step of assuming an approximate program in a mnemonic format close to the erroneous program when an erroneous program in which the number of instructions and the number of instructions taken out from the stack register are different in the same net is input; displaying the hypothetical ladder diagram converted into the above on the display device, displaying on the display device a message asking the operator whether the hypothetical ladder diagram is correct or not, and the operator answering whether the hypothetical ladder diagram is correct or incorrect by inputting a key. and a step of determining the hypothetical ladder diagram and the approximate program as a sequence program for one net if the key input from the operator is positive. method.
(2)前記仮定ラダー図と前記確定したラダー図とを、
前記表示装置における反転表示により区別して表示する
ことを特徴とする特許請求の範囲第1項記載のシーケン
ス・プログラム・チェック方式。
(2) The hypothetical ladder diagram and the confirmed ladder diagram,
2. The sequence program check method according to claim 1, wherein the display is distinguished by reverse display on the display device.
(3)前記仮定ラダー図と前記確定したラダー図とを、
前記表示装置における色彩変更により区別して表示する
ことを特徴とする特許請求の範囲第1項記載のシーケン
ス・プログラム・チェック方式。
(3) The hypothetical ladder diagram and the confirmed ladder diagram,
2. The sequence program check system according to claim 1, wherein the display is distinguished by changing colors on the display device.
JP63193686A 1988-08-03 1988-08-03 Sequence program checking system Pending JPH0242506A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63193686A JPH0242506A (en) 1988-08-03 1988-08-03 Sequence program checking system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63193686A JPH0242506A (en) 1988-08-03 1988-08-03 Sequence program checking system

Publications (1)

Publication Number Publication Date
JPH0242506A true JPH0242506A (en) 1990-02-13

Family

ID=16312097

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63193686A Pending JPH0242506A (en) 1988-08-03 1988-08-03 Sequence program checking system

Country Status (1)

Country Link
JP (1) JPH0242506A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002229927A (en) * 2001-02-01 2002-08-16 Howa Mach Ltd Control program and input-output control method based on flag information

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002229927A (en) * 2001-02-01 2002-08-16 Howa Mach Ltd Control program and input-output control method based on flag information

Similar Documents

Publication Publication Date Title
WO1990000764A1 (en) Interactive numerical controller
JPH0242506A (en) Sequence program checking system
KR100396680B1 (en) Method for diagnosing of digital TV
JPH0585927B2 (en)
JPS6211369B2 (en)
JPS62160506A (en) Correcting method for program of numerical controller
JPH02253305A (en) Signal tracing system for programmable controller
JPS6063612A (en) Control execution process monitor system
JPS6334604A (en) Programmable controller
JPH0991169A (en) Automatic test procedure manual preparation system
JPH01277904A (en) Program display system for pc
JPH0353303A (en) Program input device for programmable controller
JP2653409B2 (en) Programmable controller program development equipment
JPS58105302A (en) Illustrating programming device of programmable controller
JPH08286714A (en) Monitor device for programmable display device
JPH11191072A (en) Debug break processing method and debug processor
JPH05210372A (en) Character display method
JPS59160233A (en) Automatic recording system for input/output operating data of display device
JPH06110797A (en) Information processor
JPH05334015A (en) Magnetic disk device fault reporting system
JPS62162110A (en) Self diagnosing device for controller
JPH07120190B2 (en) Programmable controller error display device
JPH06110546A (en) Control monitor device
JPH05297840A (en) Flat display device
JPH0675608A (en) Monitoring device for programmable controller