JPH0239549A - Semiconductor-water supporting method - Google Patents

Semiconductor-water supporting method

Info

Publication number
JPH0239549A
JPH0239549A JP63191367A JP19136788A JPH0239549A JP H0239549 A JPH0239549 A JP H0239549A JP 63191367 A JP63191367 A JP 63191367A JP 19136788 A JP19136788 A JP 19136788A JP H0239549 A JPH0239549 A JP H0239549A
Authority
JP
Japan
Prior art keywords
single crystal
silicon single
wafer
semiconductor wafer
wafers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63191367A
Other languages
Japanese (ja)
Inventor
Noboru Terao
寺尾 襄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP63191367A priority Critical patent/JPH0239549A/en
Publication of JPH0239549A publication Critical patent/JPH0239549A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To prevent bending and distortion of a wafer or occurrence of crystal defect and cracking by suspending and supporting the wafers so that the surfaces of the semiconductor wafers are kept at the vertical state. CONSTITUTION:A hole 3 is formed in each silicon single crystal wafer 1. A supporting rod 2 made of quartz is inserted in the hole 3. The silicon single crystal wafers 1 are suspended and supported with the supporting rod 2. In this way, a plurality of the silicon single crystal wafers 1 are suspended from the supporting rod 2 at a constant interval. Both ends of the supporting rod 2 are supported with supporting jigs 6. Then, the wafers are inserted in a silica tube 4. The inside of the silica tube 4 is filled with suitable gas atmosphere and heated. The silicon single crystal wafers 1 undergo heat treatment. The diameter of the hole 3 is formed so that it is slightly larger than the supporting rod 2. Even if the supporting rod 2 is slightly inclined, the surface of each silicon single crystal wafer 1 is always kept in the vertical state.

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、たとえば熱処理等の際に、半導体ウェハを
支持する方法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method of supporting a semiconductor wafer during, for example, heat treatment.

[従来の技術および発明が解決しようとする課題]シリ
コン!11−結晶ウエバ等の半導体ウェハは、酸化、不
純物導入、薄膜デポジションまたはアニル等の目的で、
適当な雰囲気下に加熱し熱処理される場合がある。第5
A図は、このような熱処理の際における従来の半導体ウ
ェハの支持方法の一例を示す側方断面図である。また、
第5B図は、第5A図におけるVB−VB線に沿う断面
図である。熱処理の対象となるシリコン単結晶ウェハ6
1は、石英製の支持台62に形成された溝63にその下
部を嵌めて並べられる。次に、第5A図および第5B図
に示すように、石英管64内に、この支持台62を挿入
し、石英管64内を適当なガス雰囲気にし加熱して、シ
リコン単結晶ウェハ61を熱処理している。このように
、支持台62に1し成された溝63に、シリコン単結晶
ウェハ61を1枚ごとに並べて処理しているのは、各シ
リコン単結晶ウェハにかかる機械的な応力をできるだけ
小さくし、またそれぞれのシリコン単結晶ウェハが同等
な条件で雰囲気と接触できるようにして、シリコン単結
晶ウェハに対する加熱を均一に行なうようにするためで
ある。加熱は、一般に1000℃前後の高温でなされる
[Problems to be solved by conventional technology and inventions] Silicon! 11-Semiconductor wafers such as crystal wafers are subjected to oxidation, impurity introduction, thin film deposition, annealing, etc.
It may be heat treated by heating in an appropriate atmosphere. Fifth
FIG. A is a side sectional view showing an example of a conventional method of supporting a semiconductor wafer during such heat treatment. Also,
FIG. 5B is a sectional view taken along the line VB-VB in FIG. 5A. Silicon single crystal wafer 6 to be subjected to heat treatment
1 are arranged with their lower parts fitted into grooves 63 formed in a support base 62 made of quartz. Next, as shown in FIGS. 5A and 5B, this support base 62 is inserted into the quartz tube 64, and the inside of the quartz tube 64 is heated to create a suitable gas atmosphere to heat-treat the silicon single crystal wafer 61. are doing. The reason why the silicon single crystal wafers 61 are lined up one by one in the groove 63 formed in the support stand 62 is to minimize the mechanical stress applied to each silicon single crystal wafer. This is also to enable each silicon single crystal wafer to come into contact with the atmosphere under the same conditions so that the silicon single crystal wafers can be heated uniformly. Heating is generally done at a high temperature of around 1000°C.

第6図は、第5A図および第5B図に示す従来の半導体
ウェハの支持方法における半導体ウェハの支持状態を示
す拡大側面図である。第6図に示すように、支持台62
の溝63は、シリコン単結晶ウェハ61の厚みよりも大
きいので、シリコン単結晶ウェハ61は完全な垂直状態
には支持されず、やや傾いた状態で支持される。このよ
うな状態において、シリコン単結晶ウェハ61は、満6
3の上方端の支点65で支えられており、シリコン単結
晶ウェハ61には、第6図に想像線で示すような形状に
シリコン単結晶ウェハ61を湾曲させようとする機械的
な応力が働く。熱処理の際に、このような機械的応力が
シリコン単結晶ウェハに働くと、ウェハの曲がりや歪の
原因となったり、あるいは結晶欠陥の発生やウェハの割
れを生じる原因となる。
FIG. 6 is an enlarged side view showing how a semiconductor wafer is supported in the conventional semiconductor wafer supporting method shown in FIGS. 5A and 5B. As shown in FIG.
Since the groove 63 is larger than the thickness of the silicon single crystal wafer 61, the silicon single crystal wafer 61 is not supported in a completely vertical state but is supported in a slightly inclined state. In this state, the silicon single crystal wafer 61 is completely
The silicon single crystal wafer 61 is supported by a fulcrum 65 at the upper end of the silicon single crystal wafer 61, and mechanical stress acts on the silicon single crystal wafer 61 to bend the silicon single crystal wafer 61 into the shape shown by the imaginary line in FIG. . If such mechanical stress is applied to a silicon single crystal wafer during heat treatment, it may cause the wafer to bend or distort, or cause crystal defects or cracks in the wafer.

第7A図は、従来の半導体ウェハの支持方法の他の例を
示す側面図である。第7A図に示すように、支持板76
の上に、シリコン単結晶ウェハ71を水平に置いて熱処
理すれば、上述の従来方法のような大きなシリコン単結
晶ウェハの湾曲は防I卜することができる。しかしなが
ら、この場合も、第7B図に拡大側面図で示すように、
シリコン単結晶ウェハ71および支持板76のそれぞれ
の接触面は、完全な平面ではないので、たとえば支点7
5aおよび支点75bなどの複数の支点で支持された状
態となっている。したがって、このような方法によって
も、やはりシリコン単結晶ウェハの微小部分での湾曲を
生し、結晶欠陥の発生等の原因となる。さらに、この従
来の方法では、支持板76と接触している部分と接触し
ていない部分とが存在し、それぞれの部分における熱伝
導が異なるので、温度分布が不均一となり、機械的応力
発生の原因となる。
FIG. 7A is a side view showing another example of the conventional method for supporting a semiconductor wafer. As shown in FIG. 7A, the support plate 76
If the silicon single crystal wafer 71 is placed horizontally on top of the silicon wafer 71 and subjected to heat treatment, it is possible to prevent warping of a large silicon single crystal wafer as in the conventional method described above. However, in this case as well, as shown in the enlarged side view in FIG. 7B,
Since the contact surfaces of the silicon single crystal wafer 71 and the support plate 76 are not completely flat, for example, the fulcrum 7
It is in a state where it is supported by a plurality of fulcrums such as 5a and fulcrum 75b. Therefore, even with such a method, the silicon single crystal wafer is still bent in minute portions, which causes crystal defects and the like. Furthermore, in this conventional method, there are parts that are in contact with the support plate 76 and parts that are not in contact with it, and the heat conduction in each part is different, resulting in uneven temperature distribution and the occurrence of mechanical stress. Cause.

この発明の目的は、かかる従来の欠点を解消するためな
されたものであり、半導体ウェハを支持する際、半導体
ウェハにかかる機械的応力を最小限にすることのできる
、半導体ウェハの支持方法を提1共することにある。
An object of the present invention has been made to eliminate such conventional drawbacks, and to provide a method for supporting a semiconductor wafer that can minimize the mechanical stress applied to the semiconductor wafer when supporting the semiconductor wafer. There is one thing we can do together.

[課題を解決するための手段] この発明の支持方法では、半導体ウェハの面が垂直状態
に保たれるように、半導体ウェハを吊り下げて支持する
ことを特徴としている。
[Means for Solving the Problems] The supporting method of the present invention is characterized in that the semiconductor wafer is suspended and supported so that the surface of the semiconductor wafer is maintained in a vertical state.

[作用] この発明の支持方法では、半導体ウェハを吊り下げて支
持しているため、半導体ウェハは常に自重によって、半
導体ウェハの重心が、半導体ウェハを支持している支持
点の中心点に対し垂直方向に位置するよう保たれる。こ
のため、半導体ウェハの面は常に垂直状態に保たれ、半
導体ウェハを湾曲させるような機械的な応力はかからな
い。
[Operation] In the supporting method of the present invention, since the semiconductor wafer is suspended and supported, the semiconductor wafer's center of gravity is always perpendicular to the center point of the support point supporting the semiconductor wafer due to its own weight. It is kept in position in the direction. Therefore, the surface of the semiconductor wafer is always kept vertical, and no mechanical stress is applied to the semiconductor wafer that would cause it to curve.

[実施例] 第1A図は、この発明の第1の実施例を説明するための
装置を示す側方断面図であり、第1B図は、第1A図に
おけるIB−IB線に沿う断面図である。また、第2B
図は第1の実施例における半導体ウェハを示す正面図で
ある。第2B図に示すように、シリコン単結晶ウェハ1
には、穴3が形成され、この穴3に石英製の支持棒2が
挿入され、シリコン単結晶ウェハ1は支持棒2により吊
り下げられて支持されている。このようにして、複数の
シリコン単結晶ウェハ1を、支持棒2に一定間隔で吊り
下げ、第1A図および第1B図で示すように支持棒2の
両端を支持治具6で支持する。
[Embodiment] Fig. 1A is a side sectional view showing an apparatus for explaining a first embodiment of the present invention, and Fig. 1B is a sectional view taken along line IB-IB in Fig. 1A. be. Also, 2nd B
The figure is a front view showing a semiconductor wafer in the first embodiment. As shown in FIG. 2B, a silicon single crystal wafer 1
A hole 3 is formed in the hole 3, a support rod 2 made of quartz is inserted into the hole 3, and the silicon single crystal wafer 1 is suspended and supported by the support rod 2. In this way, a plurality of silicon single crystal wafers 1 are suspended from the support rod 2 at regular intervals, and both ends of the support rod 2 are supported by the support jig 6 as shown in FIGS. 1A and 1B.

次に、石英管4中に挿入し、石英管4の中を適当なガス
雰囲気にして加熱し、シリコン単結晶ウェハ1を熱処理
する。
Next, the silicon single crystal wafer 1 is inserted into a quartz tube 4 and heated by creating a suitable gas atmosphere inside the quartz tube 4 to heat-treat the silicon single crystal wafer 1 .

この実施例では、シリコン単結晶ウェハ1に穴3を形成
しているが、シリコン単結晶ウェハ1に直接穴3を形成
すると、シリコン単結晶ウェハ1が割れるなどの問題を
生じる場合がある。そこで、スライスする前のインゴッ
トの状態のときに、ポーリングにより貫通した穴を形成
し、その後にスライスしてウェハとし、所定位置に穴を
有したシリコン単結晶ウェハを得る方法が推奨される。
In this embodiment, holes 3 are formed in silicon single crystal wafer 1, but if holes 3 are formed directly in silicon single crystal wafer 1, problems such as cracking of silicon single crystal wafer 1 may occur. Therefore, a recommended method is to form penetrating holes by poling in the ingot state before slicing, and then slice into wafers to obtain silicon single crystal wafers with holes at predetermined positions.

第2A図は、第2B図のIIA−IIA線に沿う断面図
である。第2A図に示されるように、シリコン単結晶ウ
ェハ1に形成される穴3の径は、支持棒2よりも若干大
きく形成されている。このため、シリコン単結晶ウェハ
1は、支持棒2のまわりで自由に回転することができる
ようにされている。
FIG. 2A is a sectional view taken along line IIA-IIA in FIG. 2B. As shown in FIG. 2A, the diameter of the hole 3 formed in the silicon single crystal wafer 1 is slightly larger than that of the support rod 2. As shown in FIG. Therefore, the silicon single crystal wafer 1 can freely rotate around the support rod 2.

したがって、第2A図に示すように、支持棒2が完全に
水平ではなく、やや傾いた状態であっても、シリコン単
結晶ウェハ1は、自重により常にシリコン単結晶ウェハ
1の重心が支持棒2との接点である支点5に対し垂直方
向に位置しており、シリコン単結晶ウェハ1の面は常に
垂直状態に保たれる。このため、シリコン単結晶ウェハ
1には、湾曲させるように機械的な曲げ応力がかからず
、1000℃前後の高い温度に加熱しても、結晶欠陥の
発生や、ウェハの曲がりあるいは歪等が発生することは
なく、ウェハの割れ等を生じることもない。特に、半導
体ウェハの面積が大きくなるほど、支持の際の機械的応
力が問題となるので、この発明は特にウェハ面積の大き
い半導体ウェハを支持する場合により釘効なものとなる
Therefore, as shown in FIG. 2A, even if the support rod 2 is not completely horizontal and is slightly inclined, the center of gravity of the silicon single crystal wafer 1 will always be on the support rod 2 due to its own weight. The surface of the silicon single crystal wafer 1 is always maintained in a vertical state. Therefore, no mechanical bending stress is applied to the silicon single crystal wafer 1 to cause it to curve, and even if it is heated to a high temperature of around 1000°C, crystal defects, bending or distortion of the wafer, etc. will not occur. This does not occur, and the wafer does not crack. In particular, as the area of a semiconductor wafer becomes larger, mechanical stress during support becomes a problem, so the present invention is particularly effective when supporting a semiconductor wafer having a large wafer area.

さらに、この実施例で用いている支持t+2は、従宋用
いられているような石英製の支持台に比べ、体噴が小さ
く、このため熱容量が小さい。またシリコン単結晶ウェ
ハが垂直状態に維持されるので、均一な加熱かi■能と
なり、シリコン!J1結晶ウェハにかかる熱ストレスを
最小限にすることができる。
Furthermore, the support t+2 used in this embodiment has a smaller body diameter than the quartz support used in the Congo and Song Dynasties, and therefore has a small heat capacity. In addition, since the silicon single crystal wafer is maintained in a vertical position, uniform heating is possible, and silicon! Thermal stress applied to the J1 crystal wafer can be minimized.

上述の実施例では、シリコンlli結晶ウェハに1つの
円形の穴を形成した実施例を示したが、穴の形状や個数
は支持する目的やその他の条件に応じて、適宜選択する
ことができる。また、半導体ウェハに形成する支持部分
の形状は、穴に限定されるものではなく、たとえば切欠
や突起等であってもよい。
In the above embodiment, one circular hole was formed in the silicon LLI crystal wafer, but the shape and number of holes can be appropriately selected depending on the purpose of support and other conditions. Further, the shape of the support portion formed on the semiconductor wafer is not limited to a hole, and may be, for example, a notch or a protrusion.

これらの例を、第3A図〜第3F図に示す。第3A図に
示す例では、シリコン単結晶ウェハ11の上方に2つの
穴13が形成されており、2カ所でシリコン単結晶ウェ
ハ11を支持する。第3B図に示す例では、シリコン単
結晶ウェハ21の上方に、長い穴23が形成されている
。この穴23には、複数の支持棒等を通して支持するこ
とができる。第3C図に示す例では、シリコン単結晶ウ
ェハ31の上方に、両サイドから内側に向かって延びる
切欠33が形成されている。この切欠33に支持棒等を
通して支持することができる。第3D図に示す例では、
シリコン単結晶ウェハ41の上方に、両サイドに向かっ
て内側から外側に延びる突起43が形成されている。こ
のような突起43に、支持棒を係止して、支持すること
ができる。
Examples of these are shown in FIGS. 3A-3F. In the example shown in FIG. 3A, two holes 13 are formed above the silicon single crystal wafer 11, and the silicon single crystal wafer 11 is supported at two locations. In the example shown in FIG. 3B, a long hole 23 is formed above the silicon single crystal wafer 21. In the example shown in FIG. A plurality of support rods or the like can be passed through this hole 23 for support. In the example shown in FIG. 3C, cutouts 33 are formed above the silicon single crystal wafer 31, extending inward from both sides. A support rod or the like can be passed through this notch 33 for support. In the example shown in Figure 3D,
Protrusions 43 are formed above the silicon single crystal wafer 41, extending from the inside to the outside toward both sides. A support rod can be engaged with and supported by such a protrusion 43.

第3E図は、シリコン単結晶ウェハ51の上方に、面方
向に沿って延びる満53を形成した例を示している。ま
た、第3F図は、第3E図に示すシリコン単結晶ウェハ
51の側面図である。このような実施例では、溝53の
延びる方向に沿って、支持棒を引掛けることにより、シ
リコン単結晶ウェハ51を支持することかできる。
FIG. 3E shows an example in which a groove 53 extending along the surface direction is formed above the silicon single crystal wafer 51. As shown in FIG. Moreover, FIG. 3F is a side view of the silicon single crystal wafer 51 shown in FIG. 3E. In such an embodiment, the silicon single crystal wafer 51 can be supported by hooking a support rod along the direction in which the groove 53 extends.

第4A図は、この発明の第7の実施例における支持棒を
示す側面図である。また、′yjS4B図は、第4A図
におけるTVB−TVB線に沿う断面図である。第4A
図および第4B図に示す実施例のように、支持棒12の
上方部に、凸部12aを複数設けて、この凸部12aの
間で半導体ウェハの位置を位置決めしてもよい。また、
支持棒に四部を形成して位置決めしてもよい。
FIG. 4A is a side view showing a support rod in a seventh embodiment of the invention. Moreover, 'yjS4B is a sectional view taken along the TVB-TVB line in FIG. 4A. 4th A
As in the embodiment shown in FIGS. and 4B, a plurality of protrusions 12a may be provided on the upper part of the support rod 12, and the position of the semiconductor wafer may be determined between the protrusions 12a. Also,
The support rod may be formed with four parts for positioning.

なお、実施例では、シリコン単結晶ウェハを例示して説
明したが、半導体ウェハであれば、その他のものの支持
にもこの発明は適用される。また、実施例では、半導体
ウェハを支持する手段の材質として石英を例示して説明
したが、たとえばポリシリコン、BN、アルミナおよび
グラファイトなどのように、1000℃レベルの高温に
耐え得る強度のあるものであれば、熱処理の際の支持手
段として用いることができる。
In the embodiments, a silicon single crystal wafer has been described as an example, but the present invention is also applicable to supporting other semiconductor wafers. In addition, in the embodiment, quartz was used as an example of the material for supporting the semiconductor wafer, but other materials such as polysilicon, BN, alumina, and graphite, which are strong enough to withstand high temperatures of 1000° C. If so, it can be used as a support means during heat treatment.

以上の説明では、この発明の支持方法を、熱処理の際の
支持方法として説明しているが、この発明の支持方法は
、熱処理の際の支持に限定されるものではなく、その他
の工程、たとえば一般的な半導体ウェハの運搬の工程の
際の支持方法として適用することもできる。このような
運搬工程にこの発明を適用した場合にも、半導体ウェハ
には曲げ応力等がかからないので、従来歩留りの低下の
原因の1つであったウェハの割れ等を防ぐことができる
。当然のことながら、このように高い温度のかからない
場合には、半導体ウェハを吊り下げて支持する手段の材
質として、耐熱性が要求されないので、ポリスチレンや
その池のプラスチック等を利用することができる。
In the above description, the supporting method of the present invention has been explained as a supporting method during heat treatment, but the supporting method of the present invention is not limited to supporting during heat treatment, but can be applied to other steps, such as It can also be applied as a support method during a general semiconductor wafer transportation process. Even when the present invention is applied to such a transportation process, since no bending stress or the like is applied to the semiconductor wafer, it is possible to prevent cracking of the wafer, which has conventionally been one of the causes of a decrease in yield. Naturally, if such high temperatures are not applied, the material for the means for suspending and supporting the semiconductor wafer does not need to be heat resistant, so polystyrene or similar plastics can be used.

[発明の効果コ この発明の半導体ウェハの支持方法によれば、半導体ウ
ェハの面が垂直状態に保たれるように半導体ウェハを吊
り下げて支持しているので、半導体ウェハにかかる機械
的な応力を最小限にすることができる。このため、従来
問題となっていたウェハの曲がりや歪あるいは結晶欠陥
の発生やウェハの割れを防止することができる。
[Effects of the Invention] According to the semiconductor wafer supporting method of the present invention, the semiconductor wafer is suspended and supported so that the surface of the semiconductor wafer is maintained in a vertical state, so that the mechanical stress applied to the semiconductor wafer is reduced. can be minimized. Therefore, it is possible to prevent bending and distortion of the wafer, occurrence of crystal defects, and cracking of the wafer, which have been problems in the past.

【図面の簡単な説明】[Brief explanation of the drawing]

第1A図は、この発明の第1の実施例を説明するための
装置を示す側方断面図である。第1B図は、第1A図に
おけるIB−IB線に沿う断面図である。第2A図は、
この発明の第1の実施例における半導体ウェハの支持状
態を示す拡大断面図である。第2B図は、この発明の第
1の実施例における半導体ウェハを示す正面図である。 第3A図は、この発明の第2の実施例における半導体ウ
ェハを示す正面図である。第3B図は、この発明の第3
の実施例における半導体ウエノ\を示す正面図である。 第3C図は、この発明の第4の実施例における半導体ウ
ェハを示す正面図である。第3D図は、この発明の第5
の実施例における半導体ウェハを示す正面図である。第
3E図は、この発明の第6の実施例における半導体ウニ
/%を示す正面図である。第3F図は、この発明の第6
の実施例における半導体ウェハを示す側面図である。第
4A図は、この発明の第7の実施例における支持棒を示
す側面図である。第4B図は、第4A図におけるIVB
−IVB線に沿う断面図である。第5A図は、従来の半
導体ウェハの支持方法の一例を示す側方断面図である。 第5B図は、第5A図におけるVB−VB線に沿う断面
図である。第6図は、第5A図に示す従来の半導体ウェ
ハの支持方法における半導体ウェハの支持状態を示す拡
大側面図である。第7A図は、従来の半導体ウェハの支
持方法の他の例を示す側面図である。第7B図は、第7
A図に示す従来の半導体ウェハの支持方法の半導体ウェ
ハの支持状態を示す拡大側面図である。 図において、1.il、21..31,41.51はシ
リコン単結晶ウェハ、2,12は支持棒、3.13.2
3は穴、33は切欠、43は突起、53は溝、4は石英
管、5は支点、6は支持治具、12aは凸部を示す。 S7A図 第2A図 第2B図 第1B図 gBA図 第38暖 第3C図 第3D図 第3E図 第3F図 第5A図 第5B図
FIG. 1A is a side sectional view showing an apparatus for explaining a first embodiment of the invention. FIG. 1B is a sectional view taken along line IB-IB in FIG. 1A. Figure 2A shows
FIG. 2 is an enlarged cross-sectional view showing a state in which a semiconductor wafer is supported in a first embodiment of the present invention. FIG. 2B is a front view showing a semiconductor wafer in the first embodiment of the invention. FIG. 3A is a front view showing a semiconductor wafer in a second embodiment of the invention. FIG. 3B shows the third embodiment of the present invention.
It is a front view showing the semiconductor ueno\ in the example. FIG. 3C is a front view showing a semiconductor wafer in a fourth embodiment of the invention. Figure 3D shows the fifth embodiment of this invention.
It is a front view showing a semiconductor wafer in an example. FIG. 3E is a front view showing the semiconductor urchin/% in the sixth embodiment of the present invention. FIG. 3F shows the sixth embodiment of this invention.
FIG. 2 is a side view showing a semiconductor wafer in Example. FIG. 4A is a side view showing a support rod in a seventh embodiment of the invention. Figure 4B is the IVB in Figure 4A.
It is a sectional view along the -IVB line. FIG. 5A is a side sectional view showing an example of a conventional method for supporting a semiconductor wafer. FIG. 5B is a sectional view taken along the line VB-VB in FIG. 5A. FIG. 6 is an enlarged side view showing a state in which a semiconductor wafer is supported in the conventional semiconductor wafer supporting method shown in FIG. 5A. FIG. 7A is a side view showing another example of the conventional method for supporting a semiconductor wafer. Figure 7B shows the seventh
FIG. 2 is an enlarged side view showing a state in which a semiconductor wafer is supported by the conventional semiconductor wafer support method shown in FIG. In the figure, 1. il, 21. .. 31, 41.51 are silicon single crystal wafers, 2, 12 are support rods, 3.13.2
3 is a hole, 33 is a notch, 43 is a protrusion, 53 is a groove, 4 is a quartz tube, 5 is a fulcrum, 6 is a support jig, and 12a is a convex portion. Figure S7A Figure 2A Figure 2B Figure 1B Figure gBA Figure 38 Warm Figure 3C Figure 3D Figure 3E Figure 3F Figure 5A Figure 5B

Claims (1)

【特許請求の範囲】[Claims] (1)半導体ウェハの面が垂直状態に保たれるように、
前記半導体ウェハを吊り下げて支持することを特徴とす
る、半導体ウェハの支持方法。
(1) In order to keep the surface of the semiconductor wafer vertical,
A method for supporting a semiconductor wafer, comprising suspending and supporting the semiconductor wafer.
JP63191367A 1988-07-29 1988-07-29 Semiconductor-water supporting method Pending JPH0239549A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63191367A JPH0239549A (en) 1988-07-29 1988-07-29 Semiconductor-water supporting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63191367A JPH0239549A (en) 1988-07-29 1988-07-29 Semiconductor-water supporting method

Publications (1)

Publication Number Publication Date
JPH0239549A true JPH0239549A (en) 1990-02-08

Family

ID=16273403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63191367A Pending JPH0239549A (en) 1988-07-29 1988-07-29 Semiconductor-water supporting method

Country Status (1)

Country Link
JP (1) JPH0239549A (en)

Similar Documents

Publication Publication Date Title
JP3348936B2 (en) Vertical heat treatment equipment
JP4786177B2 (en) Process and system for heating a semiconductor substrate in a processing chamber including a susceptor
JP3151118B2 (en) Heat treatment equipment
US3737282A (en) Method for reducing crystallographic defects in semiconductor structures
US20030150386A1 (en) Apparatus for fabricating a semiconductor device
JP2004134761A (en) Susceptor plate for high-temperature heat treatment
JP3004846B2 (en) Susceptor for vapor phase growth equipment
CN1768421B (en) Silicon wafer heat treatment jig, and silicon wafer heat treatment method
WO2008062550A1 (en) Vertical heat treatment boat and semiconductor wafer heat treatment method using the same
JPH09199438A (en) Heat treating jig
JP4003906B2 (en) Silicon single crystal semiconductor wafer heat treatment jig and silicon single crystal semiconductor wafer heat treatment apparatus using the same
JPH10284429A (en) Wafer supporting device
JP2000150402A (en) Substrate supporting jig
JPH0239549A (en) Semiconductor-water supporting method
JP2000232151A (en) Wafer boat for vertical furnace
JPH10242067A (en) Substrate supporting tool for heat treatment
JP2773150B2 (en) Semiconductor device manufacturing equipment
JP2005203648A (en) Vertical type boat for heat treating silicon wafer and heat treating method
JP2001168175A (en) Substrate holding fitting for heat treatment, substrate heat treatment apparatus, and method for thermally treating substrate
JP3868933B2 (en) Atmospheric pressure CVD equipment
JP3125968B2 (en) Vertical wafer boat
JP4360114B2 (en) Silicon carbide semiconductor device manufacturing apparatus and silicon carbide semiconductor device manufacturing method using the manufacturing apparatus
JP3867509B2 (en) Horizontal heat treatment furnace boat and heat treatment method
JPH09139389A (en) Jig for manufacturing semiconductor device and manufacture of semiconductor device
JPH1126561A (en) Semiconductor manufacturing apparatus