JPH0238981B2 - - Google Patents

Description

【発明の詳細な説明】

（利用分野） この発明は、アドレスストリームの手段によつ
て、イメージまたはパターンを識別するためのシ
ステムに関するものである。 特に、この発明は、アドレスストリームを発生
するためのアドレスシーケンサに関するものであ
る。 （従来技術） デイジタル電子技術（特に、デイジタル計算
機）は、ほとんど全ての面で現在の生活様式を変
化させてしまつた。デイジタル技術の応用がたえ
ず増大しているにもかかわらず、生活はなおアナ
ログ様式で進められている。視覚的、触覚的、お
よび聴覚的なイメージは、今なお、その大部分
は、人間の感覚的な経験から成りたつている。デ
イジタル技術の完全な利用は、これらのアナログ
イメージをデイジタルデータに変換し、またその
イメージを互いに他から区別するという能力によ
つて制限されてきた。 視覚的なイメージ、または一連の音をデイジタ
ル化することのできるコンバータは、今や周知で
ある。どのような聴覚的または視覚的なイメージ
も、一連のデイジタルデータに変換されることが
できる。しかしながら、問題は、これらのデータ
を意味のある様式で処理することである。 従来のパターンまたはイメージ認識技術には、
一般に、従来のデイジタル計算機処理アーキテク
チヤーを利用することから発生する、重大な処理
速度上の制約が存在した。このようなアーキテク
チヤーは、大量のパラレル情報を容易には扱うこ
とのできない、直列処理アルゴリズムの使用を必
要とした。 パターンを認識するために、従来技術では通常
２つの方法、すなわち「テンプレート照合
（MATCHING）」および「特徴抽出」の方法が
用いられている。 テンプレート照合法においては、それぞれの応
答のために基準パターンが記憶される。そして、
それぞれの入力イメージは、照合が成立するま
で、それぞれの基準パターンと比較される。照合
のために、直列的にサーチを行なうためには相当
な時間とメモリが必要となるので、認識されるこ
とのできる基準パターンの数には明らかに制限が
ある。 処理速度およびメモリに関する実用上の制約の
ために、この技術は、普通の話し言葉
（SPEECH）の入力や、視覚によつて案内される
運動や、または目標物の追跡などの応用には適合
させることができなかつた。 一方の特徴抽出法は、このプロセスのスピード
を向上させることを試るものである。全体のイメ
ージを照合するのではなく、少数の特徴がイメー
ジから抽出され、基準の特徴の組と比較される。 この方法は、長時間を必要とするばかりではな
く、また非常に複雑でもある。特徴抽出技術に含
まれる複雑性の一例は、人間の顔を認識する際の
問題である。人間の顔の特徴を数学的（数値的）
に定義し、さらにイメージ内にあるこれらの特徴
を認識するための手順を書出すことの困難性は、
想像を絶するものである。 パターン認識に関する従来のほとんどの試みに
おいては、空間的あるいは時間的な統合または集
成（INTEGRATION）と両立しないようなフオ
ーマツトで、イメージからの情報が表現されてい
る。例えば、それぞれのイメージの種類やイメー
ジ源は、典型的には、特有のプロセス・アルゴリ
ズムを有しているので、その結果は容易には組合
わせることはできない。 例えば、話し言葉（SPEECH）においては、
音響のレベルからワード（語）、フレーズ、また
は意味論のレベル（時間的な統合）までの情報
を、共通に表現するものは存在しない。その結
果、従来の話し言葉認識方法では、あるゆるレベ
ルにおいて、両立しない情報フオーマツトを、典
型的には取扱つている。このような状態に適応す
るために、きびしいプロセスの要求がなされてい
る。 多重の視覚的映像（例えば、それぞれの原色の
イメージ、あるいは、それぞれのカメラからのイ
メージ）の場合には、それぞれのイメージからの
記述言語（インフオーメーシヨン フオーマツ
ト）を組合わせて、単一のイメージ本体を表現す
る（空間的な統合）のは容易なことではない。 もう１つの明確な実例においては、目的物の可
視的な像（領域や全周囲など）のために典型的に
利用される記述言語は、間違いなく、その目的物
が発生しているかもしれない音響に対する記述言
語とは両立することができない。 従来の技術は、一般に、それぞれの特殊の応用
に適するような特別のコンピユータプログラムを
必要とする。それぞれの応用はしばしば、 (1) 期待されている入力イメージを詳細に分析し
てそれらの差異を認識すること、 (2) その差異をコンピユータ言語で定義するため
の、モデル（通常は数学的な）の開発、および (3) イメージから特徴を抽出するための、通常は
複雑な方法の開発、 などを必要とする。このことは熟練した技術者
が、デイジタルコンピユータのための複雑なアル
ゴリズムを特定し、かつプログラムすることを必
要とし、さらに、高価なコンピユータプログラム
の開発のための設備を必要とする。このような開
発プロセスは、また一般に、新しい型の入力イメ
ージがある度に、その都度繰り返さなければなら
ないものである。 入力イメージが全体的に特定されることができ
るような応用の場合には、従来の技術でも大抵の
場合は成功していた。その例は、光学的文字認識
の分野であり、それは過去25年以上の間にわたつ
て、多くの研究および開発の目標となつてきた。 その半面、予め特定することができないよう
な、時間的に変化するイメージを取扱う応用分野
においては、従来の技術は、技術的な解決の方法
を得ることができなかつたか、あるいは極端に複
雑で、費用のかかるシステムとなつていた。 話し言葉の認識、ロボツト、視覚的な認識シス
テム、および保安システムなどを含む多くの分野
においては、改良されたパターン認識システムに
対する継続的な強い要求が存在している。一般
に、このような分野で現に存在しているパターン
認識システムは大きな欠点があり、その用途は極
めて限られている。 （発明の概要） この発明は、一連のアドレスを発生するアドレ
スシーケンサを提供するものであり、そこでは、
それぞれのシーケンスのネクスト（次の）アドレ
スは、シーケンスの少なくとも１つ前のアドレス
に応答して受信される入力データに基づいてい
る。 この発明のアドレスシーケンサは、特にパター
ン処理システムに用いるのに有用である。パター
ン処理システムは、例えば特開昭59−151271号公
報に記載されるように、入力パターンの個々のピ
クセル値がアドレスされたときに発生されるアド
レスループに基づいて、イメージ入力パターンを
識別するものである。 最も簡単な構成の場合には、この発明のアドレ
スシーケンサは、マルチビツトアドレスを与える
ことにより、そしてさらに、前記マルチビツトア
ドレスに応答して入力データを与えることによ
り、一連のアドレスを発生する。アドレスシーケ
ンサは、多数のステージにビツトを記憶するため
のシフトレジスタ手段を含んでいる。 シフトレジスタ手段の内容は、すでに発生され
ていたマルチビツトアドレスに関連する。それか
ら、前記シフトレジスタ手段は、予め定められた
段数だけ、ビツトをシフトさせられる。ビツトが
１段シフトされる度ごとに、前記シフトレジスタ
手段の第１段に、フイードバツクビツトがロード
される。 このフイードバツクビツトは、シフトレジスタ
手段の選択された段からのビツトの関数であり、
それ故に、シフトされた後のシフトレジスタ手段
の内容は、シフトされる前の内容の関数である。
シーケンスのネクストアドレスは、入力データの
関数として選択され、予め決められた段数だけシ
フトされた後、シフトレジスタ手段の内容から引
き出される。 この発明の好ましい実施例においては、アドレ
スシーケンサは、多くのインターリーブされたシ
ーケンスの（一連の）アドレスを含むアドレスス
トリームを発生する。このような実施例において
は、アドレスシーケンサは、シーケンス識別数を
発生するための手段を含み、前記識別数は、多く
のインターリーブされたシーケンスの中の選択さ
れたシーケンスを識別する。 選択されたシーケンスの「現在の」アドレス
は、シーケンス識別数に応答して与えられ、また
入力データは、前記の現在のアドレスに応答して
与えられる。シフトレジスタ手段の内容は、当初
は、選択されたシーケンスの現在のアドレスに基
づいて定められる。その後で、前記内容は予め決
められた段数ずつシフトされる。 アドレスシーケンサはまた、シーケンス識別数
の関数として、シフトレジスタ手段の選択された
段からビツトを引き出すための手段を含んでい
る。フイードバツクビツトをシフトレジスタ手段
の最初の段にフイードバツクするための手段は、
選択された段から引き出されれるビツトの関数と
して、フイードバツクビツトを発生する。 選択されたシーケンスにおけるネクストアドレ
スは、現在のアドレスに応答して受信された入力
データ、およびその内容が予め定められた段数だ
けシフトされてしまつた後の、シフトレジスタ手
段の内容の関数として選択される。このように選
択されたネクストアドレスは、その後、記憶手段
によつて記憶され、つぎにシーケンス識別数が発
生されたときに利用される。 これらの実施例においては、アドレスシーケン
サは、実際上、多重化された様式で動作する多数
のアドレスシーケンサとして機能する。アドレス
ストリームにおける異なつたシーケンスの数は、
利用されるシーケンス識別数の全数によつて決定
される。 （実施例） この発明は、イメージ入力パターンを特徴づけ
るアドレスループの発生を基体としている。 これらのアドレスループは、提供されるイメー
ジ入力パターンを識別するのに用いられる。アド
レスループは、この発明のアドレスシーケンサ手
段によつて発生される。前記アドレスシーケンサ
は、多くのインターリーブされたシーケンスのア
ドレスを含むアドレスストリームを発生する。 それぞれのシーケンスは、イメージ入力パター
ンのアドレス指定に応答して受信される入力デー
タの関数である。シーケンスのそれぞれのアドレ
スは、先行のアドレス、および前記先行のアドレ
スに応答して受信される入力データに基づいてい
る。 アドレスシーケンサの動作は首尾一貫したもの
（CONSISTENT）であり、それ故に、シーケン
スのアドレスが一旦繰り返されると、そのシーケ
ンスはアドレスループを形成することになり、イ
メージ入力パターンが変化しない状態に留まる限
り、そのループを循環発生する。 このようなアドレスシーケンサの動作を説明す
るために、第３図および第４図に図解してある極
めて単純な例を使用する。 この単純な例においては、イメージ・バツフア
ー１１２が、２進数パターンの形式でイメージ入
力を格納し、パターン処理モジユール１１０が、
第３図に示された「パターンＡ」と「パターン
Ｂ」を識別するものと仮定する。パターンＡは、
アドレス番号３，５及び７において「１」を含
み、アドレス番号１，２，４，６，８及び９には
「０」を含む。パターンＢは、アドレス番号１，
３，４，６，７及び９において「１」を含み、ア
ドレス番号２，５及び８において「０」を含む。 第３図には、イメージ・バツフアー１１２から
のサンプル値が「０」又は「１」か否かに応じ
て、アドレス・シーケンサー１１４によつて発生
される次のアドレスが、「アドレス・シーケンサ
ー１１４」の表示の下側の左側及び右側のマトリ
スブロツクに、それぞれ図解されている。例え
ば、アドレス番号２が「０」を含む場合には、ア
ドレス・シーケンサー１１４によつて発生される
次のアドレスは、左側のマトリクスブロツクから
得られるアドレス番号５である。アドレス番号２
におけるサンプル値が「１」である場合には、ア
ドレス・シーケンサー１１４によつて発生される
次のアドレスは、右側のマトリクスブロツクを参
照して得られるアドレス番号８である。 この例においては、アドレス・シーケンサー１
１４は、アドレス番号１から始まるものと仮定す
る。 パターンＡがイメージ・バツフアー１１２内に
存在している場合には、アドレス番号１のサンプ
ル値が「０」であるから、左側のマトリクスブロ
ツクにより次のアドレスは８、アドレス番号８の
サンプル値も「０」であるから同じく左側のマト
リクスブロツクにより次のアドレスは３、アドレ
ス番号３のサンプル値は「１」であるから右側の
マトリクスブロツクにより次のアドレスは６とい
うように、順々に次のアドレスを決定する。 結果として、アドレス・シーケンサー１１４は
「１，８，３，６，９，８，３，６，９，８……」
の如きアドレス・ストリームを発生する。発生さ
れるアドレス・ループは「８，３，６，９」であ
る。この例から分るように、同じアドレスループ
が、アドレス・シーケンサー１１４の始動する場
所（アドレス番号）とは無関係に発生される。 多数のアドレスが発生された後、最終的にアド
レス・シーケンサー１１４はアドレス番号８（す
なわち、アドレス・ループの先頭）に到達する。
次にアドレス・シーケンサーは、シーケンスの
「８，３，６，９……」でロツクし、パターンＡ
が存在する限り、そのアドレス・ループを循環す
る。 パターンＢの場合、前述と同様にして、アドレ
ス・シーケンサー１１４は、次のアドレス・スト
リーム即ち「１，９，２，５，１，９，２，５，
１……」を発生する。発生されるアドレス・ルー
プは「１，９，２，５」である。 トレーニング中、「Ａ」又は「Ｂ」のいずれか
一方のトレーニング・コード入力が、トレーニン
グ・コントローラー１１８によつて、レスポン
ス・メモリー１１６内に書込まれる。この例にお
いては、パターンＡがトレーニング中に最初に提
供されたものと仮定する。更に、トレーニング・
コントローラー１１８は、アドレスされているレ
スポンス・メモリー１１６の全てのロケーシヨン
に、トレーニング・コード入力を格納させる。 この例においては、アドレスのシーケンスがア
ドレス番号１から始まることから、第３図の「レ
スポンス・メモリー１１６」の表示の下左側のマ
トリクスブロツクに示したように、ロケーシヨン
１，８，３，６及び９にトレーニング・コード
「Ａ」が書込まれる。 トレーニング中にパターンＢが引続き提供され
た場合、トレーニング・コード入力「Ｂ」が、ト
レーニング・コントローラー１１８により、レス
ポンス・メモリー１１６内のロケーシヨン１，
９，２及び５に書込まれる。この場合、トレーニ
ング・コントローラー１１８は、アドレス番号１
とアドレス番号９において、以前格納されたトレ
ーニング・コード「Ａ」にかぶせてトレーニン
グ・コード「Ｂ」を書込ませる。 トレーニングが完了した後の、レスポンス・メ
モリー１１６の内容を、第３図の「レスポンス・
メモリー１１６」表示の下右側のマトリクスブロ
ツクに示す。最終的に、トレーニング・コード
「Ａ」はアドレス番号３，６及び８に格納され、
一方、トレーニング・コード「Ｂ」はアドレス番
号１，２，５及び９に格納される。 この例において、イメージ入力は、通常の認識
動作中、パターンＡ又はパターンＢのいずれか一
方の形態で提供される。イメージ・バツフアー１
１２とレスポンス・メモリー１１６の連続したア
ドレシングが、再びアドレス・シーケンサー１１
４によつて行なわれる。 パターンＡが存在する場合には、アドレス・シ
ーケンサー１１４は、再び、アドレス・ループ
「８，３，６，９，８，３，６，９，８……」を
発生する。これによつて、レスポンス・メモリー
１１６はコード列「Ａ，Ａ，Ａ，Ｂ，Ａ，Ａ，
Ａ，Ｂ，Ａ……」を順次に読み出される。 パターンＢが存在する場合、アドレス・シーケ
ンサー１１４は再びアドレス・ループ「１，９，
２，５，１，９，２，５，１……」を発生する。
従つて、レスポンス・メモリー１１６の出力はコ
ード列「Ｂ，Ｂ，Ｂ，Ｂ，Ｂ，Ｂ，Ｂ，Ｂ，Ｂ…
…」となる。 レスポンス検出器１２０は、レスポンス・メモ
リー１１６の出力を監視し、レスポンス・メモリ
ー１１６から読み出された２つのコードの中、ど
のコードが最も頻繁に発生されたかを決定する。 パターンＡがイメージ・バツフアー１１２に提
供された際、レスポンス・メモリー１１６の出力
は、最も頻繁に「Ａ」である。一方、イメージ・
バツフアー１１２に対するイメージ入力がパター
ンＢであつた場合、レスポンス・メモリー１１６
の出力は、最も頻繁に「Ｂ」である。レスポンス
検出器１２０は、レスポンス・メモリー１１６か
ら読み出される特定のコードの発生頻度に応じ
て、「Ａ」又は「Ｂ」のいずれか一方の高頻度レ
スポンス・コード出力を提供する。 この簡単な例から、本発明は、同じ入力イメー
ジがイメージ・バツフアー１１２に対して提供さ
れる場合はいつでも、パターン処理モジユール１
１０に同じレスポンス・コードを発生させる、イ
メージ入力とトレーニング・コード入力との間の
連係（関連付け）を提供することが理解出来る。 アドレスループの発生は、大幅なデータの減少
を実現することができ、広い範囲でのパターン処
理応用に適用できるという大きな利点をもたら
す。この発明は、特に優れたアドレスシーケンサ
を提供するものである。前記アドレスシーケンサ
は、アドレスループを含むアドレスストリームを
決定する。 この発明の動作をより良く理解し、評価するた
めに、以下の詳細な説明には、アドレスシーケン
サを構成する回路のみでなく、全体のシステムの
説明が含まれている。 この発明は、種々の広い範囲のパターン処理の
要求に応用できるものである。これらの応用に
は、話し言葉の認識、可視的な像の認識、ロボツ
ト、および保安ならびに監視などか含まれる。以
下の説明では、この発明を視覚による監視に応用
した場合について特に触れているが、この発明が
この特定な応用に限定れるものでないことは理解
されるべきである。 以下に、図面を参照して、本発明を詳細に説明
する。 第１図は、ビデオの検閲およびモニタのための
システムの好ましい実施例を示すものであり、ワ
ークステーシヨン２００およびパターンプロセツ
サ２０２を含んでいる。 ワークステーシヨン２００は、映像信号源とし
て動作するビデオカメラ２０４、コントローラ２
０６、ビデオモニタ２０８、機械的固定装置２１
０、および部品２１２を含んでいる。前記部品２
１２は、機械的固定装置２１０によつて処理さ
れ、かつビデオカメラ２０４によつて監視され
る。 前記パターンプロセツサ２０２は、種々のプリ
ント回路ボード−すなわちビデオデイジタル化ボ
ード２１４、イメージ・バツフアボード２１６、
コントローラ・インターフエイスボード２１８、
マイクロコンピユータボード２２０、応答メモリ
ボード２２２、アドレスシーケンサボード２２
４、およびレスポンス検知／トレーニングボード
２２６を含んでいる。 アナログビデオ信号は、ビデオカメラ２０４か
らケーブル２２８を介して、ビデオデイジタル化
ボード２１４に供給される。前記アナログビデオ
信号は、さらにビデオデイジタル化ボード２１４
からケーブル２３０を介して、ビデオモニタ２０
８に供給される。 ケーブル２３２は、ワークステーシヨン２００
にあるコントローラ２０６と、パターンプロセツ
サ２０２にあるコントローラ・インターフエイス
ボード２１８との間で、通信を行なうのに役立
つ。コントローラ２０６はまた、制御ライン２３
４を介して機械的固定装置２１０に制御信号を供
給し、部品２１２をコントローする。 コントローラ２０６はキーボード（図示せず）
を含むのが望ましく、前記キーボードは、オペレ
ータが、データやトレーニングコードや、その他
の制御情報を入力したり、あるいは作動モードを
選択することを可能にする。 (1) ワークステーシヨン２００ ワークステーシヨン２００は２つのモード−す
なわち、トレーニングモードまたは作動モードの
いずれか一方で作動する。 トレーニングモードにおいては、オペレータ
が、パターンプロセツサ２０２に、ワークステー
シヨン２００が作動モードにあるときに実行すべ
きタスク（仕事）を教えこむ。前記のようなタス
クの、いくつかの例は次のとおりである。 (1) 連続プロセスの視覚による監視、 (2) 視覚によつて案内された運動（イメージ認識
と作動制御のためのフイードバツク信号発生）、 (3) 部品の欠陥の検査。 本発明の種々の応用においては、前記した３つ
のすべてのタイプのタスクが行なわれることが要
求される。 例えば、視覚による監視タスクにおいては、オ
ペレータは、パターンプロセツサ２０２が、連続
プロセスまたは一連のプロセスを監視し、プロセ
スを管理することによつて応答し、あるいはまた
正常な動作からの逸脱を検知するように、これを
トレーニングしている。多くの応用において、こ
のことは、高速度プロセスを監視したり、あるい
は部品がジヤムになるような誤動作に直ちに応答
したりすることを含んでいる。 作動モードが選択されたとき、正常な動作から
の逸脱はパターンプロセツサ２０２によつて直ち
に検知され、かつ、コントローラ２０６によつ
て、適当な処置（例えば、機械的固定装置２１０
に制御信号を与えるとか、あるいは視覚または聴
覚による警報信号を発生するとかの形で）が実行
される。 視覚によつて案内される運動、すなわちイメー
ジ認識と作動制御のためのフイードバツク信号発
生のタスクのためには、入力パターンがレスポン
スコードと関連づけられる。前記レスポンスコー
ドは、例えば、部品２１２や、工具（図示せず）
や、あるいはビデオカメラ２０４などの運動を指
令する。多くの応用において、部品２１２は、固
定位置の公差が限られていることのために、機械
的固定装置２１０によつて、組立てあるいは検査
のような後続の工程のための、適正な位置に配置
されることができないことが多い。 このような場合に、パターンプロセツサ２０２
は、部品２１２またはビデオカメラ２０４の位置
を正すのに必要な移動の、量および方向を表わす
コードに応答するように、トレーニングされる。
パターンプロセツサ２０２は、目的物の同一性や
その変位に対して、高速度で応答するようにトレ
ーニングされることができるので、パターンプロ
セツサ２０２は、コントローラ２０６が移動して
いる物体を識別し、かつ追跡するために必要な応
答を生ずることができる。 このような、視覚に案内された運動タスクにお
いて、コントローラ２０６は、位置ずれを補償す
るように運動を指令することによつて、目的物の
識別コードの最大の応答を保持している。一つの
応用は、監視されている移動ターゲツトを識別
し、かつ追跡することである。 さらに他の、視覚に案内される運動タスクにお
いては、目的物のそれぞれの可視映像がその目的
物の次の運動を指令するコードに応答するよう
に、トレーニングされる。この場合には、視覚に
案内された運動は、自動組立て作業において、組
になるべき部品を適当に配列することができた
り、あるいは、例えば工具を、部品上の特定の位
置に移動させることができる。 例えば、組立てられたプリント回路ボードなど
の部品２１２の検査のような、視覚による検査タ
スクのためには、オペレータは、コントローラ２
０６を介してトレーニングコードを指定すること
により、例えば、ビデオカメラ２０４が、完成さ
れた回路ボードの色々な検査点を見るように、パ
ターンプロセツサ２０２をトレーニングする。 作動モードにおいては、パターンプロセツサ２
０２からの応答コードにしたがつて、コントロー
ラ２０６内の単一のプログラムが、予めプログラ
ムされた動作を開始する。前記の動作には次のよ
うなことが含まれる。 (1) 部品が存在しているならば、検査タスクを開
始し、検査点に欠陥がある場合には、これをオ
ペレータに通報する。 (2) 次の監視点へ移動を開始する。 (3) 監視作業が終了したならばその旨を報知す
る。 (4) オペレータによつて、欠陥の表示が変更可能
であるように決定されているならば、検査点に
対するトレーニングをオペレータが更新できる
ようにする。 検査点における欠陥は、その検査点に割当てら
れているコードに対応するヒストグラムにおい
て、レスポンス検知器が累算したカウントの総数
に基づいて決定される。もしも、前記のカウント
がトレーニングの間に得られたものよりも小さい
ならば、その検査点は欠陥があることになる。 (2) パターンプロセツサ２０２ パターンプロセツサ２０２は、トレーニングモ
ードの間に発生されるアドレスループに基づい
て、所望のトレーニングコードを入力パターンに
関連づける。すなわち、例えば、アドレスループ
を構成するアドレスによつて指定される応答メモ
リボードの記憶位置に、トレーニングに用いた入
力パターンに対応するトレーニングコード（ワー
ド）を書込む。その後、作動モードの間に同じ入
力パターンが存在する場合には、発生されたアド
レスループに基づいて、メモリボードから前記コ
ード（ワード）を読出して応答出力を発生する。 ビデオデイジタル化ボード２１４は、ビデオカ
メラ２０４からのアナログビデオ信号をデジタル
化する。そして、前記のようにデジタル化された
データは、イメージ・バツフアボード２１６によ
つて記憶される。アドレスシーケンサボード２２
４は、イメージ・バツフアボード２１６に記憶さ
れるデータをアドレスするための、アドレススト
リームを発生する。 アドレスストリームに応答して、イメージ・バ
ツフアボード２１６から読み出された値は、アド
レスシーケンサボード２２４によつて、そこから
のアドレスの発生に使用される。前記のアドレス
ストリームはまた、応答メモリボード２２２のア
ドレスを決定する。 トレーニングモードの間に、レスポンス検知／
トレーニングボード２２６上のトレーニングコン
トローラによつて、応答メモリボード２２２のア
ドレスストリームに応じて選択されたアドレス位
置にコードが書込まれる。 作動モードの間に、応答メモリボード２２２の
アドレスストリームに応じてアドレスされた位置
に記憶されているコードが続出され、レスポンス
検知／トレーニングボード２２６のレスポンス検
知器が、最も頻繁に読み出されるコードに基づい
て出力を発生する。 コントローラ・インターフエイスボード２１８
およびマイクロコンピユータボード２２０が、コ
ントローラ２０６を、パターンプロセツサ２０２
の回路にインターフエイスするので、トレーニン
グモードの間には、トレーニングコードが、コン
トローラ２０６からレスポンス検知／トレーニン
グボード２２６のトレーニングコントローラに与
えられ、一方、作動モードの間には、応答出力が
レスポンス検知／トレーニングボード２２６のレ
スポンス検知器からコントローラ２０６へ与えら
れる。 第１図に示した、パターンプロセツサ２０２の
好ましい実施例は、標準のIEEE−796（インテ
ル・マルチバス：INTEL MULTI−BUS）のア
ーキテクチヤーを用いて設計されている。 パターンプロセツサ２０２内に、実線で描かれ
ているそれぞれのブロツクは、全体として単一の
プリント回路ボードを表わしている。なお、ただ
一つの例外は、この実施例において、アドレスシ
ーケンサボード２２４が、一対のプリント回路ボ
ードよりなつていことである。すなわち、一つの
ボードには第２Ａ図の回路が形成され、もう一方
のボードには第２Ｂ図の回路が形成されている。 それぞれのボードの寸法、ならびにポートＰ１
およびＰ２のためのエツジコネクタは、IEEE−
796の標準を満足している。ポートＰ３は、パタ
ーンプロセツサ２０２のためのカスタム設計ポー
トである。 パターンプロセツサ２０２のポートＰ１は86個
の端子を有し、パターンプロセツサ２０２のため
のセツトアツプ（SETUP）および制御通信を提
供する。コントローラ・インターフエイスボード
２１８が、コントローラ２０６をポートＰ１に接
続するので、回路ボード２１４，２１６，２１
８，２２０，２２２，２２４および２２６のそれ
ぞれの機能は、コントローラ２０６によつて制御
されることができるようになる。 ポートＰ２は60個の端子を有しており、イメー
ジ・バツフアボード２１６および応答メモリボー
ド２２２への、高速度アクセスを可能にする。こ
の高速度アクセスポートは、アドレスシーケンサ
ボード２２４およびレスポンス検知／トレーニン
グボード２２６の上の、専用の（DEDI−
CATED）論理によつて制御される。それ故に、
それぞれのボード２２４および２２６は、その専
用メモリに対して、それ自身の高速度ポートを有
しているものと考えられることができる。 ポートＰ３は、アドレスシーケンサボード２２
４によつて発生されるアドレスストリームを、レ
スポンス検知／トレーニングボード２２６へ転送
するのに利用される。 前記のポートＰ１，Ｐ２およびＰ３は、プリン
ト回路ボード上の入出力（Ｉ／Ｏ）端、またはピ
ン接点である。前述の接点に加えて、ビデオデイ
ジタル化ボード２１４にはビデオ入力端子および
出力端子があり、また、コントローラ・インター
フエイスボード２１８にはIEEE−488型コネクタ
がある。 基本的に、パターンプロセツサ２０２の内部ア
ーキテクチヤーはIEEE−796標準を用いており、
それ故に、メモリ、端子インターフエイス、マイ
クロコンピユータボード、グラフイツクス、およ
びその他のデイジタルシステムの種々の機能のた
めの、市販されているプリント回路ボードとのコ
ンパテイビリテイを可能にしている。 回路ボード２１４ないし２２６の中で、アドレ
スシーケンサボード２２４およびレスポンス検
知／トレーニングボード２２６のみが、カステム
デザインとされている。 ビデオデイジタル化ボード２１４、マイクロコ
ンピユータボード２２０、コントローラ・インタ
ーフエイスボード２１８、および応答メモリボー
ド２２２は、好ましくは、一般に市販されている
回路ボードである。さらに、イメージ・バツフア
ボード２１６も、望ましくは市販の回路ボードで
あるが、これは、Ｐ２ポートを介して高速度アク
セスが可能なように、必要な限度で修正されるこ
とができる。 外部に対しては、パターンプロセツサ２０２
は、工業上の広範なビデオ標準に従つたビデオカ
メラ２０４、およびビデオモニタ２０８に、イン
ターフエイスされるのが望ましい。このようにす
れば、種々の広い範囲のカメラや、モニタや、レ
コーダを、パターンプロセツサ２０２と共に使用
することが可能になる。 さらに、コントローラ・インターフエイスボー
ド２１８は、プロセス制御や検査のための環境
（ENVIRONMENT）を作り出すために、広く
実用されているIEEE−488標準を利用している。
それ故に、パターンプロセツサ２０２は、すでに
IEEE−488インターフエイスを用いている非常に
多種の、現存の製作システムと組合わせて使用さ
れることができる。 (A) ビデオデイジタル化ボード２１４ ビデオデイジタル化ボード２１４は、ビデオカ
メラ２０４からのアナログビデオ信号をデイジタ
ル信号に変換し、そのデイジタルデータをイメー
ジ・バツフアボード２１６に蓄積することを可能
にする。情報の全てのイメージ（ここではフレー
ムと呼ぶ）は、１秒間に30回デイジタル化され
る。ビデオデイジタル化ボード２１４はまた、イ
メージ・バツフアボード２１６に蓄積されたデイ
ジタル化データを、アナログビデオ信号に再度変
換し、ビデオモニタ２０８に表示させる。 それ故に、ビデオモニタ２０８は、イメージ・
バツフアボード２１６の内容を表示することにな
る。ビデオデイジタル化ボード２１４のセツトア
ツプおよび制御機能は、コントローラ・インター
フエイスボード２１８およびＰ１ポートを介し
て、コントローラ２０６から指令される。 イメージ・バツフアボード２１６は、ビデオデ
イジタル化ボード２１４から、１フレーム分のデ
ータを任意に取り出すことができる。ケーブル２
３６は、ビデオデイジタル化ボード２１４および
イメージ・バツフアボード２１６の、オンボード
コネクタの間に直接接続され、デイジタル化され
たデータの転送を可能にする。 この発明の好ましい実施例においては、ビデオ
デイジタル化ボード２１４は、マトロツクス社
（MATROX）から発売されているVAF−512型
ビデオデイジタル化回路ボードである。前記の
VAF−512型は、１フレーム分のビデオ信号を
128Kの点に変換し、それぞれの点は16段階の強
度レベル（すなわち、16段階のグレイ・レベル）
を有している。 他の実施例においては、ビデオデイジタル化ボ
ード２１４は、データキユーブ社（DATE
CUVE）から発売されているVJ−121型のデイジ
タル化回路ボードであることができる。前記の
VJ−121型は、１フレームのビデオ信号を128K
の点に変換し、それぞれの点は64段階のグレイ・
レベルを有している。VJ−121型回路ボードは、
共通の回路ボード上に、ビデオデイジタル化回路
とイメージバツフアの両方を含んでいる。したが
つて、その場合には、ビデオデイジタル化ボード
２１４とイメージ・バツフアボード２１６とが、
単一の回路ボードを構成することになる。 (B) イメージ・バツフアボード２１６ イメージ・バツフアボード２１６は、ビデオデ
イジタル化ボード２１４から１フレーム分のデー
タを取り出し、前記データをそのメモリ内に記憶
し、さらに、Ｐ２ポートを介して、アドレスシー
ケンサボード２２４に前記データを供給する。イ
メージ・バツフアボード２１６に記憶されている
それぞれのエレメント（ELEMENT）は、Ｐ２
ポートのアドレスラインを介してアクセスされる
ことができる。 多くの市販されているイメージバツフアボード
はまた、ある種のグラフイツク機能を有してい
る。これらのグラフイツク機能は、ビデオモニタ
２０８上で、映像が処理されることを可能にす
る。例えば、オペレータは、あるイメージの一部
分をより詳細に検査することを希望することがあ
る。線引きやズーミングのような、グラフイツク
機能の助けを借りることによつて、オペレータは
より一層容易に、パターンプロセツサ２０２によ
つてより詳細に検査しようとする部分領域を、規
定することができる。 好ましい実施例においては、イメージ・バツフ
アボード２１６（グラフイツク機能を有してい
る）は、マトロツクス社のモデルRGBグラフ、
またはデータキユーブ社のモデルVG121である。
前述のようなボードのいずれかを、パターンプロ
セツサ２０２に用いるために必要な唯一の変形
は、これらがＰ２ポートを介して高速度アクセス
できるようにすることである。 (C) コントローラ・インターフエイス ボード２１８およびマイクロ コンピユータボード２２０ これらの２つの回路ボードは、共同して、コン
トローラ２０６からの標準IEEE−488ケーブル２
３２を、マルチバス・Ｐ１ポートにインターフエ
イスするのに役立つ。マイクロコンピユータボー
ド２２０は、コントローラ２０６からの命令を、
コントローラ・インターフエイスボード２１８を
介して傍受し、ポートＰ１に接続されている種々
のボード上に配置された適当なメモリレジスタ
に、これをロードする。 さらに、マイクロコンピユータボード２２０
は、これらのボードからの情報を受信して、これ
を配列し直し、コントローラ・インターフエイス
ボード２１８およびケーブル２３２を介してコン
トローラ２０６へ転送する。 マイクロコンピユータボード２２０はまた、ポ
ートＰ１を介して信号を供給し、イメージ・バツ
フアボード２１６のリフレツシユ時間を制御す
る。さらに、マイクロコンピユータボード２２０
は、Ｐ１ポートを介して、レスポンス検知／トレ
ーニングボード２２６に制御語の形で信号を供給
し、レスポンス検知器のためのダブルバツフアリ
ングスワツプタイム（DOUBLE BUFFER−
ING SWAP TIMES）を制御する。 さらにまた、前記マイクロコンピユータボード
２２０は、レスポンス検知／トレーニングボード
２２６上のレスポンス検知器からのヒストグラム
データに対して、データ解析タスクを実行するの
に使用されることもできる。 (D) 応答メモリボード２２２ 応答メモリボード２２２は、例えば、512Kワ
ードの容量を有する市販のマルチバス・コンパチ
ブル・リード／ライト・ランダムアクセスメモリ
であるのが望ましい。応答メモリボード２２２
は、Ｐ１およびＰ２マルチバスポートの両方を介
して、高速度でアクセスされることができる。応
答メモリボード２２２としては、例えば、マイク
ロバー（MICROBAR）のモデルDBR50を用い
ることができる。 (E) アドレスシーケンサボード２２４ （第２Ａ図および第２Ｂ図） アドレスシーケンサボード２２４は、イメー
ジ・バツフアボード２１６内の個々のピクセル
（PIXEL）をアクセスするための、インターリー
ブされた複数シーケンスのアドレスを発生するの
に用いられる。１つのアドレスシーケンスにおけ
るネクストアドレスは、擬似乱数発生器２４８か
らのマルチビツト数および現在のアドレスに対応
するピクセルのグレイ・レベルによつて決定され
る。 もしも、現在のピクセルのグレイ・レベルが基
準値よりも大きいならば、ある数のビツトの組合
わせがネクストアドレスとして用いられる。ま
た、もしもグレイ・レベルが基準値に等しいか、
あるいはそれ以下であるならば、他の組合わせの
ビツトが用いられる。 それ故に、それぞれのグレイ・レベルは、ピク
セルの値が基準値より大きいか、あるいは小さい
か等しいかに応じて、２進化されたイメージとし
て表現される。それぞれのグレイ・レベル像は、
相互に異なる閾値で２値化した２値像に相当し、
それに割り当てられた少なくとも１つのアドレス
シーケンサを有している。 アドレスシーケンサボード２２４の動作は首尾
一貫したものである。すなわち、擬似乱数発生器
２４８からの同じマルチビツト数、およびピクセ
ルの同じグレイ・レベルの値は、常に同じネクス
トアドレスを発生する。この特徴が、アドレスル
ープを発生するためのキーであり、前記アドレス
ループは、前述したように、パターンプロセツサ
２０２において、トレーニングボードを入力イメ
ージに関連づけるのに用いられる。 第２Ａ図に示すように、シフトレジスタ２５
０、タツプPROM２５２、タツプ・ラツチ２５
４、タツプ・マスク２５６、排他的OR回路２５
８、およびバースト発生器２６０が、擬似乱数発
生器２４８を構成する。 シフトレジスタ２５０は、17段のパラレルイ
ン／パラレルアウト・シフトレジスタである。シ
フトレジスタ２５０の特定の段からの排他的OR
フイードバツクは、タツプ・マスク２５６および
排他的OR回路２５８を介して行なわれる。シフ
トレジスタ２５０へのフイードバツクを実現する
ために、適当なタツプの組合わせが選択されるこ
とができる。 タツプ・マスク２５６は、タツプPROM２５
２内においてプログラムされ、かつタツプ・ラツ
チ２５４を介して供給される出力ラインを、排他
的OR回路２５８へゲート（選択的に接続）す
る。排他的OR回路２５８の出力（１または０）
は、シフトレジスタ２５０の最初の段にフイード
バツクされる。タツプPROM２５２はシーケン
サID数カウンタ２６２によつてアドレスされる。 ランダム性を確保してそれぞれの擬似乱数を発
生させるために、マルチプルシフトが用いられ
る。バースト発生器２６０は、シフトレジスタ２
５０を駆動するための、予定数のクロツクパルス
よりなる高速度バーストを発生させるために用い
られる。 プログラマブルタツプを用いることによつて、
擬似乱数発生器２４８の特性は、既知の方法で変
化させることができる。タツプPROM２５２内
のタツプを、多重化された態様にプログラムする
ことにより、それぞれがイメージ・バツフアボー
ド２１６をアクセスすることのできる、多くの独
立の擬似乱数発生器２４８が実現される。 トランシーバ２６４，２６６、ラツチ２６８お
よび比較器２７０は選択回路を形成し、この選択
回路は、現在のピクセルのグレイ・レベルの値
（すなわち、入力イメージデータ）に応じて、シ
フトレジスタ２５０内に含まれる擬似乱数の２つ
の可能なビツトの組合わせのうちから１つを選択
する。もしも、グレイ・レベルの値が、カウンタ
２６２に記憶されている数よりも大きいか、ある
いは等しいならば、トランシーバ２６４が選択さ
れる。またもしも、現在のピクセルが、カウンタ
２６２に記憶された数よりも小さい値のグレイ・
を有するならば、トランシーバ２６６が選択され
る。 比較器２７０は前述の比較を行なうものであ
り、またラツチ２６８は、ゼネレータ制御部２７
２によつて決められている適当なタイミングで、
トランシーバ２６４または２６６を作動させる。
ラツチ２６８は、トランシーバ２６４および２６
６の間の出力の衝突を避けるように設計されてい
る。 選択ジヤンパ（導通線）２７４および２７６
は、シフトレジスタ２５０を、それぞれトランシ
ーバ２６４および２６６に接続する。前記選択ジ
ヤンパ２７４および２７６は、トランシーバ２６
４および２６６がシフトレジスタ２５０内に含ま
れている数値の、相異なるようにスクランブルさ
れた組合せ（VERSION）をそれぞれ出力するよ
うに、接続がなされている。 この発明のある実施例においては、比較器２７
０はカウンタ２６２の選択された最下位ビツトか
ら遮断されている。このことは、それぞれのグレ
イ・レベル面において、擬似乱数発生器２４８の
多重（MULTIPLE）サイクルを可能にする。そ
の場合に、カウンタ２６２内に含まれている数
は、シーケンサID数（すなわち、使用中のアド
レスストリームの特定のシーケンスを識別するた
めの数値）を表わしており、一方、比較器２７０
に供給される前記数のビツトは、現在のグレイ・
レベル面を表わしている。 RAM２７８およびPROM２８０には「種」
（SEED）記憶が蓄積されている。電源投入から
の正常な、かつ繰り返し可能な始動を確実にする
ために、PROM２８０内には１組の初期乱数−
−すなわち「種」が記憶されるのである。前記の
種は、カウンタ２６２によつて規定されるシーケ
ンサID数のそれぞれに対する、極く初期の現在
アドレスを構成する。 シーケンサID数を最初に一巡した後、記憶さ
れていた「ネクストアドレス」乱数が、順次に
RAM２７８から取り出される。前述のシーケン
サID数の最初の一巡の後、フリツプフロツプ２
８２がセツトされ、順次にRAM２７８への読出
しアクセスを指令する。ラツチ２８４は、現在の
アドレス（乱数）を、イメージ・バツフアボード
２１６のアクセスに用いるために、保持する働き
をする。 バツフア２８６はカウンタ２６２のバツフア作
用をなし、レスポンス検知／トレーニングボード
２２６に接続されているポートＰ３にシーケンサ
ID数を転送する。ある実施例においては、シー
ケンスID数から導き出された基準値が、シーケ
ンサID数の代りに、あるいはこれに加えて、ポ
ートＰ３へ転送される。 ゼネレータ制御部２７２はPROM２８８、ラ
ツチ２９０、クロツク２９２、シンクロナイザ２
９４、および再始動（RESUME）回路２９６を
含んでいる。 PROM２８８の出力は、クロツク２９２から
のそれぞれのクロツクパルスに応答して、ラツチ
２９０によつてラツチされる。ラツチ２９０から
の６本のラインが、PROM２８８のアドレスラ
インに接続され、これによつて、ゼネレータ制御
部２７２は循環（CYCLE）することが可能にな
る。図においてＨからＱまでの文字符号をつけら
れたラツチ２９０の他の出力は、アドレスシーケ
ンサボード２２４上の種々の制御点に接続され
る。前記の出力ＨないしＱは次のような種々の機
能を実行する。 出力Ｑ…シフトレジスタ２５０のローデイングお
よびアンローデイング 出力Ｈ…トランシーバ２６４および２６６の方向
の選択 出力Ｏ…カウンタ２６２に含まれるシーケンサ
ID数の更新 出力ＬおよびＭ…種記憶RAM２７８の制御 出力Ｎ…種記憶PROM２８０の制御 出力ＩおよびＪ…ラツチ２６８の制御 シンクロナイザ２９４は任意に選択できる回路
であり、メモリの確認（アクノレジ）信号のよう
な外部信号を、ローカルのクロツク２９２に同期
させるのに用いられる。再始動回路２９６は、ア
クノレジ信号MYOK／およびバーストダン
（BURST DONE）信号を共に通過させ、これに
よつて、プログラムが終了した後に、ゼネレータ
制御部２７２を再始動させる。 それぞれの作動サイクルの間に、ゼネレータ制
御部２７２は、まず始めに、カウンタ２６２を新
しいシーケンサID数カウントへ進ませる。それ
からゼネレータ制御部２７２は、新しいシーケン
サID数に対応して記憶されている「種」アドレ
スを、RAM２７８（あるいは、最初の始動時に
おいてはPROM２８０）からラツチ２８４へロ
ードさせる。ラツチ２８４の出力は、ポートＰ３
を介してレスポンス検知／トレーニングボード２
２６へ、またポートＰ２を介してイメージ・バツ
フアボード２１６へ（第２Ｂ図参照）供給される
アドレスとなる。 比較器２７０に受信されるイメージのデータ
は、ラツチ２８４に含まれるアドレスに対応する
サンプル値である。比較器２７０は、イメージの
データを、カウンタ２６２から引き出されたグレ
イ・レベルのカウントと比較し、ラツチ２６８を
セツトし、さらに選択されたトランシーバ２６
４，２６６を付勢して、RAM２７８（あるい
は、PROM２８０）からの種アドレスをシフト
レジスタ２５０にロードすることを可能にする。 カウンタ２６２からのシーケンサID数は、タ
ツプPROM２５２に供給される。ゼネレータ制
御部２７２は、タツプ・ラツチ２５４をイネーブ
ルとし、前記シーケンサID数に対応するタツプ
PROM２５２からのタツプをラツチさせる。 その後で、ゼネレータ制御部２７２は、バース
ト発生器２６０を始動し、シフトレジスタ２５０
の内容がシフトされるようにする。シフト動作の
間中、選択されたタツプに基づいて、シフトレジ
スタ２５０の最初の段へのフイードバツクが、排
他的OR回路２５８によつて行なわれる。 シフト動作が完了したとき、ゼネレータ制御部
２７２は、選択されたトランシーバ２６４あるい
は２６６の方向に反転させる。シフトレジスタ２
５０に記憶された新しい数は、選択ジヤンパ２７
４あるいは２７６によつてスクランブルされ、選
択されたトランシーバ２６４または２６６を介し
てRAM２７８へ転送される。そこで、前記のス
クランブルされた数は、シーケンサID数に対応
する場所に記憶され、次にカウンタ２６２がその
シーケンサID数に復帰したときに、アドレスと
して用いられる。 以上のようにしてサイクルが完了し、カウンタ
２６２を他のシーケンサID数に進めることによ
つて、次のサイクルを開始するように、ゼネレー
タ制御部２７２が準備される。 アドレスシーケンサボード２２４の残りの部分
は第２Ｂ図に示されている。 命令ラツチ２９８は、アドレスシーケンサボー
ド２２４の作動モードを選択するための命令信号
を保持するために、オペレータによつて利用され
る。命令ラツチ２９８は、自動インクリメントモ
ード、乱数モード、ユーザのリード／ライトモー
ドなどの各種の機能をイネーブルにする。命令ラ
ツチ２９８は、マルチバス・アドレス空間のシス
テムアドレスに配置される。 Ｘカウンタ３００およびＹカウンタ３０２は、
オペレータが、イメージ・バツフアボード２１６
に対して直接の読取り書込みを実行しようとする
ときに用いられる。Ｘカウンタ３００およびＹカ
ウンタ３０２は、マルチバス・システムアドレス
の空間に配置される。 読取りまたは書込みを実行するために、オペレ
ータは、あるアドレスをＸカウンタ３００および
Ｙカウンタ３０２にロードする（これはXY座標
に類似している）。そして、転送アドレスからの
読取りあるいはそこへの書込みを実行する。バツ
フア３０４は、読取り動作の間にピクセルの値を
転送する。書込み動作の間、データはマルチプレ
クサ３０６によつて、イメージ・バツフアボード
２１６にマルチプレクサ（多重化）モードで入力
される。自動インクリメント制御部３０８は、オ
ペレータがイメージ・バツフアボード２１６内の
メモリ位置を順次に読出し、または書込みたいよ
うな場合に用いられる、自動インクリメント機能
を提供する。 アドレスデコーダ３１０は、マルチバスによつ
てアドレスすることのできる、種々の回路のため
のチツプセレクト（CHIP SELECT）を発生す
る−−言い換えれば、これらの回路をイネーブル
にするのに用いられる。ベースアドレスは、ジヤ
ンパ（図示せず）によつて設定される。 マルチプレクサ３０６および３１２、バストラ
ンシーバ３１４、およびマルチプレクサ選択回路
３１６は多重化されたイメージ・バツフア・イン
ターフエイスを構成する（すなわち、アドレスお
よびデータはポートＰ２の同じライン上で、時分
割される）。 マルチプレクサ３１２は、Ｘカウンタ３００お
よびＹカウンタ３０２に含まれている乱数または
数値のいずれかを、アドレスソースとして選択す
るのに用いられる。マルチプレクサ３０６は、ア
ドレスソース（マルチプレクサ３１２）あるいは
データソース（Ｐ１データライン）のいずれかを
選択し、これをバストランシーバ３１４に転送す
るのに用いられる。 バストランシーバ３１４は、イメージ・バツフ
ア・バス（ポートＰ２）をドライブするのに用い
られる。マルチプレクサ選択回路３１６は、マル
チプレクサ３０６およびバストランシーバ３１４
の間の出力の衝突を防止するように、前記マルチ
プレクサ３０６およびバストランシーバ３１４を
イネーブルする。 アクノレジ発生器３１８は、マルチバスポート
Ｐ１のためのXACK／信号を発生し、またイメ
ージ・バツフア・メモリ転送に用いるための、マ
ルチバス読取り／書込み信号（MRDC／および
MWTC／）信号を有効化するのに用いられる。 高速バス・メモリ制御器３２０は、PROM３
２２、ラツチ３２４よびシクロナイザ３２６を含
んでいる。 高速バス・メモリ制御器３２０は、イメージ・
バツフアボード２１６へのアクセスが必要とされ
るとき、適当な制御信号を発生する。これらは、
イメージバツフアのための読取り、ストローブお
よびアクノレジライン（図では、それぞれ
HSREAD／、HSMSTR／、および
HSMYOK／と表示されている）、ならびにマル
チバスのためのアクノレジ信号を含んでいる。イ
メージメモリのサイクルは、イメージへのマルチ
バスアクセスからも、あるいは乱数アクセスから
も開始されることができる。 PROM３２２の出力は、クロツク２９２から
クロツクパルスが受信されるたびに、ラツチ３２
４によつてラツチされる。ラツチ３２４の５本の
ラインは、PROM３２２のアドレスラインに接
続される。前記の５本のラインは、高速バス・メ
モリ制御器３２０が循環することを可能にする。
ラツチ３２４の他の出力は、種々のメモリ・イン
ターフエイス機能のために用いられる。シンクロ
ナイザ３２６は選択可能な回路であり、
HSMYOK／で示されたような外部信号を、ロー
カルクロツクに同期させるのに用いられる。 要約すれば、第２Ａおよび２Ｂ図に詳細に示さ
れているアドレスシーケンサボード２２４は、イ
メージ・バツフアボード２１６に記憶されている
イメージの、個々のピクセルをアクセスするため
のアドレスを発生する。 あるID数のアドレスシーケンスにおけるネク
ストアドレスは、現在のアドレスに応答して読出
され、比較器２７０にイメージデータとして供給
される現在のピクセルのグレイ・レベル、ならび
に現在のアドレスの関数である。もしも、現在の
ピクセルのグレイ・レベルがカウンタ２６２内の
値から引出される基準値を超えているならば、ト
ランシーバ２６４が選択され、シフトレジスタ２
５０から出力されて選択ジヤンパ２７４でスクラ
ンブルされた１組のビツトを出力する。反対に、
もしも前記グレイ・レベルが前記の基準値よりも
小さいならば、トランシーバ２６６が選択され、
このトランシーバ２６６は、シフトレジスタ２５
０から出力されて選択ジヤンパ２７６でスクラン
ブルされた他のビツトの組を出力する。 それ故に、カウンタ２６２によつて発生される
基準値は、それぞれがアドレスシーケンサボード
２２４によつて処理されることのできる「グレ
イ・レベル面」を規定する。さらに、カウンタ２
６２に含まれるカウント値は、擬似乱数発生器２
４８を制御するために用いられるシーケンサID
数を代表する。 擬似乱数発生器２４８は、タツプ・マスク２５
６および排他的OR回路２５８によつて、シフト
レジスタの特定の段から取出される排他的ORフ
イードバツクと共に、シフトレジスタ２５０を含
んでいる。 この実施例においては、タツプは、シーケンサ
ID数に基づいてタツプPROM２５２によつて選
択され、最大長さのシーケンスを発生する。プロ
グラマブルタツプを用いることによつて、アドレ
スシーケンサボード２２４は、擬似乱数発生器２
４８の特性を既知の方法で変化させることができ
る。タツプをマルチプレツクス方式でプログラム
することにより、それぞれが順次にイメージ・バ
ツフアボード２１６をアクセスする、多くの個々
の乱数発生器と同じ結果が得られる。 このことは、パターンプロセツサ２０２の解像
力を大幅に改善する。なぜならば、実際上、多重
化された乱数発生器が並列に動作することになる
からである。種記憶RAM２７８は、発生された
アドレスを、多重化サイクルの次の順番まで保持
するために設けられる。このことは擬似乱数発生
器２４８の動作が首尾一貫したものであり、かつ
予測可能なものであることを確実にする。 この発明の他の実施例においては、全ての平面
が、多重化されたシーケンスのそれぞれにおいて
参照されるように、全てのアドレスシーケンサ数
が、個々のグレイ・レベル平面に割当てられる。
その結果として、通常の光強度における、変動に
対する不感性（免疫性）が可視のパターンに対し
て発揮される。ある特定のグレイ・イメージは、
たとえそのレベルが変化したとしても、同じアド
レスループを発生させるであろう。なぜならば、
同じパターンは相異なるグレイ・レベル平面の上
にしか存在しないであろうからである。 アドレスシーケンサボード２２４はまた、イメ
ージ・バツフアボード２１６やマルチバスポート
Ｐ１およびＰ２、ならびにレスポンス検知／トレ
ーニングボード２２６へのインターフエイスを管
理するのに必要な回路を含んでいる。 第２Ｂ図に示したＸカウンタ３００、Ｙカウン
タ３０２、およびその関連回路の手段によつて、
オペレータは、イメージ・バツフアボード２１６
への書込み、またはそこからの読出しを行なうこ
とができるようになる。このことは、イメージ・
バツフアボード２１６をテストしたり、また意図
されたイメージパターンをロードするような場合
に、特に有用である。 (F) レスポンス検知／トレーニング ボード２２６ レスポンス検知／トレーニングボード２２６
は、大別して２つの部分、すなわちトレーニング
制御器およびレスポンス検知器より成りたつてい
る。 トレーニングモードの間、トレーニング制御器
は、コントローラ２０６から受信されるトレーニ
ングコードに基づいて、アドレスストリームによ
つて指定された応答メモリボード２２２の各アド
レスの書込みを行ない、トレーニングコードを入
力パターンに関連づける。また、動作モードの間
には、レスポンス検知器が、アドレスストリーム
によつて指定された応答メモリボード２２２の各
アドレスをアクセスし、レスポンス出力を読み出
して出力する。レスポンス検知／トレーニングボ
ード２２６の構成および動作は、先に述べた本出
願人の出願にかかる特願昭59−19563号（特開昭
59−151271号公報）に詳細に述べられている。 トレーニング制御器およびレスポンス検知器の
動作を理解するためには、まず最初に、アドレス
シーケンサボード２２４からのアドレストリーム
（それはポートＰ３に供給される）の性質が考慮
されなければならない。 前に第２Ａおよび第２Ｂ図を参照して説明した
ように、アドレスシーケンサボード２２４は、あ
たかもそれがマルチプレツクス様式で動作する多
くの個々のアドレスシーケンサで構成されている
かのように作動する。それぞれのシーケンスは、
識別数（すなわち、バツフア２８６から供給され
るシーケンサID数）を有しており、それぞれの
シーケンスの出力アドレスは、他の出力アドレス
とインターリーブされる。 Ｐ３ポートのラインは、アドレスライン、シー
ケンサIDラインおよび制御ラインを含んでいる。
１つの実施例においては、例えば、もしも１６の
アドレスシーケンスが有効（ACTIVE）である
とすれば、それぞれのシーケンスが、その出力を
順々にアドレスストリームに出すのにつれて、バ
ツフア２８６からのシーケンサID数は、０から
15まで増加し、再び０に戻る。 他の実施例においては、シーケンサID数は、
数字の順序ではない他の形式で表わされることが
できる。前の述べたように、もし望まれるなら
ば、１つのグレイ・レベルに対して１つ以上のシ
ーケンスを準備することも可能である（ある場合
には、その方が望ましい）が、一般に、それぞれ
のシーケンスはイメージの１つのグレイ・レベル
に関連づけられる。 そのような応用においては、シーケンサID数
の代りに、あるいはこれに加えて、グレイ・レベ
ル基準値をＰ３に転送するのが有利である。それ
ぞれのシーケンスは、他のシーケンスから独立に
作動していると考えられることができ、従つて、
それぞれ独自のアドレスループを形成する。 レスポンス検知／トレーニングボード２２６
は、Ｐ３ポートを介して、アドレスシーケンサボ
ード２２４から、アドレスストリームおよびその
関連制御ラインを受ける。イメージ・バツフアボ
ード２１６がダブルバツフア機能を有しない状態
で、イメージのフレームが取込まれている間を除
けば、アドレスストリームは連続的に発生する。
レスポンス検知／トレーニングボード２２６は、
アドレスストリームを受け入れてこれに同期す
る。 アドレスストリームが停止すると、レスポンス
検知／トレーニングボード２２６も停止する。レ
スポンス検知／トレーニングボード２２６が停止
しているならば、それは、アドレスストリームや
アドレスシーケンサボード２２４に対しては、何
の影響も及ぼさない。言い換えれば、レスポンス
検知／トレーニングボード２２６は、アドレスシ
ーケンサボード２２４に対しては、完全に受動的
である。このことは、レスポンス検知／トレーニ
ングボード２２６が独立なモジユールとして動作
することを可能にする。 トレーニング制御器の基本的な機能は、応答メ
モリボード２２２の、アドレスストリームに相応
するアドレスに、入力イメージに対応するトレー
ニングワード（コード）を書込むことである。ト
レーニング制御器の回路の多くは、アドレスシー
ケンサボード２２４からのアドレスストリームへ
の、トレーニングワードの書込みがいつ発生する
かを決定する働きをしている。起動および制御の
ための命令は、コントローラ２０６から発生さ
れ、そしてマルチバスＰ１ポートを介してトレー
ニング制御器の色々なレジスタへ転送される。 マイクロコンピユータボード２２０は、トレー
ニング制御器の種々のレジスタへの実際のローデ
イングを制御し、また前記レジスタは、基本的に
は、マイクロコンピユータボード２２０のアドレ
ス可能なメモリ空間にあるメモリ位置である。 トレーニング制御器は、Ｐ３ポートからの制御
ライン、アドレスライン、およびシーケンサID
数ラインを有している。データ、アドレス、およ
び読取り／書込みラインがＰ２ポートから応答メ
モリボード２２２へ設けられている。 レスポンス検知器は、パターンプロセツサ２０
２へ供給されたイメージの同一性（すなわち応
答）を決定する（すなわち検出する）。このこと
は、アドレスシーケンサボード２２４からのアド
レスストリームによつてアドレスされる。応答メ
モリボード２２２の内容を連続的に読取り、そし
て読取られているコードのうち最も頻繁に発生し
ているものを識別することによつて行なわれる。 もしも、イメージ・バツフアボード２１６に記
憶されているイメージが、トレーニングの間に提
供されたイメージと同じであるか、または類似で
あるならば、アドレスストリームは類似なもので
あり、また前記アドレスストリームに応答して応
答メモリボード２２２から読出されるコードも、
類似なものとなるであろう。 それ故に、レスポンス検知器は、トレーニング
の間に用いられたコードを識別することになる。
静止したイメージの場合には、アドレスストリー
ムは常に繰返し的となり、また可能なアドレスの
全体集合（TOTAL SET）中の小さな部分集合
（SUBSET）を含むことになる。それ故に、イメ
ージが出力されている限り、同じ組合せのアドレ
スがアクセスされ、また同じレスポンスコードが
検知されるであろう。 レスポンス検知器は、アドレスストリームによ
つてアドレスされる応答メモリボード２２２の内
容だけを受信する。レスポンス検知器はアドレス
ストリームをそれ自体は取扱わない。アドレスス
トリームが制御される（例えば、発生されたり消
滅されたりする）のに従つて、レスポンス検知器
へ送られるレスポンスコードも、同様に、発生し
たり消滅したりする。 レスポンス検知器は、ポートＰ１を介してコン
トローラ２０６から転送される命令、およびレス
ポンス検知器の種々のレジスタに記憶される命令
によつて起動され、また制御される。前記のレジ
スタは、マイクロコンピユータボード２２０のア
ドレス可能なメモリ空間内にあり、その読出しお
よび書込み動作は、マルチバスＰ１ポートを介し
て行なわれる。 (G) 語彙の増加および解像能力 第１図に示したパターンプロセツサ２０２の１
つの重要な特徴は、そのアーキテクチヤーのモジ
ユール性である。前に述べたように、レスポンス
検知／トレーニングボード２２６および応答メモ
リボード２２２は、アドレスシーケンサボード２
２４に対して完全に受動的である。その結果、多
重化されたレスポンス検知／トレーニングボード
２２６およびこれに対応して多重化された応答メ
モリボード２２２を使用すれば、より大きな応答
語彙が可能になる。 前記のモジユールは独立的に動作するので、そ
れらは全てマルチバス上に配置されることがで
き、したがつて、付加的なレスポンスメモリ空間
を提供し、また違つたトレーニングコードのため
の、より大きな空間を可能とする。 多重化されたイメージ・バツフアボード２１６
およびアドレスシーケンサボード２２４を用いる
ことにより、解像度の改善も達成される。追加的
なサンプル点が、同じイメージから連続的にサン
プルされるので、解像度が高められ、またそれ故
に、全体のアドレスストリームはより少ないピク
セル（画素）の変化に対してより高感度になる。 イメージ・バツフアボード２１６およびアドレ
スシーケンサボード２２４を含む、それぞれの追
加的なモジユールは、レスポンス検知／トレーニ
ングボード２２６および応答メモリボード２２２
の追加を必要とする。その理由は、レスポンス検
知／トレーニングボード２２６および応答メモリ
ボード２２２はただ１つのアドレスストリームし
か受けられないからである。より大きな解像度を
得るために、レスポンス検知／トレーニングボー
ド２２６および応答メモリボード２２２を追加す
ることはまた、より大きなレスポンス語彙をもた
らすことになる。 (H) 結論 この発明のアドレスシーケンサを用いたパター
ン処理システムは、広範囲な種々のパターン認識
への応用に対して、非常に強力な手段となる。ア
ドレスシーケンサによるアドレスループの発生
は、データの大幅な減少をもたらし、それは所望
のレスポンスをイメージ入力に関連づけることを
可能にする。その結果、この発明は、従来のイメ
ージ処理技術を用いた場合に比べて、複雑な入力
イメージに対しても非常に高速な応答を可能にす
る。 この発明のアドレスシーケンサボード２２４は
実際上、多重化された擬似乱数発生器２４８の多
重化出力であるような、アドレスストリームを発
生する。このことがグレイ・レベルのパターン処
理を可能にし、また解像度および雑音への不感性
の大幅な改善を可能にする。 この発明は、より好ましい実施例を参照して説
明されたが、この分野の技術者にはよく理解され
るように、この発明の精神および範囲からはずれ
ることなしにその構成および詳細を変更すること
ができるものである。

【図面の簡単な説明】

第１図は本発明のアドレスシーケンサを用いた
パターン処理システムの電気的なブロツク図であ
り、第２Ａ図および第２Ｂ図は第１図のシステム
におけるアドレスシーケンサの電気的ブロツク
図、第３図はアドレスループを説明するための簡
略例を示す図、第４図はそのための構成を示すブ
ロツク図である。 ２００……ワークステーシヨン、２０２……パ
ターンプロセツサ、２０４……ビデオカメラ、２
０６……コントローラ、２０８……ビデオモニ
タ、２１０……機械的固定装置、２１２……部
品、２１４……ビデオデイジタル化ボード、２１
６……イメージ・バツフアボード、２１８……コ
ントローラ・インターフエイスボード、２２０…
…マイクロコンピユータボード、２２２……応答
メモリボード、２２４……アドレスシーケンサボ
ード、２２６……レスポンス検知／トレーニング
ボード、２２８……ケーブル、２３０……ケーブ
ル、２３２……ケーブル、２３４……制御ライ
ン、２３６……ケーブル、２４８……擬似乱数発
生器、２５０……シフトレジスタ、２５４……タ
ツプ・ラツチ、２５６……タツプ・マスク、２５
８……排他的OR回路、２６０……バースト発生
器、２６２……カウンタ、２６４……トランシー
バ、２６６……トランシーバ、２６８……ラツ
チ、２７０……比較器、２７２……ゼネレータ制
御部、２７４……選択ジヤンパ、２７８……
RAM、２８２……フリツプフロツプ、２８４…
…ラツチ、２８８……PROM、２９０……ラツ
チ、２９４……シンクロナイザ、２９６……再始
動回路、２９８……命令ラツチ、３００……Ｘカ
ウンタ、３０２……Ｙカウンタ、３０６……マル
チプレクサ、３０８……自動インクリメント制御
部、３１０……アドレスデコーダ、３１２……マ
ルチプレクサ、３１４……バストランシーバ、３
１６……マルチプレクサ選択回路、３１８……ア
クノレジ発生器、３２２……PROM、３２６…
…シンクロナイザ。

Claims (1)

1. 【特許請求の範囲】 １ アドレスを記憶する手段２８４と、 前記アドレス記憶手段２８４から発生されたマ
   ルチビツトアドレスに応答して入力データを発生
   する手段２１６と、 前記マルチビツトアドレスに関連しているビツ
   トを多数の段に記憶するためのシフトレジスタ手
   段２５０と、 前記シフトレジスタ手段の内容を、予め決めら
   れた段数だけビツトのシフトを起させる手段２６
   ０と、 フイードバツクビツトをシフトレジスタ手段に
   ロードするためのフイードバツク手段２５２，２
   ５４，２５６，２５８と、 予め定められた段数だけシフトされ、かつフイ
   ードバツクビツトを加えられた後の、シフトレジ
   スタ手段の内容、および入力データの関数とし
   て、ネクストアドレスを発生するための手段２６
   ４，２６６，２６８，２７０と、 発生されたネクストアドレスを前記のアドレス
   記憶手段に供給する手段とを具備したことを特徴
   とするパターン処理システムのアドレスシーケン
   サ。 ２ アドレスを記憶する手段２８４と、 前記アドレス記憶手段２８４から発生されたマ
   ルチビツトアドレスに応答して入力データを発生
   する手段２１６と、 前記マルチビツトアドレスに関連しているビツ
   トを多数の段に記憶するためのシフトレジスタ手
   段２５０と、 前記シフトレジスタ手段の内容を、予め決めら
   れた段数だけビツトのシフトを起させる手段２６
   ０と、 フイードバツクビツトをシフトレジスタ手段に
   ロードするためのフイードバツク手段２５２，２
   ５４，２５６，２５８と、 予め定められた段数だけシフトされ、かつフイ
   ードバツクビツトを加えられた後の、シフトレジ
   スタ手段の内容、および入力データの関数とし
   て、ネクストアドレスを発生するための手段とを
   具備したパターン処理システムのアドレスシーケ
   ンサにおいて、 入力データはグレイ・スケール値で表され、 ネクストアドレスを発生するための手段が、 入力データを基準値と比較し、比較結果に応じ
   て第１および第２の出力を発生する比較手段２７
   ０と、 予め定められた段数だけシフトされ、かつフイ
   ードバツクビツトを加えられた後の、シフトレジ
   スタ手段の内容を、互いに異なる２つの配列に並
   べ換える手段２７４，２７６と、 前記比較器の第１の出力に応答して、第１の配
   列のシフトレジスタの内容をネクストアドレスと
   して選択し、また一方、前記比較器の第２の出力
   に応答して、第２の配列のシフトレジスタの内容
   をネクストアドレスとして選択するための選択手
   段２６４，２６６，２６８とよりなることを特徴
   とするパターン処理システムのアドレスシーケン
   サ。 ３ 複数のインターリーブされたアドレスシーケ
   ンスを含むアドレスストリームを発生するための
   パターン処理システムのアドレスシーケンサであ
   つて、 複数のシーケンスの中から選択されたシーケン
   スを識別するための、シーケンス識別数を発生す
   る手段２６２と、 後述するアドレス記憶手段から発生されたシー
   ケンスのアドレスに応答して入力データを供給す
   る手段２１６と、 最初は、選択されたシーケンスのアドレスに依
   存しているビツトを、複数の段に記憶するシフト
   レジスタ手段２５０と、 シフトレジスタ手段の内容を、予め決められた
   段数だけシフトする手段２６０と、 シーケンス識別数の関数として、シフトレジス
   タ手段の選択された段からビツトを引き出すため
   の手段２５２，２５４，２５６と、 選択された段から引き出されたビツトの関数で
   あるフイードバツク・ビツトを、シフトレジスタ
   手段２５０へフイードバツクする手段２５８と、 シーケンス識別数と入力データ、および、その
   内容が予め決められた段数だけシフトされ、かつ
   フイードバツク・ビツトを加えられた後のシフト
   レジスタ手段２５０の内容の関数として、選択さ
   れたシーケンス内のネクストアドレスを発生する
   ための手段２６４，２６６，２６８，２７０と、 シーケンス識別数に応答して選択されたシーケ
   ンスのアドレスを発生し、かつシーケンス識別数
   が再び発生されたときに利用するために、発生さ
   れたネクストアドレスを記憶するためのアドレス
   記憶手段２７８，２８０，２８４とを具備したこ
   とを特徴とするパターン処理システムのアドレス
   シーケンサ。 ４ ネクストアドレスを発生する手段が、 入力データをシーケンス識別数に依存する基準
   値と比較し、比較結果に応じて第１および第２の
   出力を発生する比較手段２７０と、 予め定められた段数だけシフトされ、かつフイ
   ードバツクビツトを加えられた後の、シフトレジ
   スタ手段の内容を、互いに異なる２つの配列に並
   べ換える手段２７４，２７６と、 前記比較器の第１の出力に応答して、第１の配
   列のシフトレジスタの内容をネクストアドレスと
   して選択し、また一方、前記比較器の第２の出力
   に応答して、第２の配列のシフトレジスタの内容
   をネクストアドレスとして選択するための選択手
   段２６４，２６６，２６８とよりなることを特徴
   とする特許請求の範囲第３項記載のパターン処理
   システムのアドレスシーケンサ。 ５ シフトレジスタ手段の内容をシフトするのに
   先立つて、選択されたマルチビツトアドレスが、
   前記選択手段２６４，２６６を介してシフトレジ
   スタ手段にロードされることを特徴とする特許請
   求の範囲第３項記載のパターン処理システムのア
   ドレスシーケンサ。 ６ アドレス記憶手段が、 それぞれのシーケンスの第１サイクルの動作の
   間に用いられる、各シーケンス識別数のための、
   最初のアドレスを記憶する第１の記憶手段２８０
   と、 それぞれのシーケンス識別数に対して選択され
   た、ネクストアドレスを記憶するための第２の読
   出し／書込み可能な記憶手段２７８とよりなるこ
   とを特徴とする特許請求の範囲第３項記載のパタ
   ーン処理システムのアドレスシーケンサ。 ７ ビツトを引き出すための手段が、 それぞれのシーケンス識別数に対応するデイジ
   タル語を記憶し、かつ、前記シーケンス識別数に
   よつてアドレスされることのできるタツプ記憶手
   段２５２と、 シーケンス識別数に応答して、タツプ記憶手段
   から読出されたデイジタル語に基づいて、選択さ
   れた段からフイードバツク手段へビツトを伝送す
   る手段２５６，２５８とからなることを特徴とす
   る前記特許請求の範囲第３項記載のパターン処理
   システムのアドレスシーケンサ。