JPH0237420A - ファジィ演算装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の要約 ファジィ演算装置に表示装置を設け、各人出力メンバー
シップ関数を表示装置に表示してモニタすることができ
るようにすることにより、推論状態の把握が容易とな、
る。

発明の背景 この発明はファジィ・コンピュータ、ファジィ・コント
ローラといわれるファジィ演算装置に関する。

ファジィ演算装置は所定の推論規則にしたがう推論演算
を行ない、その結果を出力する。場合によっては、とく
にファジィ・コントローラの場合にはメンバーシップ関
数で与えられる推論結果を１つの確定値に変換して出力
する。ファジィ推論はメンバーシップ関数を用いて行な
われるので。

与えたメンバーシップ関数および与えた規則がたとえ分
っていたとしても装置内部でどのような推論が行なわれ
ているかは分らない場合が多い。とくに推論結果が確定
値で出力される場合には、この確定値を生じさせる推論
結果を表わすメンバーシップ関数さえ把握できない。

推論結果のみならず推論過程等が分れば、設定したメン
バーシップ関数の評価、規則の評価、動作状態の監視等
が可能となる。

発明の概要 この発明は、ファジィ演算装置における所望の演算段階
にあるメンバーシップ関数を目視可能にすることを目的
とする。

この発明は、所定のファジィ推論規則にしたがう演算を
それぞれ行なう複数の個別推論部と、これらの個別推論
部の推論結果を統合する総合推論部とを備えたファジィ
演算装置において，復数の個別推論部および総合推論部
のうちの少なくともいずれか１つの推論結果をメンバー
シップ関数の形で表示する表示装置を備えたことを特徴
とする。

各推論部の推論結果のみならず推論過程にあるメンバー
シップ関数（設定されたメンバーシップ関数であってま
だ推論演算が加えられていないものを含む）も」−記表
示装置に表示することが好ましい。

ここでファジィ演算装置とはファジィ推論ないしはファ
ジィ演算を実行するすべての装置を意味し、ファジィ・
コンピュータ、ファジィ・コントローラ、ファジィ推、
論デイバイス、ファジィ推論演算装置等といわれるもの
を含む。また、ファジィ推論のための専用デイバイス（
アナログ・タイプ、ディジタル・タイプを問わず）（た
とえば［［：Ｉ経エレクトロニクス４１９８７年７月２
７日、第１４８頁〜第１５２頁１日経マグロウヒル社を
参照）のみならず、ファジィ推論を実行するようにプロ
グラムされたバイナリイ・タイプのコンピュータ。

プロセッサ等を含む。

この発明によるとファジィ演算装置における演算過程を
上記表示装置の表示を見ることにより把握でき、装置の
動作監視、メンバーシップ関数の評価、規則の評価等を
行なうことができるようになる。

複数の表示装置を設け、各推論部の推論結果。

推論段階のメンバーシップ関数を一挙に表示するように
することにより、推論過程が一目瞭然に把握できるよう
になる。

表示装置が１つまたは数少ない場合には１表示装置に１
選択入力に応答して，復数の個別推論部の推論結果およ
び総合推論部の推論結果の少なくとも１つを選択する選
択手段を設け１選択された推論結果を表示装置に表示す
るようにすることが好ましい。このようにすることによ
り、数少ない表示装置で選択に応じて種々の箇所、状態
の監視に対応することができる。

実施例の説明 この発明をファジィ・コントローラに適用した実施例に
ついてまず説明する。このファジィ・コントローラは、
メンバーシップ関数を腹数本の信号線」二に現われる電
圧分布によって表現するタイプのものであって、ファジ
ィ推論を旧Ｎ／ＭＡＸ演算により行なう。

第１図において、設定されたファジィ推論（モーダス・
ポネンス）のルール（規則、インプリケーション）の数
に相当する数の推論部（個別推論部）１１〜１ｎが設け
られている。各推論部１ｉ（ｉ−１〜ｎ）は、モーダス
・ボネンスのインプリケーションの前件部におけるファ
ジィ命題の数（ここでは３つ）のメンバーシップ関数回
路（以下ＭＦＣという）　２１．　Ｈ，２３を備えてい
る。これらのＮＦＣ２１〜２３は対応するルールにおけ
る前件部で記述されたファジィ集合を表わすメンバーシ
ップ関数を表わす電圧信号を出力するものである。モー
ダス・ポネンスのプレミスが人力になるが、コントロー
ラであるから人力は確定値Ｘ１　、ｙ１＋ｚ、■によっ
て表わされ、　ＭＦＣ２１〜２３はこれらの入力値Ｘ　
　＋Ｙ １　　　１、ｚｌに対応するメンバーシップ関数値を出
力する。Ｍｒ’Ｃ２１〜２３の出力は旧Ｎ回路２４に入
力し、その旧Ｎ演算が行なわれる。

一方、ルール（インプリケーション）における後件部で
記述されたファジィ集合を表わすメンバーシップ関数を
発生する回路（以下ＭＦＧという）２５が設けられ、こ
のＭＦＧ　２５からは複数本（ｍ本）の出力ライン」二
に分布した電圧によって表わされるメンバーシップ関数
が出力され、　ＭＩＮ回路（トランケーション回路）２
６に与えられる。旧Ｎ回路２６は、　ＭＰＧ　２５から
与えられるメンバーシップ関数を表わす電圧値のそれぞ
れと旧Ｎ回路２４から出力される演算結果との旧Ｎ演算
を行ない、推論結果を表わすメンバーシップ関数をｍ本
のライン上に分布した電圧信号の形態で出力する（出力
Ｑ１　：１−１−ｎ）。第１図ではｍ本のラインがバス
の形態で図示されている。

各推論部１１において、　ＮＰＣ２１〜２３．　ＭＦＧ
　２５におけるメンバーシップ関数はルールに応じた所
定の形にあらかじめ設定されているのはいうまでもない
。メンバーシップ関数を所望の形に設定するための制御
人力が第１図ではＭＦＧ　２５についてのみラベルｑ、
（ｉ−１〜ｎ）として表現されていす る。

推論部１１〜Ｉｎから出力される推論結果Ｑ１は次にＭ
ＡＸ回路（総合推論部）２７に与えられ、　ＭＡＸ演算
が施されたのち、同じようにｍ本のラインに分布した電
圧信号として最終的な推論結果Ｑが得られる。推論結果
Ｑから確定値出力を得るために確定値演算回路（たとえ
ば重心回路）２８が設けられている。

さて、各推論部１１〜１ｎの推論結果Ｑ１〜Ｑｏおよび
ＭＡＸ回路２７の推論結果Ｑは表示装置３０に与えられ
る。表示装置、３０は、これら推論結果Ｑ１〜Ｑ　およ
びＱのうち選択入力によって指定された推論結果を選択
して出力する選択回路３１と１選択回路３１によって選
択された推論結果を表わす電圧分布を表示に適した信号
に変換する表示回路３２と。

上記推論結果をメンバーシップ関数の形態で表示する表
示器３３とを備えている。

表示装置３０の具体的構成例が第２図に示されている。

この図においてｍ本のラインはバスの形態ではなくライ
ンの形態で示されているが、その両側端に位置する２本
のラインずつのみが図示されている。

選択回路３１において、推論結果Ｑ、Ｑ１〜Ｑ。

を表わす電圧分布の入力ライン（それぞれｍ本のライン
を含む）はそれぞれアナログ・スイッチ回路４０〜４ｎ
を経て共通のｍ本の出力ラインに接続されている。各ア
ナログ・スイッチ回路はｍ本のラインをオン、オフする
ｍ／１１！ｌのアナログ・スイッチを含み、デコーダ３
４によって制御される。１つのアナログ・スイッチ回路
に含まれるｍ個のアナログ・スイッチは同時にオン、オ
フされる。選択入力は所定数ビットのバイナリイ・コー
ドで与えられる。この選択人力はたとえば手動選択設定
器。

キーボードその他の人力装置から人力される。デコーダ
３４は与えられた選択人力によって表わされる推論結果
の選択に応じて、アナログ・スイッチ回路４０〜４０の
うちのいずれか１つをオンとする出力を発生する。この
ようにして選択された推論結果を表わす電圧分布は出力
ラインを経て表示回路３２に送られる。

表示器３３はこの実施例ではｍ列ｒ行のマトリクス状に
配列されたｍＸｒ個の発光ダイオードＬＥＤから構成さ
れている。そして、各発光ダイオードＬＥＤは第３図に
示すようにコンパレータ５０によって駆動される。表示
回路３２はｍｘｒ個のコンパレータ５０を含んでいる。

表示器３３における最も左側の列（これを第１列という
）の表示制御について説明する。第１列には下からＬＥ
Ｄ　　、　　ＬＥＤｌ２．　＝・−、ＬＥＤｌｒで示さ
れ１ま た１個の発光ダイオードが縦に配列されている。

これらの発光ダイオードＬＥＤ　　、　　ＬＥＤ　　　
・・・１１　　　１２’ ＬＥＤｌ、はコンパレータ５１．５２．　・・・、　５
ｒによってそれぞれ発光制御されるらコンパレータ５１
〜５ｒには。

選択回路３１のｍ本の出力ラインのうちの最も左側の位
１１ｑに対応するライン（推論結果を表わす電圧分布に
おける最も左側の電圧信号が伝送されるライン）を通っ
て人力する電圧信号が与えられる。

これらのコンパレータ５１〜５「の基準’４圧はコンパ
レータ５Ｉのものが最も低く、コンパレータ５ｒに向っ
て順次高くなるように設定されている。したがって、入
力端子よりも低い基準電圧をもつコンパレータから出力
信号が発生し、この出力信号によって対応する発光ダイ
オードが点灯されるので。

下側に位置する発光ダイオードから順に点灯することに
なる。

表示器３３における他の列の発光ダイオードも同じよう
にそれぞれ１個のコンパレータによって発光制御される
。この結果２表示器３３には点灯した発光ダイオードに
よって、推論結果を表わす電圧分布が表示されることに
なる（図中斜線で示した発光ダイオードが点灯している
）。

上記実施例では個別推論部１１〜［ｎおよび総合推論部
（ＭＡＸＮ路）２７の推論結果Ｑ、Ｑ１〜Ｑｎのうち選
択されたものが表示装置３０に表示されているが、推論
部の推論過程におけるメンバーシップ関数を表示するこ
とも可能である。このような推論過程の表示について次
に説明する。

第４図はファジィ・コンピュータの個別推論部の一閘成
例を示すものである。このファジィ・コンピュータはた
とえば特開昭６３−１２３１７７号公報に説明されてい
る。第１図に示すものと同一物には同一符号が付されて
いる。

モーダス・ポネンスのインプリケーションの前件部のフ
ァジィ命題（ここでは３つのファジィ命題があるものと
する）におけるファジィ集合を表わすメンバーシップ関
数Ａ、Ｂ、Ｃを発生する回路ＭＦＧ　６１．６２．６３
と、プレミスのファジィ命題におけるファジィ集合を表
わすメンバーシップ関数Ａ’　、Ｂ’　、Ｃ’を発生す
るＭＰＧ　８４．８５．８８とが設けられている。メン
バーシップ関数ＡとＡ′ＢとＢ’、ＣとＣ′の旧Ｎ演算
（対応する要素同志の旧Ｎ演算）がそれぞれ旧Ｎ回路８
７．６８．６９で行なわれる。これらの旧Ｎ演算結果は
それぞれＭＡＸ回路７１．７２．７３１：１ｍ与えられ
ルｇｌ−れら（７）　ＭＡＸ回路７１．７２．７３は入
力するｍ個の電圧から最も大きいものを選択するもので
ある。ＭＡＸ回路７１〜７３の出力のＭＡＸまたは旧Ｎ
演算が回路７４で行なわれ。

その出力が上述の旧Ｎ回路２６に与えられる。

このようなファジィ・コンピュータにおける推論部の出
力Ｑ１のみならず、旧Ｎ回路６７〜６９の出力も表示装
置３０の選択回路３１に与えられる。このようにして、
推論過程を表わす旧Ｎ回路６７〜６９の出力電圧分布も
表示器３３への表示対象となる。

Ｍ）’Ｇ　Ｏ１〜Ｇ０．２５等の出力信号も同じように
表示対象とすることができる。

」二足実施例はメンバーシップ関数を複数本のライン上
における電圧分布で表わすファジィ・コンピュータ、フ
ァジィ・コントローラにこの発明を適用したものである
が、この発明はディジタル・タイプのファジィ演算装置
、プログラムされたバイナリイ・コンピュータを含む装
置等にも適用される。この場合には、メモリに記憶され
たまたは演算のために一時記憶場所に記憶されたメンバ
ーシップ関数を表わすデータが読出されて表示装置に表
示されるであろう。選択手段はメンバーシップ関数を表
わすデータの読出しを制御する手段によって実現される
であろう。

【図面の簡単な説明】

第１図はこの発明をファジィ・コントローラに適用した
実施例を示すブロック図、第２図は表示装置の詳細を示
すブロック図、第３図はコンパレータと発光ダイオード
との関係を示す回路図、第４図は他の実施例を示し、フ
ァジィ・コンピュータの推論部の一例を示すブロック図
である。 １１、１２．・・・、　ｌｎ・・・推論部（個別推論部
）。 ２７・・・ＭＡＸ回路（総合推論部）。 ３０・・・表示装置。 ３１・・・選択回路。 ３２・・・表示回路。 ３３・・・表示器。 以　　上 特許出願人　　立石電機株式会社 代　　　理　　　人　　　　　弁理士　　牛　　久　　
健　　司（外１名） 第１図 第３図 第４図 ＭＡＸ回路へ退Ｊ如醇呑へ

Claims (3)

【特許請求の範囲】
1. （１）所定のファジィ推論規則にしたがう演算をそれぞ
   れ行なう復数の個別推論部と，これらの個別推論部の推
   論結果を統合する総合推論部とを備えたファジィ演算装
   置において，復数の個別推論部および総合推論部のうち
   の少なくともいずれか１つの推論結果をメンバーシップ
   関数の形で表示する表示装置を備えていることを特徴と
   するファジィ演算装置。
2. （２）上記表示装置が，選択入力に応答して，複数の個
   別推論部の推論結果および総合推論部の推論結果の少な
   くとも１つを選択する選択手段を備え，選択された推論
   結果が表示装置に表示される，特許請求の範囲第（１）
   項に記載のファジィ演算装置。
3. （３）上記個別推論部の推論過程にあるメンバーシップ
   関数もまた上記表示装置に表示される，特許請求の範囲
   第（１）項または第（２）項に記載のファジィ演算装置
   。