JPH0235249B2 - - Google Patents

Info

Publication number
JPH0235249B2
JPH0235249B2 JP58113820A JP11382083A JPH0235249B2 JP H0235249 B2 JPH0235249 B2 JP H0235249B2 JP 58113820 A JP58113820 A JP 58113820A JP 11382083 A JP11382083 A JP 11382083A JP H0235249 B2 JPH0235249 B2 JP H0235249B2
Authority
JP
Japan
Prior art keywords
unit
counter
pulse
recording
counter unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58113820A
Other languages
Japanese (ja)
Other versions
JPS606826A (en
Inventor
Takeshi Masaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hioki EE Corp
Original Assignee
Hioki EE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hioki EE Corp filed Critical Hioki EE Corp
Priority to JP11382083A priority Critical patent/JPS606826A/en
Publication of JPS606826A publication Critical patent/JPS606826A/en
Publication of JPH0235249B2 publication Critical patent/JPH0235249B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01DMEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D15/00Component parts of recorders for measuring arrangements not specially adapted for a specific variable
    • G01D15/06Electric recording elements, e.g. electrolytic
    • G01D15/08Electric recording elements, e.g. electrolytic for spark erosion

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Recording Measured Values (AREA)

Description

【発明の詳細な説明】 この発明は、放電記録計に係り、さらに詳しく
いえば、放電記録紙の送り方向と直交する方向に
並設された多数の放電電極を有する放電記録計に
関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a discharge recorder, and more specifically, to a discharge recorder having a large number of discharge electrodes arranged in parallel in a direction perpendicular to the feeding direction of discharge recording paper. .

本出願人は、この種の多針電極型放電記録計に
ついてすぐにいくつかの出願をしている。そのう
ちの例えば特願昭55−65747号(特開昭56−
161176号)には、多針電極通電制御素子(サイリ
スタ)を順番に走査するための計数器と、逐次比
較型A/D変換器とを用い、このA/D変換器の
変換終了後に上記計数器の計数を開始し、A/D
変換器の出力と計数器とを比較し、その一致時点
で上記サイリスタに発色信号を供給する記録電極
の選択方式が開示されている。これによれば、デ
ジタル処理のみにて記録電極の選択を高速度に行
なうことができ、また、多チヤンネル化、すなわ
ち同一時間軸上に複数の入力信号を重ね書きする
上において有利であるが、入力信号のサンプリン
グ時間をより速めて波形の再現性を高めるについ
ては、次の点に留意する必要がある。すなわち、
上記サイリスタの走査速度を高速化することによ
り、結果的にサンプリング時間の短縮化が図れる
のであるが、放電記録紙の安定発色には7μs以上
の電圧印加時間が必要であり、まだ、サイリスタ
の点弧に要する時間は大体において0.7〜1.0μsで
ある。さらには、記録紙の送り速度を100cm/s
以上にする場合には、記録紙上において放電破壊
を十分に行なわせるための電流値が低速時の数倍
に達する。このため、サイリスタのターンオフ時
間を十分に長くとる必要があり、この時間が不足
するとすべてのサイリスタが導通状態のままとな
り記録不能となる。
The applicant has already filed several applications for this type of multi-needle electrode discharge recorder. For example, Japanese Patent Application No. 55-65747
No. 161176) uses a counter for sequentially scanning a multi-needle electrode energization control element (thyristor) and a successive approximation type A/D converter. Start counting the A/D
A recording electrode selection method is disclosed which compares the output of the converter and the counter and supplies a coloring signal to the thyristor at the point of coincidence. According to this, it is possible to select recording electrodes at high speed only by digital processing, and it is also advantageous for multi-channeling, that is, for overwriting multiple input signals on the same time axis. In order to increase the reproducibility of waveforms by speeding up the input signal sampling time, the following points need to be kept in mind. That is,
By increasing the scanning speed of the thyristor mentioned above, the sampling time can be shortened as a result, but a voltage application time of 7 μs or more is required for stable color development of the discharge recording paper, and the thyristor still has some drawbacks. The time required for an arc is approximately 0.7-1.0 μs. Furthermore, the feeding speed of the recording paper was increased to 100 cm/s.
In the above case, the current value required to cause sufficient discharge destruction on the recording paper reaches several times that of the low speed. For this reason, it is necessary to provide a sufficiently long turn-off time for the thyristors; if this time is insufficient, all the thyristors remain conductive and recording becomes impossible.

この発明は、上記した種々の制約を克服して、
例えば毎秒200cmの速さで紙送りされる放電記録
紙上に、入力信号を高速かつ高精度に記録し得る
放電記録計を提供することにある。
This invention overcomes the various limitations described above, and
The object of the present invention is to provide a discharge recorder capable of recording input signals at high speed and with high precision on discharge recording paper that is fed at a speed of, for example, 200 cm per second.

以下、この発明を添付図面に示された実施例を
参照しながら詳細に説明する。
Hereinafter, the present invention will be described in detail with reference to embodiments shown in the accompanying drawings.

この放電記録計は、第1図のブロツク図に示さ
れているように、例えば6チヤンネルの信号を同
時記録可能とするための6つの入力アンプユニツ
ト1と、この入力アンプユニツト1の各々に対応
して接続された6つのアナログ入力パルス位置変
換ユニツト2と、クロツクパルス発振器を含みこ
のユニツト2に対して動作制御信号を出力するカ
ウンタユニツト3と、このカウンタユニツト3と
同期して作動し記録電極走査用のトリガパルスを
発生するデコーダユニツト4と、このユニツト4
の出力側に接続された上記記録電極のためのヘツ
ドドライバユニツト5と、上記各アナログ入力パ
ルス位置変換ユニツト2の出力をパルス列として
ヘツドドライバユニツト5に供給するオア回路6
を含むパワースイツチユニツト7とを備えてい
る。なお、上記記録電極は、第3図において参照
符号8で示されており、この実施例では放電記録
紙Pの紙送り方向と直向する方向に沿つて例えば
0.5mmピツチで200本並設されているものとする。
また、図示されていないがこの放電記録計は、記
録紙Pを所定の速度で紙送りするための紙送りユ
ニツトを備えている。
As shown in the block diagram of Fig. 1, this discharge recorder has six input amplifier units 1 to enable simultaneous recording of, for example, six channels of signals, and a corresponding one for each of the input amplifier units 1. 6 analog input pulse position conversion units 2 connected to each other, a counter unit 3 including a clock pulse oscillator and outputting an operation control signal to the units 2, and a counter unit 3 that operates in synchronization with the counter unit 3 to scan the recording electrode. a decoder unit 4 that generates trigger pulses for
a head driver unit 5 for the recording electrodes connected to the output side of the recording electrode; and an OR circuit 6 for supplying the outputs of the respective analog input pulse position conversion units 2 as a pulse train to the head driver unit 5.
The power switch unit 7 includes a power switch unit 7. The recording electrodes are indicated by reference numeral 8 in FIG.
It is assumed that 200 wires are installed in parallel at a pitch of 0.5 mm.
Although not shown, this discharge recorder is equipped with a paper feeding unit for feeding the recording paper P at a predetermined speed.

上記アナログ入力パルス位置変換ユニツト2
は、デコーダユニツト4により零位置から最大目
盛位置(199)の記録電極8が順次通電可能な状
態に走査されている場合において、カウンタユニ
ツト3の計数値と、アンプユニツト1を介して入
力されるアナログ入力レベルとが対応した時点で
記録電極8を介して記録紙Pに記録電流を供給す
るためのパルスを発生するユニツトであり、A/
D変換器10と、このA/D変換器10の出力値
を一時的に保持するラツチ回路11と、ラツチ回
路11に保持された出力値とカウンタユニツト3
の計数値とを比較する比較回路12と、この比較
回路12の出力を受けて動作するワンシヨツトマ
ルチバイブレータ13とから構成されている。
Above analog input pulse position conversion unit 2
is inputted via the count value of the counter unit 3 and the amplifier unit 1 when the recording electrodes 8 from the zero position to the maximum scale position (199) are sequentially scanned by the decoder unit 4 so that they can be energized. This is a unit that generates a pulse for supplying a recording current to the recording paper P via the recording electrode 8 when the analog input level corresponds to the analog input level.
A D converter 10, a latch circuit 11 that temporarily holds the output value of this A/D converter 10, and a counter unit 3 that outputs the output value held in the latch circuit 11.
It consists of a comparison circuit 12 which compares the count value of , and a one-shot multivibrator 13 which operates in response to the output of this comparison circuit 12 .

上記カウンタユニツト3は、クロツクパルスを
発生する発振器14を含んでいる。この場合、上
記A/D変換器10の出力はバイナリコード信号
であるため、これを制御するカウンタもバイナリ
コード出力形のカウンタであることが望ましい。
そこでこの実施例においては、カウンタユニツト
3は8ビツト256進のバイナリカウンタからなり、
また、クロツクパルスの周波数は10MHzに設定さ
れている。したがつて、このカウンタユニツト3
の1計数周期は25.6μsである。
The counter unit 3 includes an oscillator 14 for generating clock pulses. In this case, since the output of the A/D converter 10 is a binary code signal, it is desirable that the counter that controls this is also a binary code output type counter.
Therefore, in this embodiment, the counter unit 3 consists of an 8-bit 256-base binary counter,
Also, the frequency of the clock pulse is set to 10MHz. Therefore, this counter unit 3
One counting period is 25.6 μs.

上記デコーダユニツト4は、10進トリガパルス
を形成してサイリスタ15の各ゲートを順次走査
し、これらのサイリスタを通電可能にするための
ものである。この場合、上記カウンタユニツト3
からのバイナリ出力を10進化しようとすると、一
般には複雑なゲート回路を必要とし、かつ、その
変換時間も遅いため、そのトリガパルスと上記ア
ナログ入力パルス位置変換ユニツト2から出力さ
れる印字指令用のパルスとの間に同期関係が成り
立たたなくなり、記録は不正確なものとなる。
The decoder unit 4 is for forming decimal trigger pulses to sequentially scan each gate of the thyristors 15 and to enable the thyristors to conduct electricity. In this case, the counter unit 3
If you try to convert the binary output from A synchronization relationship with the pulse will no longer hold, and the recording will be inaccurate.

そこでこの発明におけるデコーダユニツト4に
おいては、第5図に示されているように、クロツ
クパルスを直接計数する例えば3個のBCDカウ
ンタ20,21,22と、これらのカウンタの計
数出力を0番から199番までの記録電極8のおの
おのに対応して200個のトリガパルスに変換する
BCD−10進変換回路23とを備えている。すな
わち、上記カウンタ20ないし22は、例えばカ
ウンタユニツト3を介して端子CPに加えられる
発振器14からのクロツクパルスを計数して、そ
れぞれ×1、×10、×100の各桁の信号を出力する
ようにされたシンクロナスカウンタであり、計数
動作の一時停止あるいはリセツトなどは、例えば
端子Sを介して加えられる制御信号によりカウン
タユニツト3と同期して行なわれるようになつて
いる。
Therefore, in the decoder unit 4 according to the present invention, as shown in FIG. Convert into 200 trigger pulses corresponding to each of the recording electrodes 8 up to
A BCD-decimal conversion circuit 23 is provided. That is, the counters 20 to 22 are configured to count clock pulses from the oscillator 14 applied to the terminal CP via the counter unit 3, and output signals of each digit of x1, x10, and x100, respectively. The counter unit 3 is a synchronous counter, and the counting operation is temporarily stopped or reset in synchronization with the counter unit 3 by a control signal applied via a terminal S, for example.

上記BCD−10進変換回路23は、例えば図示
しないBCD−10進変換器と論理素子などで構成
されており、上記BCDカウンタから出力される
1桁の信号0、1、2、……9と2桁の信号0、
10、20、……90と、3桁の信号0、100とがここ
で組み合わされて0から199までの200個の信号に
変換される。これらの各信号は、上記0番から
199番の各記録電極8を走査するトリガパルスと
してヘツドドライバユニツト5へ出力される。
The BCD-decimal conversion circuit 23 is composed of, for example, a BCD-decimal converter (not shown) and a logic element, and converts the single-digit signals 0, 1, 2, . . . 9 output from the BCD counter to 2 digit signal 0,
10, 20, . . . 90 and the three-digit signals 0 and 100 are combined here and converted into 200 signals from 0 to 199. Each of these signals starts from number 0 above.
It is output to the head driver unit 5 as a trigger pulse for scanning each recording electrode 8 numbered 199.

このように構成されたデコーダユニツト4によ
れば、クロツクパルスを高速で10進化トリガパル
スに変換できるで同期上の問題がなく、正確な信
号記録が可能である。
According to the decoder unit 4 configured in this manner, a clock pulse can be converted into a decimal trigger pulse at high speed, there is no synchronization problem, and accurate signal recording is possible.

ここで、第2図のタイミングチヤートを参照し
ながら、アナログ入力パルス位置変換ユニツト2
とカウンタユニツト3との動作について説明す
る。なお、同図において斜線又はドツトの表示部
はデータ内容が不変の状態を示している。上記
A/D変換器10は例えば8ビツトの逐次比較型
A/D変換器からなり、カウンタユニツト3の第
1計数周期において計数値が「0」のとき出力さ
れるA/D変換指令信号により、アナログ信号を
8ビツトのデジタル信号に変換する。なお、この
変換に要する時間は約7.5μsである。このA/D
変換値はラツチ回路11に供給され、カウンタユ
ニツトの計数値が例えば「240」となつた時点で
ラツチ回路11に読み込まれ保持される。このラ
ツチ回路11に保持されたA/D変換値は、カウ
ンタユニツト3の第2計数周期で比較回路12に
よりカウンタユニツト3の計数値と比較され、そ
の一致点でワンシヨツトマルチバイブレータ13
が1.0μsのパルスを発生する。A/D変換器10
はカウンタユニツト3が第2の計数周期に入りそ
の計数値が「0」の時に再びA/D変換を行な
い、このA/D変換値は上記と同様にラツチ回路
11に保持されたのち、カウンタユニツト3の第
3の計数周期においてその計数値と比較される。
すなわち、このアナログ入力パルス位置変換ユニ
ツト2においては、カウンタユニツト3の第n計
数周期にA/D変換されたA/D変換値はラツチ
回路11に一旦保持され、カウンタユニツト3の
第n+1計数周期目に比較回路12にてその第n
+1計数周期の計数値と比較されることになる。
この場合、カウンタユニツト3の計数周期は
25.6μsであるが、このうち「0」から「199」ま
での200計数期間は、これと連動して作動するデ
コーダユニツト4がトリガパルスで記録電極8を
走査するために当てられており、残りの「56」計
数期間(5.6μs)は休止期間に当てられている。
この休止期間はA/D変換器10とラツチ回路1
1間のデータの入れ替えおよび「199」番目の記
録電極8が通電した場合の安定発色時間を補なう
ようにしている。
Here, while referring to the timing chart in FIG. 2, convert the analog input pulse position conversion unit 2.
The operation of the counter unit 3 and the counter unit 3 will be explained. Note that in the figure, hatched or dotted areas indicate a state in which the data content remains unchanged. The A/D converter 10 is, for example, an 8-bit successive approximation type A/D converter, and is controlled by an A/D conversion command signal output when the count value is "0" in the first counting period of the counter unit 3. , converts the analog signal into an 8-bit digital signal. Note that the time required for this conversion is approximately 7.5 μs. This A/D
The converted value is supplied to the latch circuit 11, and when the count value of the counter unit reaches, for example, "240", it is read into the latch circuit 11 and held. The A/D conversion value held in the latch circuit 11 is compared with the count value of the counter unit 3 by the comparator circuit 12 in the second counting period of the counter unit 3, and at the point of coincidence, the one-shot multivibrator 13
generates a 1.0μs pulse. A/D converter 10
When the counter unit 3 enters the second counting period and the count value is "0", it performs A/D conversion again, and this A/D conversion value is held in the latch circuit 11 in the same way as above, and then the counter unit 3 performs A/D conversion again. It is compared with its count value in the third counting period of unit 3.
That is, in this analog input pulse position conversion unit 2, the A/D converted value that is A/D converted in the n-th counting period of the counter unit 3 is temporarily held in the latch circuit 11, and is held in the latch circuit 11 once in the n+1st counting period of the counter unit 3. In the comparison circuit 12, the nth
It will be compared with the count value of +1 counting period.
In this case, the counting period of counter unit 3 is
The decoder unit 4, which operates in conjunction with this, scans the recording electrode 8 with a trigger pulse during the 200 counting periods from ``0'' to ``199'', and the remaining counting period is 25.6 μs. The "56" counting period (5.6 μs) is allocated to the rest period.
During this pause period, the A/D converter 10 and the latch circuit 1
This is to compensate for the stable color development time when data is exchanged between 1 and 199th recording electrode 8 is energized.

この実施例においては、上記カウンタユニツト
3の1計数時間は0.1μsであるが、この時間内に
デコーダユニツト4からヘツドドライバユニツト
5の通電制御素子であるサイリスタ15のゲート
(第3図参照)へトリガパルスを供給しても、サ
イリスタ15を確実に点弧することが困難であ
る。このため、アナログ入力パルス位置変換ユニ
ツト2ではA/D変換値とカウンタユニツト3の
計数値とが一致した時点で発生するワンシヨツト
マルチバイブレータ13のパルスにより、このパ
ルス発生期間である例えば1.0μsの間上記カウン
タユニツト3の動作を停止し、その計数値を維持
させる。これと同期してデコーダユニツト4も走
査をその時点で一時停止し、これにより、サイリ
スタ15は1.0μsの点弧時間を得ている。このた
め、上記カウンタユニツト3の1計数周期は、
25.6+0.9×nμs(n:使用チヤンネル数)となり、
6チヤンネル使用時においては、サンプリング周
期は31μsとなる。なお、上記の定数を0.9μsとし
たのは、ワンシヨツトマルチバイブレータ13か
ら出力されるパルスの発生期間は1.0μsであるが、
カウンタユニツト3から見た場合、その1.0μs中
に1計数時間0.1μsが含まれていることによる。
In this embodiment, one counting time of the counter unit 3 is 0.1 μs, and within this time, the signal is transferred from the decoder unit 4 to the gate of the thyristor 15 (see FIG. 3), which is the energization control element of the head driver unit 5. Even if a trigger pulse is supplied, it is difficult to reliably fire the thyristor 15. Therefore, the analog input pulse position conversion unit 2 uses the pulse of the one-shot multivibrator 13 that is generated at the time when the A/D conversion value and the count value of the counter unit 3 match, to generate a signal for the pulse generation period of, for example, 1.0 μs. During this period, the operation of the counter unit 3 is stopped and the counted value is maintained. In synchronization with this, the decoder unit 4 also temporarily stops scanning at that point, so that the thyristor 15 has a firing time of 1.0 μs. Therefore, one counting period of the counter unit 3 is:
25.6+0.9×nμs (n: number of channels used),
When using 6 channels, the sampling period is 31 μs. The above constant is set to 0.9 μs because the pulse generation period output from the one-shot multivibrator 13 is 1.0 μs.
This is because when viewed from the counter unit 3, one counting time of 0.1 μs is included in the 1.0 μs.

次に、上記のパワースイツチユニツト7につい
て説明する。このユニツト7の目的は、上記した
カウンタユニツト3の動作によりデコーダユニツ
ト4を介して通電可能となつた記録電極8に安定
発色を得る期間記録電流を流すことと、パワース
イツチがオフとなつた場合、サイリスタ15に十
分なターンオフ時間を与えることにある。この安
定発色に要する時間は放電記録紙の紙質、すなわ
ち発色性能にも関係するが、現在のところでは大
体において10μsの記録パルス印加時間を必要とす
る。ところで、例えば6チヤンネル使用時に、そ
の記録位置が記録紙Pの全面にわたつてほぼ均等
に点在したと仮定すると、記録パルスの巾は最大
で20+0.9×6+10=35.4μsに達する。(なお、こ
の式中の10μsは199番目のサイリスタが選択され
た場合の記録パルス印加時間である。)すなわち、
カウンタユニツト3の計数周期である25.6+0.9
×6=31μsを越えることにより、この場合には最
初に点弧された記録電極8には35.4μsの間記録電
流が流れ続けるばかりでなく、次の計数周期にお
いて最初に点弧される記録電極8の位置によつて
はそのサイリスタ15は消弧不可能となる。さら
には、この状態において6チヤンネルの各入力が
変動していたとすると、カウンタユニツト3の1
計数周期ごとに6本の記録電極が通電したままと
なり、34周期で200本すべての記録電極8が通電
して記録計としての機能を失なう虞れがある。
Next, the above power switch unit 7 will be explained. The purpose of this unit 7 is to supply a recording current to the recording electrode 8, which has been made energized via the decoder unit 4 by the operation of the counter unit 3 described above, for a period of time to obtain stable color development, and to supply a recording current to the recording electrode 8, which can be energized via the decoder unit 4 by the operation of the counter unit 3 described above. , to give the thyristor 15 sufficient turn-off time. The time required for stable color development is related to the paper quality of the discharge recording paper, that is, the color development performance, but at present, a recording pulse application time of approximately 10 μs is required. By the way, for example, when using 6 channels, assuming that the recording positions are scattered almost evenly over the entire surface of the recording paper P, the width of the recording pulse reaches a maximum of 20+0.9×6+10=35.4 μs. (Note that 10 μs in this formula is the recording pulse application time when the 199th thyristor is selected.) In other words,
25.6 + 0.9 which is the counting period of counter unit 3
By exceeding ×6=31 μs, in this case, not only the recording current continues to flow for 35.4 μs to the recording electrode 8 that was fired first, but also the recording current continues to flow to the recording electrode 8 that is fired first in the next counting cycle. Depending on the position of the thyristor 8, the thyristor 15 cannot be extinguished. Furthermore, if each input of the 6 channels is fluctuating in this state, 1 of the counter unit 3
Six recording electrodes remain energized in each counting cycle, and there is a risk that all 200 recording electrodes 8 will become energized in 34 cycles and lose their function as a recorder.

そこで、この発明においては、上記した状態の
発生を防止するため、記録電極8とそれに対応す
るサイリスタ15とを例えば時系列順に50本単位
に4群に分け、その群単位に1つのスイツチング
素子を割り当てている。すなわち、第3図に示さ
れているように、上記ヘツドドライバユニツト5
は、第1群5aから第4群5dに分割されてお
り、これらの各群5a〜5dはそれぞれ大電力ス
イツチングトランジスタ16a〜16dを介して
発色用電源回路17に接続されている。これに対
応して、このパワースイツチユニツト7には、オ
ア回路6から供給されるパルス列をカウンタユニ
ツト3からの計数値に基いて各群に振り分けるゲ
ート回路18と、このゲート回路18の出力側と
上記したスイツチングトランジスタ16a〜16
dの各ベースとの間に接続された4つのワンシヨ
ツトマルチバイブレータ19a〜19dとを備え
ている。
Therefore, in the present invention, in order to prevent the above-mentioned situation from occurring, the recording electrodes 8 and the corresponding thyristors 15 are divided into four groups of, for example, 50 thyristors in chronological order, and one switching element is assigned to each group. Assigned. That is, as shown in FIG. 3, the head driver unit 5
are divided into a first group 5a to a fourth group 5d, and each of these groups 5a to 5d is connected to a coloring power supply circuit 17 via high power switching transistors 16a to 16d, respectively. Correspondingly, this power switch unit 7 includes a gate circuit 18 that distributes the pulse train supplied from the OR circuit 6 to each group based on the count value from the counter unit 3, and an output side of this gate circuit 18. The switching transistors 16a to 16 described above
d and four one-shot multivibrators 19a to 19d connected between each base.

次に、このパワースイツチユニツト7の動作を
第4図に示されたタイミングチヤートを参照しな
がら説明する。なお、同図において斜線表示部分
はカウンタユニツト3が計数動作を行なつている
状態を示している。上記したアナログ入力パルス
位置変換ユニツト2の各ワンシヨツトマルチバイ
ブレータ13から発生したパルスはオア回路6を
介してゲート回路18の一方の入力端子にパルス
列として供給される。そこで、ゲート回路18
は、カウンタユニツト3から他方の入力端子に加
えられる計数値とオア回路6から供給されるパル
ス入力の時点とによりそのパルス列を上記の如く
4群に分けられた記録電極8に応じて時系列順に
振り分ける。このようにして分けられた信号によ
り、4群のそれぞれに設けられたワンシヨツトマ
ルチバイブレータ19a〜19dの該当するもの
が10μsのパルスを発生し、このパルスの発生期間
中対応するスイツチングトランジスタがオンにな
る。したがつて、アナログ入力パルス位置変換ユ
ニツト2にてA/D変換されたA/D変換値に相
当する位置の記録電極8にサイリスタ15(この
サイリスタのゲートにはデコーダユニツト4から
1.0μsのトリガパルスがかけられている。)を介し
て記録電流が供給される。なお、この実施例にお
いては、ある1つのサイリスタ15に1.0μsのト
リガパルスがかけられていてそのサイリスタが導
通状態になつた場合、デコーダユニツト4は、上
記したようにカウンタユニツト3と同期してその
期間電極走査を一時停止し、他のサイリスタに
0.1μsのトリガパルスが出力されないようにして
誤動作防止がなされる。このように、ヘツドドラ
イバユニツト5を群単位に分けて、それぞれのス
イツチングトランジスタを互いに無関係にオン・
オフさせることにより、サイリスタのターンオフ
時間を十分に長くとることができる。より具体的
に説明すると、例えば2チヤンネルを使用してい
る場合において、第1群5aに属する第1位置の
記録電極と第50位置の記録電極とが記録状態とな
つた時には、50本の記録電極の走査時間が5μs、
2本の記録電極の点弧時間が0.9×2μs、第50位置
の記録電極への記録パルス印加の残時間が9μsで
あるから、合計15.8μsとなる。一方、2チヤンネ
ル時のカウンタユニツト3の1計数周期は25.6×
0.9×2=27.4μsであるから、少なくとも11.6μsの
ターンオフ時間が得られる。この11.6μsはターン
オフとしては最小値であり、この時間で十分にサ
イリスタを消弧することができる。また、上記の
説明から明らかなように、各群5a〜5dの動作
は互いに無関係であり、それぞれの群が前述した
とおりのターンオフ時間を得ることができるた
め、きわめて安定した記録動作を行なうことがで
きる。
Next, the operation of this power switch unit 7 will be explained with reference to the timing chart shown in FIG. In this figure, the shaded area shows the state in which the counter unit 3 is performing a counting operation. Pulses generated from each one-shot multivibrator 13 of the analog input pulse position conversion unit 2 described above are supplied as a pulse train to one input terminal of a gate circuit 18 via an OR circuit 6. Therefore, the gate circuit 18
The pulse train is transmitted in chronological order according to the recording electrodes 8 divided into four groups as described above based on the count value applied to the other input terminal from the counter unit 3 and the time point of the pulse input supplied from the OR circuit 6. Sort it out. Based on the signals divided in this way, the corresponding one-shot multivibrators 19a to 19d provided in each of the four groups generate a 10 μs pulse, and the corresponding switching transistor is turned on during the generation period of this pulse. become. Therefore, a thyristor 15 is connected to the recording electrode 8 at the position corresponding to the A/D converted value A/D converted by the analog input pulse position conversion unit 2 (the gate of this thyristor is connected to the thyristor 15 from the decoder unit 4).
A 1.0μs trigger pulse is applied. ) is supplied with recording current. In this embodiment, when a 1.0 μs trigger pulse is applied to one thyristor 15 and that thyristor becomes conductive, the decoder unit 4 synchronizes with the counter unit 3 as described above. Temporarily stop electrode scanning for that period and switch to other thyristors.
Malfunctions are prevented by preventing the 0.1 μs trigger pulse from being output. In this way, the head driver unit 5 is divided into groups, and the switching transistors are turned on and off independently of each other.
By turning off the thyristor, the turn-off time of the thyristor can be sufficiently long. To explain more specifically, when two channels are used, for example, when the recording electrode at the first position and the recording electrode at the 50th position belonging to the first group 5a enter the recording state, 50 recordings are made. Electrode scanning time is 5μs,
Since the firing time of the two recording electrodes is 0.9×2 μs and the remaining time of applying the recording pulse to the recording electrode at the 50th position is 9 μs, the total time is 15.8 μs. On the other hand, one counting period of counter unit 3 during two channels is 25.6×
Since 0.9×2=27.4 μs, a turn-off time of at least 11.6 μs is obtained. This 11.6 μs is the minimum value for turn-off, and this time is enough to turn off the thyristor. Furthermore, as is clear from the above explanation, the operations of the groups 5a to 5d are independent of each other, and each group can obtain the turn-off time as described above, making it possible to perform extremely stable recording operations. can.

なお、上記実施例では、200本の記録電極を50
本ずつ4群に分けているが、この発明はこれに限
定されるものではなく、例えば40本ずつ5群に分
けるようにしてもよい。また、スイツチングトラ
ンジスタ16を制御するワンシヨツトマルチバイ
ブレータ19等のパルス発生時間は、使用する放
電記録紙の紙質や放電破壊に要する印加電流等に
応じて適当に定めることができるものである。
In the above example, 200 recording electrodes were connected to 50
Although each book is divided into four groups, the present invention is not limited to this. For example, 40 books each may be divided into five groups. Further, the pulse generation time of the one shot multivibrator 19 etc. that controls the switching transistor 16 can be appropriately determined depending on the quality of the discharge recording paper used, the applied current required for discharge breakdown, etc.

上記した実施例の説明から明らかなように、こ
の発明によれば、記録電極の通電制御素子である
例えばサイリスタを上記の如く時系列順にしたが
つて、所定の数に群分けするとともに、その各群
ごとにスイツチング素子を接続し、かつ、ゲート
回路にてアナログ入力パルス位置変換ユニツトか
ら出力される印字指令パルスを同パルスの出力時
点における前記カウンタユニツトの計数値に応じ
て上記各群に属するスイツチング素子のいずれか
に振り分けて該当するスイツチング素子を一定時
間オンさせるようにしたことにより、他の群の動
作状態とは無関係にサイリスタのターンオフ時間
を十分に長くとることができる。また、カウンタ
ユニツトと同期して作動するデコーダユニツトに
おいては、クロツクパルスをBCDカウンタで計
数し、その出力から10進化トリガパルスを得るよ
うにしているので変換速度が速い。このため、ト
リガパルスと印字指令パルスとの同期関係が正確
に保たれる。したがつて、安定した記録動作に加
えて、サイリスタのターンオフ時間に制約される
ことなくより高速でかつ高精度の記録が実現され
る。
As is clear from the description of the embodiments described above, according to the present invention, the thyristors, which are the energization control elements of the recording electrodes, are divided into a predetermined number of groups in chronological order as described above, and each Switching elements are connected for each group, and a gate circuit connects the printing command pulses output from the analog input pulse position conversion unit to the switching elements belonging to each group according to the count value of the counter unit at the time when the pulse is output. By distributing the switching elements to one of the elements and turning on the corresponding switching element for a certain period of time, the turn-off time of the thyristor can be made sufficiently long regardless of the operating state of the other groups. Furthermore, in the decoder unit that operates in synchronization with the counter unit, the clock pulses are counted by a BCD counter and the decimal evolution trigger pulse is obtained from the output thereof, so that the conversion speed is fast. Therefore, the synchronization relationship between the trigger pulse and the print command pulse is accurately maintained. Therefore, in addition to stable recording operation, faster and more accurate recording is realized without being restricted by the turn-off time of the thyristor.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明による放電記録計の概略的な
ブロツク線図、第2図はその動作を説明するため
のタイミングチヤート、第3図はヘツドドライバ
ユニツトおよびパワースイツチユニツトとが示さ
れたブロツク線図、第4図は第3図のブロツク線
図に関するタイミングチヤート、第5図はデコー
ダユニツトのブロツク線図である。 図中、1は入力アンプユニツト、2はアナログ
入力パルス位置変換ユニツト、3はカウンタユニ
ツト、4はデコーダユニツト、5はヘツドドライ
バユニツト、7はパワースイツチユニツト、8は
記録電極、10はA/D変換器、11はラツチ回
路、12は比較回路、13,19はワンシヨツト
マルチバイブレータ、14はクロツクパルス発振
器、15はサイリスタ、18はゲート回路、2
0,21,22はBCDカウンタ、23はBCD−
10進変換回路である。
FIG. 1 is a schematic block diagram of a discharge recorder according to the present invention, FIG. 2 is a timing chart for explaining its operation, and FIG. 3 is a block diagram showing a head driver unit and a power switch unit. 4 is a timing chart regarding the block diagram of FIG. 3, and FIG. 5 is a block diagram of the decoder unit. In the figure, 1 is an input amplifier unit, 2 is an analog input pulse position conversion unit, 3 is a counter unit, 4 is a decoder unit, 5 is a head driver unit, 7 is a power switch unit, 8 is a recording electrode, and 10 is an A/D Converter, 11 is a latch circuit, 12 is a comparison circuit, 13 and 19 are one-shot multivibrators, 14 is a clock pulse oscillator, 15 is a thyristor, 18 is a gate circuit, 2
0, 21, 22 are BCD counters, 23 is BCD-
This is a decimal conversion circuit.

Claims (1)

【特許請求の範囲】 1 連続的もしくは間欠的に送られる放電記録計
の紙送り方向と直交する方向に沿つて並設された
多数の記録電極と、該記録電極の各々に接続され
たサイリスタを含むヘツドドライバユニツトと、
所定周波数のクロツクパルスを発生する発振器
と、該発振器からのクロツクパルスを一定の計数
周期で繰返し計数するカウンタユニツトと、前記
発振器からのクロツクパルスを10進化して前記サ
イリスタの各々に順次トリガパルスを供給するデ
コーダユニツトと、前記カウンタユニツトの計数
動作と同期してアナログ入力信号をデジタル信号
に変換し、そのA/D変換値を前記カウンタユニ
ツトの各計数周期ごとにその計数値と比較して、
一致した時点で印字指令パルスを出力するアナロ
グ入力パルス位置変換ユニツトと、前記印字指令
パルスにより前記ヘツドドライバユニツトに対す
る記録電圧の印加をオンオフ制御するスイツチン
グ素子を含むパワースイツチユニツトとを備えて
なる放電記録計において、 前記ヘツドドライバユニツトのサイリスタ群を
時系列順に所定の数で群分けし、その各群ごとに
前記スイツチング素子を接続するとともに、前記
アナログ入力パルス位置変換ユニツトから出力さ
れる前記印字指令パルスを同パルスの出力時点に
おける前記カウンタユニツトの計数値に応じて前
記各群に属するスイツチング素子のいずれかに振
り分けて該当するスイツチング素子を一定時間オ
ンさせるゲート回路を備え、 前記カウンタユニツトはバイナリコード出力形
カウンタで構成されるとともに、前記デコーダユ
ニツトは、前記カウンタユニツトと同期して作動
し前記発振器からのクロツクパルスを計数して
BCDコードに変換するBCDカウンタと、該BCD
カウンタからの計数出力により前記サイリスタ通
電用のトリガパルスを形成するBCD−10進変換
回路とを有していることを特徴とする放電記録
計。
[Claims] 1. A discharge recorder that is fed continuously or intermittently, and includes a large number of recording electrodes arranged in parallel along a direction perpendicular to the paper feeding direction, and a thyristor connected to each of the recording electrodes. a head driver unit including;
an oscillator that generates clock pulses of a predetermined frequency; a counter unit that repeatedly counts the clock pulses from the oscillator at a constant counting cycle; and a decoder that devolves the clock pulses from the oscillator into 10 and sequentially supplies trigger pulses to each of the thyristors. converting an analog input signal into a digital signal in synchronization with the counting operation of the counter unit, and comparing the A/D conversion value with the count value of the counter unit in each counting period,
A discharge recorder comprising: an analog input pulse position conversion unit that outputs a print command pulse at the time of coincidence; and a power switch unit including a switching element that controls on/off the application of a recording voltage to the head driver unit according to the print command pulse. In this system, the thyristor groups of the head driver unit are divided into a predetermined number of groups in chronological order, the switching element is connected to each group, and the printing command pulse output from the analog input pulse position conversion unit is and a gate circuit that allocates the switching element to one of the switching elements belonging to each group according to the count value of the counter unit at the time when the pulse is outputted, and turns on the corresponding switching element for a certain period of time, and the counter unit outputs a binary code. The decoder unit operates in synchronization with the counter unit and counts clock pulses from the oscillator.
BCD counter that converts to BCD code and the BCD
A discharge recorder comprising: a BCD-to-decimal conversion circuit that forms a trigger pulse for energizing the thyristor based on a count output from a counter.
JP11382083A 1983-06-24 1983-06-24 Discharge recorder Granted JPS606826A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11382083A JPS606826A (en) 1983-06-24 1983-06-24 Discharge recorder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11382083A JPS606826A (en) 1983-06-24 1983-06-24 Discharge recorder

Publications (2)

Publication Number Publication Date
JPS606826A JPS606826A (en) 1985-01-14
JPH0235249B2 true JPH0235249B2 (en) 1990-08-09

Family

ID=14621859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11382083A Granted JPS606826A (en) 1983-06-24 1983-06-24 Discharge recorder

Country Status (1)

Country Link
JP (1) JPS606826A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6387378A (en) * 1986-09-30 1988-04-18 Kubota Ltd Steering gear for vehicle

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56161176A (en) * 1980-05-17 1981-12-11 Hioki Denki Kk Selecting system for recording electrode in multineedle electrode type electric discharge recorder

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56161176A (en) * 1980-05-17 1981-12-11 Hioki Denki Kk Selecting system for recording electrode in multineedle electrode type electric discharge recorder

Also Published As

Publication number Publication date
JPS606826A (en) 1985-01-14

Similar Documents

Publication Publication Date Title
US4146922A (en) Constant velocity driving means
US4291992A (en) Printer pin control circuitry
US3404309A (en) Display system
US4194144A (en) Constant velocity driving means
JPH0235249B2 (en)
CA1049168A (en) Method and apparatus for detecting coordinates of read out positions on a gas discharge panel
JPH0474652B2 (en)
EP0413413B1 (en) Thermal head printer
US3754280A (en) Apparatus for producing recorded traces of uniform density
GB1562585A (en) Electro-erosion printers and print heads therefor
US4963885A (en) Thermal head printer
US4083040A (en) Trace locator for a multi-trace recorder
JPS5816866Y2 (en) Multi-needle electrode recorder
SU888293A1 (en) Selective device for control of thyristorized regulators
US4568948A (en) Driving system for thermal recording head
SU1169206A2 (en) Multichannel redundant analog device
US4748454A (en) Device for indicating waveform position of a dot array recorder
JPS6127745Y2 (en)
SU1374412A2 (en) Apparatus for shaping pulse trains
US4403225A (en) Multistylus recording system
SU1239848A1 (en) Device for generating pulses
SU1269166A2 (en) Device for counting number of objects
SU584285A1 (en) Multichannel programme-control device
SU1233284A1 (en) Multichannel dtigital-to-analog converter
EP0586113A2 (en) Analog-to-digital converter