JPH02307102A - Simulation device - Google Patents

Simulation device

Info

Publication number
JPH02307102A
JPH02307102A JP12808189A JP12808189A JPH02307102A JP H02307102 A JPH02307102 A JP H02307102A JP 12808189 A JP12808189 A JP 12808189A JP 12808189 A JP12808189 A JP 12808189A JP H02307102 A JPH02307102 A JP H02307102A
Authority
JP
Japan
Prior art keywords
cycle
sequence program
programmable controller
sequence
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP12808189A
Other languages
Japanese (ja)
Other versions
JP2527810B2 (en
Inventor
Sakae Ito
栄 伊東
Michio Koizumi
小泉 美智雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daihatsu Motor Co Ltd
Sharp Corp
Original Assignee
Daihatsu Motor Co Ltd
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daihatsu Motor Co Ltd, Sharp Corp filed Critical Daihatsu Motor Co Ltd
Priority to JP1128081A priority Critical patent/JP2527810B2/en
Publication of JPH02307102A publication Critical patent/JPH02307102A/en
Application granted granted Critical
Publication of JP2527810B2 publication Critical patent/JP2527810B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Programmable Controllers (AREA)

Abstract

PURPOSE:To easily and quickly detect the defects of a sequence program and a ladder chart by stopping the control action of a programmable controller if the action conditions of a specific cycle or a sequence program related to the cycle itself and the sequence program of the next step have defects. CONSTITUTION:If the action conditions of a specific cycle or a sequence program related to the cycle itself has a defect, a start signal is not outputted to the cycle. In the same way, a start signal is not outputted to the next cycle if the sequence program of the next step has a defect. That is, the control operation of a programmable controller 1 is stopped by the function of a simulation device 3 without having the actual working of a device 2 to be controlled if the action conditions of a specific cycle and the relevant and next cycles have the defects in a sequence program stored in a program memory 12. As a result, an operator can detect easily and quickly the defects of the sequence program and a ladder chart.

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、被制御Ja器をシーケンス制御するプログラ
マブルコントローラのシミュレーション装置に関する。
DETAILED DESCRIPTION OF THE INVENTION <Field of Industrial Application> The present invention relates to a simulation device for a programmable controller that sequentially controls a controlled Ja device.

〈従来の技術〉 一般に、プログラマブルコントローラ1は、第1図に示
すように、演算部11によりプログラムメモリ12から
読み出したシーケンスプログラムに基づいて演算を行な
うとともに、データメモリ13からインターフェース回
路14を介して被制御機器2の各要素に制御信号を出力
し、各要素のオン、オフ等を表わす状態信号を受けて、
これをデータメモリ13に格納しながら、被制御機器2
を逐次シーケンス動作させるものである。
<Prior Art> Generally, as shown in FIG. Outputs a control signal to each element of the controlled device 2, receives a status signal indicating whether each element is on, off, etc.
While storing this in the data memory 13, the controlled device 2
It operates in a sequential sequence.

従来、このプログラマブルコントローラ1によるシーケ
ンスプログラムのチェックは、第5図に示すような手順
で行なわれている。即ち、まずシーケンスプログラムの
基礎になるラダー図(展開接続図)を設計しくS+参照
)、このラダー図をプログラムに翻訳してプログラムメ
モリ12に記憶さ、せ(S2参照)、これと並行して被
制御機器またる生産ラインの設備機器を設計、製作し、
据付ける(S3.S4参照)。次いで、生産ライン現場
に据付けられた設備機器を、プログラマブルコントロー
ラ!で逐次シーケンス動作させ(S5参照)、設備機器
の各構成部材が正常に動作するか否かを判断しくS6参
照)、異常な場合はラダー図をa・9々に修正して(S
7参照)、完全なシーケンスプログラムを作成している
。      ゛ 〈発明が解決しようとする課題〉 ところが、上記従来のシーケンスプログラムのチェック
手法は、このシーケンスプログラムによりプログラマブ
ルコントローラ!を介して実際に現場の設備機器をシー
ケンス動作させながら、その+1vt成部材の動作異常
からラダー図の欠陥を見つけるしのであるため、ラダー
図の設計、シーケンスブ【1グラムの作成に設備R器の
設計、製作、据付けを間に合わず必要があり、後者に時
間的余裕がなくなるという欠点がある。また、現場の往
々にして劣悪な茄境下でのチェック作業を避けることが
できず、設備機器の駆動に多量の電力を消費するうえ、
ラダー図の欠陥で設備機器が破壊する虞れら大きい。さ
らに、ラダー図やシーケンスプログラムの欠陥を、構成
部材の動作状態の範囲内でしかチェックできず、チェッ
ク項目が限定されるという欠点がある。
Conventionally, checking of a sequence program by the programmable controller 1 has been carried out in accordance with the procedure shown in FIG. That is, first, design a ladder diagram (expanded connection diagram) that will be the basis of the sequence program (see S+), translate this ladder diagram into a program and store it in the program memory 12 (see S2), and in parallel. We design and manufacture controlled equipment and production line equipment,
Install (see S3 and S4). Next, the equipment installed on the production line site is controlled by a programmable controller! (See S5) to determine whether each component of the equipment is operating normally (See S6). If abnormal, modify the ladder diagram to a, 9, etc. (S5).
7), a complete sequence program is created.゛〈Problem to be solved by the invention〉 However, the above-mentioned conventional method for checking sequence programs does not allow programmable controllers to be used with this sequence program! In order to find defects in the ladder diagram from malfunctions of the +1Vt components while actually operating the equipment in sequence in the field through The disadvantage is that it is necessary to design, manufacture, and install the system in time, and there is no time for the latter. In addition, it is impossible to avoid checking work under often poor conditions at the site, and in addition to consuming a large amount of electricity to drive equipment,
There is a high risk that equipment will be destroyed due to defects in the ladder diagram. Furthermore, defects in ladder diagrams and sequence programs can only be checked within the operating states of the constituent members, and the items to be checked are limited.

そこで、本発明の目的は、設備機器等の被制御機器を実
際に動作さUoることなく、簡素でコンパクトな手段で
もってプログラマブルコントローラのシーケンスプログ
ラムやラダー図を詳しくチェックでき、現場でのチェッ
ク作業および被制御機器の破壊を回避でき、省エネルギ
を図ることができるシミュレーション装置を提供するこ
とである。
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to enable a detailed check of the sequence program and ladder diagram of a programmable controller using a simple and compact means without actually operating the equipment to be controlled such as equipment, thereby facilitating on-site checking work. Another object of the present invention is to provide a simulation device that can avoid destruction of controlled equipment and save energy.

く課題を解決するための手段〉 上記目的を達成するため、本発明のシミュレーション装
置は、メモリに記憶したシーケンスプログラムに基づい
て演算を行なうとともに、データメモリと被制御機器の
各要素の間で制御信号、状態信号を送、受して被測gj
J機器を制御するプログラマブルコントローラ用のもの
であって、シーケンスを構成する各サイクルの出力要素
、原端要素。
Means for Solving the Problems> In order to achieve the above object, the simulation device of the present invention performs calculations based on a sequence program stored in a memory, and performs control between the data memory and each element of the controlled device. Send and receive signals and status signals to measure gj
It is for a programmable controller that controls J equipment, and is an output element and a primitive element for each cycle that constitutes a sequence.

到達端要素および原端オフ、到達端オンまでの両基牟1
時間に関するデータを格納するサイクル線図テーブルと
、このサイクル線図テーブルに格納された各サイクルの
両基準時間を計時するタイマと、上記プログラマブルコ
ントローラから被制御機器の出力要素に出力されるべき
起動信号を受けて、その出力要素に対応するサイクルの
両基準時間を上記サイクル線図テーブルから読み出して
上記タイマに設定して計時を開始させる一方、タイマの
計時終了に伴って上記プログラマブルコントローラにそ
のサイクルの原端オフまたは到達端オンの状態信号を出
力する演算手段を備える。
Both bases for reaching end element and origin off, reaching end on 1
A cycle diagram table that stores time-related data, a timer that measures both reference times of each cycle stored in this cycle diagram table, and a start signal that should be output from the programmable controller to the output element of the controlled device. Then, both reference times of the cycle corresponding to the output element are read from the cycle diagram table and set in the timer to start time measurement, while at the same time, when the timer ends, the programmable controller is informed of the cycle. A calculation means is provided for outputting a state signal indicating that the source end is off or the destination end is on.

く作用〉 いま、プログラマブルコントローラからシーケンスプロ
グラムに基づく演算により被制御機器の特定のサイクル
の出力要素のための起動信号か出力されたとする。する
と、シミュレーション装置の演算手段は、これを受けて
そのサイクルの原端オフ、到達端オンまでの両基準時間
をサイクル線図テーブルから読み出して、これをタイマ
に設定して計時を開始さUる。タイマが上記各基準時間
の計時を終えると、上記演算手段は、サイクル線図テー
ブルのデータに基づきそのサイクルの原端オフおよび到
達端オンの状態信号をプログラマブルコントローラに出
力する。これを受けたプログラマブルコントローラは、
データメモリにそのサイクルの原端要素がオフおよび到
達端要素がオンであることを表わすデータを書き込んで
そのサイクルの実行を終了する。その後、上記データを
含むデータメモリ内のデータにより、シーケンスプログ
ラムに基づいて演算を行ない、次ステツプのシーケンス
プログラムに欠陥がなければ、次のサイクルの出力要素
のための起動信号を出力する。
Function> Now, assume that the programmable controller outputs a start signal for an output element of a specific cycle of a controlled device by calculation based on a sequence program. Then, the calculation means of the simulation device receives this and reads out both the reference times from the origin-off point to the destination-end turn-on of the cycle from the cycle diagram table, sets this in the timer, and starts timing. . When the timer finishes counting each of the reference times, the calculation means outputs a state signal indicating that the origin of the cycle is off and the end of the cycle is on based on the data in the cycle diagram table to the programmable controller. The programmable controller that received this
Execution of the cycle is ended by writing data indicating that the source element of the cycle is off and the destination element of the cycle is on. Thereafter, calculations are performed based on the sequence program using the data in the data memory including the above data, and if there is no defect in the sequence program of the next step, an activation signal for the output element of the next cycle is output.

このとき、上記特定のサイクルの動作条件またはそのサ
イクル自体に関するシーケンスブログラムに欠陥がある
と、上記特定のサイクルへの起動信号が出力されず、次
ステツプのシーケンスプログラムに欠陥があると、次の
サイクルへの起動信号が出力されない。従って、プログ
ラマブルコントローラによる制御が停止するので、操作
者は、被制御機器を実際に動作さ仕ることなく、また現
場での電力を消費し、機器を破壊する虞れのある煩わし
いチェック作業を仕ずとも、シーケンスプログラムやラ
ダー図の欠陥を容易かつ迅速に見つけ出すことができる
At this time, if there is a defect in the operating conditions of the above-mentioned specific cycle or in the sequence program related to that cycle itself, the start signal for the above-mentioned specific cycle will not be output, and if there is a defect in the sequence program for the next step, the next step will be The start signal to the cycle is not output. Therefore, since control by the programmable controller is stopped, the operator does not have to actually operate the controlled equipment and performs cumbersome checking work that consumes power on site and may damage the equipment. Defects in sequence programs and ladder diagrams can be found easily and quickly.

〈実施例〉 以下、本発明を図示の実施例により詳細に説明する。<Example> Hereinafter, the present invention will be explained in detail with reference to illustrated embodiments.

第1図は本発明のシミュレーション装置の一実施例を示
すブロック図であり、■は既述の演算部11、プログラ
ムメモリ[2,データメモリ13゜インターフェース回
路14を備えて被制御機器2をシーケンス制御するプロ
グラマブルコントローラ、3はこのプログラマブルコン
トローラIのインターフェース回路14に接続され、プ
ログラムメモリ12に格納されたシーケンスプログラム
をチェック4°べく上記被制御機器2に代って模擬動作
するシミュレーション装置である。
FIG. 1 is a block diagram showing an embodiment of the simulation device of the present invention, and (2) is equipped with the above-mentioned arithmetic unit 11, program memory [2, data memory 13° and interface circuit 14, and is used to sequence the controlled equipment 2. A programmable controller 3 is connected to the interface circuit 14 of the programmable controller I, and is a simulation device that performs a simulated operation in place of the controlled device 2 to check the sequence program stored in the program memory 12.

」二足シミュレーション装置3は、被制御機器2のシー
ケンスをh構成する各サイクルの出力要素。
” The two-legged simulation device 3 is an output element of each cycle that constitutes the sequence of the controlled device 2.

原端要素、到達端要素および原端オフ、到達端オンまで
の両We時間に関するデータを格納するサイクル線図テ
ーブル4と、このサイクル線図テーブル4に格納された
各サイクルの上記両基準時間TI +1゛、を夫々計時
する第1.第2タイマ5.6と、演算手段としてのCP
U7からなる。このCP LJ 7は、プログラマブル
コントローラIからシーケンスプログラムに基づいて被
制御機器2の特定の出力要素に出力さるべき起動信号を
受けて、この出力要素に対応するサイクルの基準時間’
l” 、 、 T 、をサイクル線図テーブル4から読
み出して、第1゜第2タイマ5.6に夫々設定して計時
を開始させる一方、各タイマ5,6の計時終了に伴って
プログラマブルコントローラ1にそのサイクルの原端オ
フ、到達端オンの状態信号を出力するようになっている
A cycle diagram table 4 that stores data regarding the origin element, the arrival end element, and both We times from origin off to arrival end on, and the above-mentioned reference times TI of each cycle stored in this cycle diagram table 4. +1゛, respectively. Second timer 5.6 and CP as calculation means
Consists of U7. This CP LJ 7 receives a start signal to be output to a specific output element of the controlled device 2 from the programmable controller I based on the sequence program, and determines the reference time of the cycle corresponding to this output element.
l'', , T are read from the cycle diagram table 4 and set in the first and second timers 5 and 6 to start time measurement, while the programmable controller 1 It is designed to output a status signal indicating that the source end of the cycle is off and the destination end is on.

第2図は、シーケンスを構成するサイクルを動作順に左
から並べて記述したサイクル線図の一例を示している。
FIG. 2 shows an example of a cycle diagram in which cycles constituting a sequence are arranged from left to right in order of operation.

図中のA、Dは、プログラマブルコントローラlからの
起動信号を受けてオンになり、そのサイクルを起動する
リレー等の出力要素を示す。また、各出力要素の左端の
−I3.−Eは、そのサイクルの原端要素を、右端のC
,Fは、そのサイクルの到達端要素を夫々示している。
A and D in the figure indicate output elements such as relays that are turned on in response to a start signal from the programmable controller 1 and start the cycle. Also, -I3 at the left end of each output element. -E sets the proto-element of the cycle to the rightmost C
, F indicate the reaching end elements of the cycle.

1つのサイクルが起動され、正常に動作すると、第4図
(a) 、 (b)に示すように起動後基準時四′r1
までにワークWが右方へ移動して原端要素8がオフにな
り、第4図(c)に示すように起動後基準時四′r2ま
でにワークWが右端に達して到達端9がオンになる。従
って、第2図の原端要素B、Eには負号(−)を付して
いる。
When one cycle is started and operates normally, the reference time 4'r1 after starting is shown in Fig. 4(a) and (b).
By this time, the workpiece W has moved to the right and the original end element 8 has been turned off, and as shown in FIG. Turns on. Therefore, the primitive elements B and E in FIG. 2 are given a negative sign (-).

操作者は、第2図のサイクル線図の各サイクルについて
、第3図のようなデータを作り、このデータを図示しな
いキーボードとCPU7を介してサイクル線図テーブル
4に予め記憶させる。即ち、出力要素がへのサイクルに
ついていえば、第3図の如く出力要素A、原端−B、到
達端C1基孕時間1、’ += 010 (sec、)
、’l’、−020 (see、)のデータがサイクル
線図テーブル4に格納される。
The operator creates data as shown in FIG. 3 for each cycle in the cycle diagram of FIG. 2, and stores this data in advance in the cycle diagram table 4 via a keyboard (not shown) and the CPU 7. That is, regarding the cycle of the output element to, as shown in FIG.
, 'l', -020 (see,) are stored in the cycle diagram table 4.

上記構成のシミュレーション装置3の動作について次に
述べる。
The operation of the simulation device 3 having the above configuration will be described next.

いま、プログラマブルコントローラ1の演算部11が、
プログラムメモリ12から読み出したシーケンスプログ
ラムに基づいて演算を行ない、被制御機器2の特定のサ
イクルの出力要素のための起動信号を出力したとする。
Now, the calculation unit 11 of the programmable controller 1,
It is assumed that an operation is performed based on a sequence program read from the program memory 12 and a start signal for an output element of a specific cycle of the controlled device 2 is output.

すると、シミュレーション装置3のCPU7は、上記起
動信号が表わす出力要素(A、D)に係るサイクルの原
端オフ、到達端オンまでの基準時間’r、、T、を第3
図に示すサイクル線図テーブル4から読み出して、これ
を第1.第2タイマ5.6に設定して計時を開始させる
。第1.第2タイマ5.6が上記基準時間T、、’r。
Then, the CPU 7 of the simulation device 3 sets the reference time 'r, ,T, from the origin OFF to the final end ON of the cycle related to the output elements (A, D) represented by the activation signal to a third value.
The cycle diagram table 4 shown in the figure is read out and this is read from the cycle diagram table 4 shown in the figure. Set the second timer 5.6 to start timing. 1st. The second timer 5.6 sets the reference time T,,'r.

の計時を終えると、CPU7は、サイクル線図テーブル
4の原端、到達端要素のデータ(−[3,C。
After completing the time measurement, the CPU 7 outputs the data (-[3,C.

−E、F)に基°づいてそのサイクルの原端オフ、到達
端オンを表わす状態信号を夫々プログラマブルコントロ
ーラ!に出力する。プログラマブルコントローラIの演
算部11は、上記状態信号を受けてそのサイクルの原端
要素がオフ、到達端要素がオンであることを表わすデー
タをデータメモリ13に書き込んでそのサイクルの実行
を終了する。
-E, F), a programmable controller that outputs state signals representing the source end off and destination end on of the cycle, respectively! Output to. The calculation unit 11 of the programmable controller I receives the state signal and writes data indicating that the originating element of the cycle is off and the reaching end element is on, into the data memory 13, and ends the execution of the cycle.

その後、書き込まれたデータを含むデータメモリ13内
のデータにより次のステップのシーケンスプログラムに
基づいて演算を行ない、このシーケンスプログラムに欠
陥がなければ、次のサイクルの出力要素のための起動信
号を出力して次サイクルの制御へ移行する。
After that, the data in the data memory 13 including the written data is used to perform calculations based on the sequence program of the next step, and if there is no defect in this sequence program, a start signal for the output element of the next cycle is output. Then, move on to the next cycle of control.

このとき、上記特定のサイクルの動作条件またはそのサ
イクル自体に関するシーケンスプログラムに欠陥がある
と、そのサイクルへの起動信号が出力されず、次ステツ
プのシーケンスプログラムに欠陥があると、次のサイク
ルへの起動信号が出力されない。つまり、プログラムメ
モリ2に格納されたシーケンスプログラム中に特定のサ
イクルの動作条件、そのサイクル自体や次サイクル自体
に関する欠陥があれば、被制御機器2を実際に動作させ
ずとも、シミュレーション装置3の働きでプログラマブ
ルコントローラlによる制御が停止するので、操作者は
、シーケンスプログラムやその基礎となるラダー図の欠
陥を容易かつ迅速に見つけ出すことができる。
At this time, if there is a defect in the operating conditions of the above-mentioned specific cycle or in the sequence program related to that cycle itself, the start signal for that cycle will not be output, and if there is a defect in the sequence program for the next step, the start signal for the next cycle will not be output. Start signal is not output. In other words, if there is a defect in the operating conditions of a particular cycle, that cycle itself, or the next cycle itself in the sequence program stored in the program memory 2, the simulation device 3 will work without actually operating the controlled device 2. Since the control by the programmable controller 1 is stopped at this point, the operator can easily and quickly find a defect in the sequence program or the ladder diagram on which it is based.

換言すれば、従来のようにラダー図やシーケンスプログ
ラムの作成に被制御機器2の製作、据付けを間に合わす
必要がなく、ソフトウェアのみを独立にしかもオフィス
内で効率良く作成でき、現場での電力を消費し、機器を
破壊する虞れのある煩わしいヂエプク作業が不要になり
、シーケンスプログラムやラダー図をより詳しくヂエッ
クできる。また、ラダー図設計に先立って作成される簡
素なサイクル線図をシミュレーションに用いているので
、予備作業に手間がかからず、シミュレーション動作の
確認も容易化する。
In other words, it is not necessary to manufacture and install the controlled equipment 2 in time to create ladder diagrams and sequence programs as in the past, and software can be created independently and efficiently in the office, reducing power consumption on site. This eliminates the need for troublesome checking work that consumes energy and can destroy equipment, allowing you to check sequence programs and ladder diagrams in more detail. Furthermore, since a simple cycle diagram created prior to ladder diagram design is used in the simulation, preliminary work is not time consuming and confirmation of simulation operation is facilitated.

なお、本発明が図示の実施例に限られないのはいうまで
もない。
It goes without saying that the present invention is not limited to the illustrated embodiment.

〈発明の効果〉 以上の説明で明らかなように、本発明のプログラマブル
コントローラ用のシミュレーション装置は、サイクル線
図テーブルに各サイクルの出力。
<Effects of the Invention> As is clear from the above explanation, the simulation device for a programmable controller of the present invention outputs each cycle in a cycle diagram table.

原端、到達端要素および原端オフ、到達端オンまでの両
基準時間に関するデータを格納し、演算手段によって、
プログラマブルコントローラから被制御Ja器の出力要
素に出力さるべき起動信号を受けて、その出力要素に対
応するサイクルの両基準時間を上記サイクル線図テーブ
ルから読み出してタイマにセットして計時を開始させ、
タイマの計時終了に伴って上記プログラマブルコントロ
ーラにそのサイクルの原端オフ、到達端オンを表わす状
態信号を出力するようにしているので、被制御機器を現
場で実際に動作させることなく、また現場での電力消費
や機器破壊の虞れを伴う煩わしいヂエック作業をせずと
も、シーケンスプログラムやラダー図の欠陥を容易かつ
迅速しかし詳細に見つけ出すことができる。
Data regarding the source end, destination end element, and both reference times from origin off and destination on are stored, and the calculation means calculates the
Receiving a start signal to be output from the programmable controller to the output element of the controlled Ja device, reading both reference times of the cycle corresponding to the output element from the cycle diagram table and setting it in a timer to start time measurement;
When the timer finishes counting, it outputs a status signal to the programmable controller that indicates that the source end of the cycle is off and the destination end is on. Defects in sequence programs and ladder diagrams can be found easily and quickly, but in detail, without the need for troublesome checking work that consumes power and risks equipment damage.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明のシミュレーション装置の一実施例を示
すブロック図、第2図はシーケンスのサイクル線図の一
例を示す図、第3図はサイクル線図テーブルの一例を示
す図、第4図はシーケンスを構成するIサイクルの正常
動作を示す模式図、第5図は従来のシーケンスプログラ
ムのチェック手順を示すフローヂャートである。 1・・・プログラマブルコントローラ、2・・・被制御
機器、3・・・シミュレーション装置、4・・・サイク
ル線図テーブル、5・・・第1タイマ、6・・・第2タ
イマ、7・・・CPU、11・・・演算部、I2・・・
プログラムメモリ、13・・・データメモリ、I4・・
・インターフェース回路。 特許出願人  シャープ株式会社 ほか1名代理人弁理
士 青白 葆 はか1名 第2図 第3図      第4図 第5図
FIG. 1 is a block diagram showing an embodiment of the simulation device of the present invention, FIG. 2 is a diagram showing an example of a cycle diagram of a sequence, FIG. 3 is a diagram showing an example of a cycle diagram table, and FIG. 4 is a diagram showing an example of a cycle diagram table. 5 is a schematic diagram showing the normal operation of an I cycle constituting a sequence, and FIG. 5 is a flowchart showing a check procedure of a conventional sequence program. DESCRIPTION OF SYMBOLS 1... Programmable controller, 2... Controlled equipment, 3... Simulation device, 4... Cycle diagram table, 5... First timer, 6... Second timer, 7...・CPU, 11... Arithmetic unit, I2...
Program memory, 13...Data memory, I4...
・Interface circuit. Patent Applicant Sharp Corporation and 1 other Attorney Patent Attorney Aoshi Haku Haka 1 person Figure 2 Figure 3 Figure 4 Figure 5

Claims (1)

【特許請求の範囲】[Claims] (1)メモリに記憶したシーケンスプログラムに基づい
て演算を行なうとともに、データメモリと被制御機器の
各要素の間で制御信号、状態信号を送、受して被制御機
器を制御するプログラマブルコントローラのシミュレー
ション装置であって、シーケンスを構成する各サイクル
の出力要素、原端要素、到達端要素および原端オフ、到
達端オンまでの両基準時間に関するデータを格納するサ
イクル線図テーブルと、このサイクル線図テーブルに格
納された各サイクルの両基準時間を計時するタイマと、
上記プログラマブルコントローラから被制御機器の出力
要素に出力されるべき起動信号を受けて、その出力要素
に対応するサイクルの両基準時間を上記サイクル線図テ
ーブルから読み出して上記タイマに設定して計時を開始
させる一方、タイマの計時終了に伴って上記プログラマ
ブルコントローラにそのサイクルの原端オフまたは到達
端オンの状態信号を出力する演算手段を備えたシミュレ
ーション装置。
(1) Simulation of a programmable controller that performs calculations based on a sequence program stored in memory and controls the controlled device by sending and receiving control signals and status signals between the data memory and each element of the controlled device. The device includes a cycle diagram table that stores data regarding the output element, origin element, arrival end element, and reference time from origin off to arrival end on of each cycle constituting the sequence, and this cycle diagram. a timer that measures both reference times of each cycle stored in the table;
Upon receiving the start signal to be output from the programmable controller to the output element of the controlled device, both reference times of the cycle corresponding to the output element are read from the cycle diagram table, set in the timer, and time measurement is started. and a calculation means for outputting a state signal indicating that the origin of the cycle is off or the end of the cycle is on to the programmable controller when the timer ends.
JP1128081A 1989-05-22 1989-05-22 Simulation device Expired - Fee Related JP2527810B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1128081A JP2527810B2 (en) 1989-05-22 1989-05-22 Simulation device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1128081A JP2527810B2 (en) 1989-05-22 1989-05-22 Simulation device

Publications (2)

Publication Number Publication Date
JPH02307102A true JPH02307102A (en) 1990-12-20
JP2527810B2 JP2527810B2 (en) 1996-08-28

Family

ID=14975945

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1128081A Expired - Fee Related JP2527810B2 (en) 1989-05-22 1989-05-22 Simulation device

Country Status (1)

Country Link
JP (1) JP2527810B2 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6442708A (en) * 1987-08-11 1989-02-15 Fuji Electric Co Ltd Detector for abnormal part of sequence controller

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6442708A (en) * 1987-08-11 1989-02-15 Fuji Electric Co Ltd Detector for abnormal part of sequence controller

Also Published As

Publication number Publication date
JP2527810B2 (en) 1996-08-28

Similar Documents

Publication Publication Date Title
JPS59205605A (en) Sequence controller
JPH02307102A (en) Simulation device
JPH01184503A (en) Programmable controller
JP2540127B2 (en) Programmable controller failure diagnosis device
JP2000010954A (en) Digital signal processor
CN100474262C (en) Fixed cycle operation method and system
JPS61813A (en) Deciding system for faulty area of sequence controller
JPH1011285A (en) Programmable controller and recording medium
JP3127528B2 (en) Vending machine input / output check device
JP3443184B2 (en) Programmer for programmable controller
JP3452708B2 (en) Programmable controller
JPH08286714A (en) Monitor device for programmable display device
JPH04373036A (en) Software testing device for computer system
JPS63108447A (en) Input output equipment supervising device
JP2002157143A (en) Debug support system for integrated circuit test program
JPH07271411A (en) Fault diagnostic device for programmable controller
JP2001243084A (en) Power system monitor controller and storage medium with program for executing the same stored
JPS63193260A (en) Host processor monitoring system for loosely coupled multiprocessor system
JPH06309882A (en) Circuit for controlling continuous writing of prom writer
JPH01236306A (en) Sequence controller
JPS61223569A (en) Inspection of control substrate
JPH0756777A (en) Program development supporting device
JPH0371344A (en) Testing method for microprocessor loading circuit
JPH0231178A (en) Circuit inspection apparatus
JPH04191906A (en) User program execution control system for programmable controller

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees