JPH02302130A - Frequency conversion circuit, phase correction device used therefor, variable phase shifter used for relevant phase correction device and television receiver using the same frequency conversion circuit - Google Patents

Frequency conversion circuit, phase correction device used therefor, variable phase shifter used for relevant phase correction device and television receiver using the same frequency conversion circuit

Info

Publication number
JPH02302130A
JPH02302130A JP1121507A JP12150789A JPH02302130A JP H02302130 A JPH02302130 A JP H02302130A JP 1121507 A JP1121507 A JP 1121507A JP 12150789 A JP12150789 A JP 12150789A JP H02302130 A JPH02302130 A JP H02302130A
Authority
JP
Japan
Prior art keywords
phase
signal
variable
fet
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1121507A
Other languages
Japanese (ja)
Inventor
Akira Kanehira
晃 兼平
Kaoru Iteno
馨 井手野
Takeshi Sakuta
作田 健
Isao Akitake
秋武 勇夫
Toshio Nagashima
敏夫 長嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1121507A priority Critical patent/JPH02302130A/en
Publication of JPH02302130A publication Critical patent/JPH02302130A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To cancel image signals independently of the accuracy of phase of a local oscillator by providing a circuit correcting the error of phase of two signals from the local oscillator with respect to 90 deg.. CONSTITUTION:Phase shifters 19, 20 give the phase difference of 90 deg. to the output of a 1st mixer 17 and a 2nd mixer 18, a synthesizer 21 synthesizes the outputs of the phase shifters 19, 20 and outputs an intermediate frequency signal. A phase correction device 22 correcting the signal phase difference to 90 deg. is provided on the output stage of a local oscillator 16. Thus, the local oscillation signal with the phase difference of 90 deg. accurately is fed to the mixers 17, 18. Moreover, the image signal component phase difference is corrected to be 180 deg., thereby sufficiently ensuring the image attenuation.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、無線通信装置に使用される周波数変換回路に
関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a frequency conversion circuit used in a wireless communication device.

〔従来の技術〕[Conventional technology]

従来、テレビジョン受信機において、イメージ信号を相
殺するための回路構成として、アイ・イー・イー・イー
、インターナショナル ソリッドーステイツ、フンフェ
レンス(1987年)第216頁から第217頁(I 
E E E 、 I nternationalSol
id−8tate C1rcuits Confere
nce (1987)pp216−217)において論
じられているように、発振器の原発振信号を1/2に分
周することによって得られた位相が90°異なる2信号
を局部発振信号として用いて、イメージ信号を相殺する
回路構成が知られている。
Conventionally, as a circuit configuration for canceling image signals in a television receiver, IE, International Solid States, Funferens (1987), pp. 216-217 (I
EEE, InternationalSol
id-8tate C1rcuits Conference
(1987) pp. 216-217), two signals obtained by dividing the original oscillation signal of the oscillator by 1/2 and having a phase difference of 90° are used as local oscillation signals to generate an image. Circuit configurations for canceling signals are known.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上記従来技術は、局部発振器から得られる2つの信号の
位相差90″に対する誤差が、そのままイメージ信号相
殺量の低下となって現れる。具体的には位相誤差1.2
’で一40dBの相殺量が位相肌43.6°で一30d
Bまで低下する。 これは振幅誤差が無いと仮定した場
合であるので、実際にはもっと低下すると考えられる。
In the above-mentioned conventional technology, the error for the phase difference of 90'' between the two signals obtained from the local oscillator directly appears as a decrease in the amount of image signal cancellation.Specifically, the phase error is 1.2.
'The amount of cancellation of -40dB is -30d at phase skin 43.6°
It drops to B. This is based on the assumption that there is no amplitude error, so it is thought that it will actually be lower.

従来例ではIC化に際して、局部発振器の2つの出力の
位相差は素子ばらつき等で4〜5@の誤差を生じること
もあり得、十分なイメージ信号相殺量を得られないとい
う問題があった。
In the conventional example, when integrated into an IC, the phase difference between the two outputs of the local oscillator may have an error of 4 to 5 @ due to element variations, and there was a problem that a sufficient amount of image signal cancellation could not be obtained.

本発明の目的は、局部発振器の出力の位相精度によらず
十分なイメージ信号相殺量を確保するイメージ信号抑圧
能力を持った周波数変換回路を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a frequency conversion circuit having an image signal suppression ability that ensures a sufficient amount of image signal cancellation regardless of the phase accuracy of the output of a local oscillator.

〔課題を解決するための手段〕[Means to solve the problem]

上記目的を達成するために、局部発振器の2つの出力の
位相差を90’に補正する位相補正器を設けるものであ
る。
In order to achieve the above object, a phase corrector is provided to correct the phase difference between the two outputs of the local oscillator to 90'.

〔作用〕[Effect]

前記位相補正器は、2信号間の位相差90°に対する誤
差を検出し、検出した信号により、2信号間の位相差を
90°に補正するように作用する。
The phase corrector detects an error with respect to the 90° phase difference between the two signals, and operates to correct the phase difference between the two signals to 90° using the detected signal.

〔実施例〕〔Example〕

契−下、本発明の第1の実施例を第1図により説明する
。第1図において、11は入力端子、12は受信信号を
選択する帯域通過フィルタ、13は帯域通過フィルタ1
2により選択された信号を増幅する高周波増幅器、14
は高周波増幅器13の出力を2信号に分配する分配器、
15は共振器、16は共振器15の出力より位相が互い
に90゜異なった2信号を出力する局部発振器、17は
分配器14の一方の出力と局部発振器16の一方の出力
を混合する第1のミクサ、18は分配器14の他方の出
力と局部発振器16の他方の出力を混合する第2のミク
サ、19.20は第1のミクサ17と第2のミクサ18
の出力に90″の位相差を与える移相器、21は移相器
19.20の出力を合成し、中間周波数信号を出力する
合成器、22は出力端子、23は第1の位相補正器、で
ある。
A first embodiment of the present invention will now be described with reference to FIG. In FIG. 1, 11 is an input terminal, 12 is a bandpass filter that selects a received signal, and 13 is a bandpass filter 1.
a high frequency amplifier for amplifying the signal selected by 14;
is a divider that divides the output of the high frequency amplifier 13 into two signals,
15 is a resonator, 16 is a local oscillator that outputs two signals whose phases are 90° different from each other than the output of the resonator 15, and 17 is a first oscillator that mixes one output of the distributor 14 and one output of the local oscillator 16. 18 is a second mixer that mixes the other output of the distributor 14 and the other output of the local oscillator 16; 19.20 is the first mixer 17 and the second mixer 18;
21 is a synthesizer that combines the outputs of the phase shifters 19 and 20 and outputs an intermediate frequency signal, 22 is an output terminal, and 23 is a first phase corrector. , is.

第1図の動作説明の前に、第2図の従来のイメージ信号
抑圧可能な周波数変換回路においてイメージ信号抑圧動
作を説明する。
Before explaining the operation in FIG. 1, the image signal suppressing operation in the conventional frequency conversion circuit capable of suppressing image signals shown in FIG. 2 will be explained.

第2図において、第1図と同じ番号で示される部分は第
1図と同一機能を果たす。
In FIG. 2, parts designated by the same numbers as in FIG. 1 perform the same functions as in FIG.

第1のミクサ17および第2のミクサ18に入力される
信号の中で、帯域通過フィルタ12を通過した希望信号
を as=Eg・5in(ωst+Qs)     ・=(
1)帯域通過フィルタ12で除去しきれなかったイメー
ジ信号を 6; = E 1−sin(ωit + Qi)   
  ”・(2)とし、第1のミクサ17に入力される局
部発振器16からの信号を aL□=EL−sin(ωLt+Qt、)     ・
−c3)第2のミクサ18に入力される局部発振器16
からの信号を aLa=EL−sin(ωLt+QL+  )  ・−
(4)とする。
Among the signals input to the first mixer 17 and the second mixer 18, the desired signal that has passed through the bandpass filter 12 is expressed as=Eg・5in(ωst+Qs)・=(
1) The image signal that could not be removed by the band pass filter 12 is 6; = E 1-sin (ωit + Qi)
”・(2), and the signal from the local oscillator 16 input to the first mixer 17 is aL□=EL−sin(ωLt+Qt,)・
-c3) Local oscillator 16 input to second mixer 18
The signal from aLa=EL-sin(ωLt+QL+) ・-
(4).

分配器14より第1および第2のミクサ17゜18に入
力された信号は、それぞれ局部発振器16から出力され
た信号と混合されることによって周波数変換される。第
1およ、rj第2のミクサ17.18で周波数変換され
た信号の中間周波数信号成分は、それぞれ、eLiX(
as+eH)、eLzX(e3+s;)を演算すること
で求められる。
The signals input from the distributor 14 to the first and second mixers 17 and 18 are frequency-converted by being mixed with the signals output from the local oscillator 16, respectively. The intermediate frequency signal components of the signals frequency-converted by the first and rj second mixers 17 and 18 are respectively eLiX (
as+eH) and eLzX(e3+s;).

第1のミクサー7の出力の中間周波数信号成分は、 Es−EL/ 2 ・cos((ωt−ωs)t+ Q
t−Qs)+Ei−Ez/2・cos((ωL−ωH)
t+Qz−Qi)= E slE L/ 211cos
(ωmt+Q工)+Ei−Er、/2・cos(ωmt
+Q2)   −(5)第2のミクサー8の出力の中間
周波数信号成分は、 E s−E L/ 2 ・cos((<I) L−Qs
)t+QL−Qs+7)+Ei−Et/2・cos((
Qz  cv;)t+QLQi+τ)=Es−EL/2
・cos(ω+at+Q、+ T)+Ei”Et/2・
cos (ωmt+Qz   )     ・・・(6
)ま ただし、ωL−ωS=ωm、ωL−ωi=−ωmで、+
13111は中間周波数、Qt = QL  Qs、 
Qz = −QL +Qiである。
The intermediate frequency signal component of the output of the first mixer 7 is Es-EL/2 ・cos((ωt-ωs)t+Q
t-Qs)+Ei-Ez/2・cos((ωL-ωH)
t+Qz-Qi)=EslE L/211cos
(ωmt + Q engineering) + Ei - Er, /2・cos (ωmt
+Q2) -(5) The intermediate frequency signal component of the output of the second mixer 8 is E s-E L/2 ・cos((<I) L-Qs
)t+QL-Qs+7)+Ei-Et/2・cos((
Qz cv;)t+QLQi+τ)=Es-EL/2
・cos(ω+at+Q,+T)+Ei”Et/2・
cos (ωmt+Qz)...(6
) However, ωL-ωS=ωm, ωL-ωi=-ωm, +
13111 is the intermediate frequency, Qt = QL Qs,
Qz = -QL +Qi.

上記(5)、 (6)式において、それぞれの第1項は
希望信号中間周波数成分子sx t fs、、第2項は
イメージ信号成分子i1. fi、である。
In the above equations (5) and (6), each first term is the desired signal intermediate frequency component element sx t fs, and the second term is the image signal component element i1. fi, is.

第3図にそれぞれの位相関係を示す。FIG. 3 shows the respective phase relationships.

次に、第1および第2のミクサ17,18の出力は移相
器19.20によって、それぞれムφ。
Next, the outputs of the first and second mixers 17, 18 are passed through phase shifters 19, 20 to the outputs of the first and second mixers 17, 18, respectively.

1ψ位相をかえられる。ただし、 轟φ −轟ψ =]「               
    ・・・(7)移相器19.20の出力の中間周
波数信号成分は、それぞれ Es−Et/2・cos(ω+et+Q1+^φ)+E
i−Et/2・cos(ωmt+Q、+ Aφ’)−(
8)E s−E L/ 2・cos (ωmt+Q1+
丁+^φ)+ E s−E L/ 2 ・cos(ωm
t+ Q2−−7+  aψ)−(9)となる。上記(
8)、 (9)式において、それぞれの第1項は希望信
号中間周波数成分子れtfB2.第2項はイメージ信号
成分子i、、fiイである。
1ψ phase can be changed. However, Todoroki φ − Todoroki ψ =] “
...(7) The intermediate frequency signal components of the outputs of the phase shifters 19 and 20 are respectively Es-Et/2・cos(ω+et+Q1+^φ)+E
i-Et/2・cos(ωmt+Q,+Aφ')-(
8) E s−E L/ 2・cos (ωmt+Q1+
Ding+^φ)+E s−E L/ 2 ・cos(ωm
t+ Q2--7+ aψ)-(9). the above(
8), (9), each first term is the desired signal intermediate frequency component tfB2. The second term is the image signal component element i, , fii.

第4図にそれぞの位相関係を示す。Figure 4 shows the respective phase relationships.

第4図の位相関係から明らかなように、希望信号中間周
波数成分は同相、イメージ信号成分は逆相となっている
ので、移相器19.20の出力を合成器21に入力し5
合成することにより、イメージ信号のみを抑圧すること
ができる。
As is clear from the phase relationship in FIG. 4, the desired signal intermediate frequency components are in phase and the image signal components are in opposite phase.
By combining, only the image signal can be suppressed.

ここで、移相器19.20の出力のイメージ信号成分位
相差が180°に対し誤差を生じると、合成器21でイ
メージ信号を抑圧する量が減少する。この量をイメージ
相殺量として、イメージ信号成分位相差の180°に対
する誤差との関係を第5図に示す。第5図より位相誤差
が1.2°から3.6°になるとイメージ相殺量は10
dB劣化する。
Here, if an error occurs in the image signal component phase difference of the outputs of the phase shifters 19 and 20 relative to 180°, the amount by which the image signal is suppressed by the synthesizer 21 decreases. Using this amount as the image cancellation amount, FIG. 5 shows the relationship between the image signal component phase difference and the error for 180°. From Figure 5, when the phase error increases from 1.2° to 3.6°, the amount of image cancellation is 10
dB deterioration.

以下、移相器19.20の出力のイメージ信号成分位相
差が180°に対して誤差を生じる一因と、生じた誤差
を補正する第1図の実施例について述べる。
Hereinafter, the reason why the image signal component phase difference of the output of the phase shifter 19, 20 causes an error with respect to 180 degrees and the embodiment shown in FIG. 1 for correcting the error will be described.

局部発振器16の2つの出力の位相差が90゜に対して
 δの位相誤差を持った場合のミクサ17.18の出力
中の中間周波数成分はEs−EL/2・cos(ωmt
+Q□+ aφ)+Ei−Et/2・cos(ωmt+
Q2+ aφ)・(9)Es−EL/2 ・cos(ω
mt+Q、+(−H+aδ)+1ψ)となる。上記(9
) 、 (10)式において第1項は希望信号中間周波
数成分子B19 fs、、第2項はイメージ信号成分子
41t fxxであり1位相誤差轟δがそのままミクサ
17,18の出力に現れる。
When the phase difference between the two outputs of the local oscillator 16 is 90° and there is a phase error of δ, the intermediate frequency component in the output of the mixer 17.18 is Es-EL/2・cos(ωmt
+Q□+ aφ)+Ei-Et/2・cos(ωmt+
Q2+ aφ)・(9)Es−EL/2・cos(ω
mt+Q, +(-H+aδ)+1ψ). Above (9
), In equation (10), the first term is the desired signal intermediate frequency component B19 fs, the second term is the image signal component 41t fxx, and the one phase error δ appears as it is at the outputs of the mixers 17 and 18.

第6図にそれぞれの位相関係を示す。FIG. 6 shows the respective phase relationships.

したがって、移相器19.20の出力のイメージ信号成
分位相差は180°に対し位相誤差を生じる。
Therefore, the image signal component phase difference of the outputs of the phase shifters 19 and 20 produces a phase error for 180°.

第1図の実施例は、前記移相器19,20の出力のイメ
ージ信号成分位相差を180°に補正可能な周波数変換
回路である。
The embodiment shown in FIG. 1 is a frequency conversion circuit capable of correcting the image signal component phase difference of the outputs of the phase shifters 19 and 20 to 180°.

すなわち、信号の位相差を90°に補正する位相補正器
22を局部発振器16の出力段に設けることで正確に9
0°の位相差を持った局部発振信号をミクサ17,18
に供給でき、前記イメージ信号成分位相差を180°に
補正でき、イメージ減衰量を十分に確保できる。
That is, by providing the phase corrector 22 that corrects the signal phase difference to 90° at the output stage of the local oscillator 16,
Local oscillation signals with a phase difference of 0° are sent to mixers 17 and 18.
The image signal component phase difference can be corrected to 180°, and a sufficient amount of image attenuation can be ensured.

以上説明したように、本実施例によれば局部発振器の2
出力の位相差精度の影響を受けないイメージ信号抑圧可
能な周波数変換回路を構成できるという効果がある。
As explained above, according to this embodiment, the local oscillator
This has the advantage that it is possible to configure a frequency conversion circuit capable of suppressing image signals that is not affected by the output phase difference accuracy.

第7図は第2の実施例を示すブロック図である。FIG. 7 is a block diagram showing the second embodiment.

本実施例は、第2図の周波数変換回路において、局部発
振器の2出力の位相差が90°に対してΔδの位相誤差
を持った場合、移相器19.20の出力のイメージ信号
成分位相差を180’に補正する回路を設けたものであ
る。
In this embodiment, in the frequency conversion circuit shown in FIG. 2, when the phase difference between the two outputs of the local oscillator has a phase error of Δδ with respect to 90°, the image signal component position of the output of the phase shifter 19 and 20 is A circuit is provided to correct the phase difference to 180'.

第7図において24は第2の位相補正器であり、第1図
と同じ番号で示されている部分は第1図と同一の機能を
生じるので説明を省略する。
In FIG. 7, 24 is a second phase corrector, and the parts designated by the same numbers as in FIG. 1 have the same functions as those in FIG. 1, so their explanation will be omitted.

前述のように、局部発振器16の2出力の位相差が90
’に対してΔδの位相差を持った場合、ミクサ17,1
8の出力の希望信号中間周波数成分とイメージ信号成分
の位相関係は第6図に示したとおりである。
As mentioned above, the phase difference between the two outputs of the local oscillator 16 is 90
', mixer 17,1
The phase relationship between the desired signal intermediate frequency component and the image signal component of the output of No. 8 is as shown in FIG.

ミクサ17,18の出力においてイメージ信号成分の位
相差を90″に補正しようとしても、イメージ信号成分
は帯域通過フィルタ12で減衰させられているので、位
相誤差を直接検出できない。
Even if an attempt is made to correct the phase difference between the image signal components at the outputs of the mixers 17 and 18 to 90'', the phase error cannot be directly detected because the image signal components are attenuated by the bandpass filter 12.

ミクサ17.18の出力において検出可能な信号成分は
、希望信号中間周波数成分であるので、ミクサ17,1
Bの出力段に設けられた第2の位相補正器24は、希望
信号中間周波数成分の位相差を検出し、イメージ信号周
波数成分の位相差を90’に補正するように動作する。
Since the signal component detectable at the output of the mixer 17,18 is the desired signal intermediate frequency component, the mixer 17,1
The second phase corrector 24 provided at the output stage of B detects the phase difference between the desired signal intermediate frequency components and operates to correct the phase difference between the image signal frequency components to 90'.

第6図より、希望信号中間周波数成分の90゜に対する
位相誤差はイメージ信号成分の90°に対する位相誤差
と大きさが同じで回転方向が逆である。したがって、第
2の位相補正器24はミクサ17,18の8力の希望信
号中間周波数成分の90°に対する位相誤差を検出し、
検出した位相量だけミクサ17,18の出力の位相を希
望信号中間周波数成分の90’に対する位相誤差を90
’に補正しようとする方向と反対方向に回転させること
によって、イメージ信号成分の位相差を90″に補正す
る。これにより、移相器19゜20の8力のイメージ信
号成分位相差は180゜になるので、イメージ減衰量を
十分に確保できる。
From FIG. 6, the phase error of the desired signal intermediate frequency component with respect to 90° has the same magnitude as the phase error of the image signal component with respect to 90°, but the direction of rotation is opposite. Therefore, the second phase corrector 24 detects the phase error with respect to 90° of the desired signal intermediate frequency component of the eight outputs of the mixers 17 and 18,
The phase of the outputs of mixers 17 and 18 is changed by the detected phase amount, and the phase error with respect to 90' of the desired signal intermediate frequency component is changed to 90'.
By rotating the image signal component in the opposite direction to the direction in which it is to be corrected, the phase difference of the image signal component is corrected to 90". As a result, the phase difference of the image signal component of the 8 forces of the phase shifter 19° and 20 is 180°. Therefore, a sufficient amount of image attenuation can be secured.

以上説明したように、本実施例によれば、第1図の実施
例と同様の効果を得られる。
As explained above, according to this embodiment, the same effects as the embodiment shown in FIG. 1 can be obtained.

第8図は本発明の第3の実施例を示すブロック図である
。第8図において、第1図と第7図と同じ番号で示され
ている部分は第1図、第7図と同一の機能を生じる。
FIG. 8 is a block diagram showing a third embodiment of the present invention. In FIG. 8, parts designated by the same numbers as in FIGS. 1 and 7 perform the same functions as in FIGS. 1 and 7.

本実施例は、第1図の実施例における第1の位相補正器
23と、第7図の実施例における第2の位相補正器24
の両方を具備した周波数変換回路であり、動作は第1お
よび第2の実施例と同様である。
In this embodiment, the first phase corrector 23 in the embodiment shown in FIG. 1 and the second phase corrector 24 in the embodiment shown in FIG.
This is a frequency conversion circuit equipped with both of the following, and its operation is similar to that of the first and second embodiments.

第9図は第1図及び第8図における第1の位相補正器2
3の一具体例を示すブロック図である。
FIG. 9 shows the first phase corrector 2 in FIGS. 1 and 8.
FIG. 3 is a block diagram showing a specific example of No. 3;

第9図において、31.32は入力端子、33゜34は
出力端子、35.36は制御電圧により入力される信号
の位相を可変とする第1及び第2の可変位相奏、37.
38は検出端子、39.40は制御端子、41は入力さ
れる2信号の位相差を検出し、位相差に応じた電圧を制
御端子39,40に発生させる位相検出器である。
In FIG. 9, 31.32 is an input terminal, 33.34 is an output terminal, 35.36 is a first and second variable phase converter that varies the phase of the input signal by a control voltage, and 37.
38 is a detection terminal, 39 and 40 are control terminals, and 41 is a phase detector that detects the phase difference between two input signals and generates a voltage at the control terminals 39 and 40 according to the phase difference.

以下動作を説明する。入力端子31.32に入力される
信号は第1および第2の可変移相器35゜36を介して
出力端子33.34に出力されるとともに位相検出器4
1に入力される。位相検出器41は入力される2信号の
位相差の90″に対する位相誤差を検出し、制御端子3
9.40に、可変移相器35,36がその8力の位相差
を90゜に近づけるよう動作するのに必要な制御電圧を
発生する。このように、第1および第2の可変移相器3
5,36から出力される信号の位相差に応じた電圧を第
1および第2の可変移相器35,36に帰還させること
により、出力端子33.34に出力される2信号の位相
差を90°に保つように動作する。
The operation will be explained below. The signals input to the input terminals 31 and 32 are outputted to the output terminals 33 and 34 via the first and second variable phase shifters 35 and 36, and are also output to the phase detector 4.
1 is input. The phase detector 41 detects a phase error with respect to 90'' of the phase difference between the two input signals, and outputs the signal to the control terminal 3.
At 9.40, the control voltage necessary for the variable phase shifters 35 and 36 to operate so that the phase difference of the eight forces approaches 90° is generated. In this way, the first and second variable phase shifters 3
By feeding back a voltage corresponding to the phase difference between the signals output from the output terminals 33 and 36 to the first and second variable phase shifters 35 and 36, the phase difference between the two signals output to the output terminals 33 and 34 can be adjusted. It operates to maintain the angle at 90°.

本具体例によれば、2信号の位相差を90”に保つこと
ができる。
According to this specific example, the phase difference between the two signals can be maintained at 90''.

第10図は第7図及び第8図における第2の位相補正器
24の一具体例を示すブロック図である。
FIG. 10 is a block diagram showing a specific example of the second phase corrector 24 in FIGS. 7 and 8. FIG.

畏10図において、第9図と同じ番号で示されている部
分は第9図と同一の機能を生じ、その他、42.43は
それぞれ第1および第2の可変移相器と同一の機能をす
る第3、第4の可変移相器であるゆ 以下、動作を説明する。第2の位相補正器24に入力さ
れる位相差90°に対して位相誤差を持つ2信号のうち
、入力端子31に入力される信号は、第1の可変移相器
35を介して位相比較器41に供給され、また、第3の
可変移相器42を介して出力端子33に供給される。一
方、入力端子32に入力される信号は、第2の可変移相
器36を介して位相検出器41に供給され、また、可変
移相器43を介して出力端子34に供給される。
In Figure 10, parts indicated by the same numbers as in Figure 9 have the same functions as in Figure 9, and 42 and 43 have the same functions as the first and second variable phase shifters, respectively. The operation of the third and fourth variable phase shifters will be explained below. Of the two signals input to the second phase corrector 24 having a phase error with respect to the phase difference of 90°, the signal input to the input terminal 31 is phase-compared via the first variable phase shifter 35. It is also supplied to the output terminal 33 via the third variable phase shifter 42. On the other hand, the signal input to the input terminal 32 is supplied to the phase detector 41 via the second variable phase shifter 36, and is also supplied to the output terminal 34 via the variable phase shifter 43.

第1、第2の可変移相器35,36および位相検出器4
1により、位相差を90’に補正する動作は第9図の具
体例と同様である。
First and second variable phase shifters 35, 36 and phase detector 4
1, the operation of correcting the phase difference to 90' is similar to the specific example shown in FIG.

また、第3の移相器42は制御端子40、第4の移相器
43は制御端子39からの制御電圧によ(入力端子31
および32に入力される信号の位相を変化させ、出力端
子33.34に出力されるように動作する。この位相変
化量は入力端子31.32に入力される信号の位相差の
90@に対する位相誤差と同じで、位相回転方向は、位
相差を90°に補正しようとする方向と反対方向である
。第2の位相補正巻22は上記動作をすることで、第7
図の実施例で説明したように、希望信号中間周波数成分
の位相差を検出し、イメージ信号成分の位相差90°に
補正するように動作する。
Further, the third phase shifter 42 is controlled by the control voltage from the control terminal 40, and the fourth phase shifter 43 is controlled by the control voltage from the control terminal 39 (input terminal 31
and 32 to change the phase of the signal and output it to output terminals 33 and 34. This amount of phase change is the same as the phase error of the signals input to the input terminals 31 and 32 with respect to 90 degrees, and the phase rotation direction is opposite to the direction in which the phase difference is corrected to 90 degrees. By performing the above operation, the second phase correction winding 22
As described in the embodiment shown in the figure, it operates to detect the phase difference between the desired signal intermediate frequency components and correct the phase difference between the image signal components to 90°.

本具体例によれば、希望信号中間周波数成分の位相差を
検出し、イメージ信号成分の位相差を90’ に補正す
ることができる。
According to this specific example, it is possible to detect the phase difference between the desired signal intermediate frequency components and correct the phase difference between the image signal components to 90'.

第11図は第9図及び第10図における位相検出器41
の一具体例を示す回路図である。
FIG. 11 shows the phase detector 41 in FIGS. 9 and 10.
FIG. 2 is a circuit diagram showing a specific example.

第11図において、37.38は検出端子、53.54
は不平衡−平衡回路、55,56,57゜58.59,
60はアナログ乗算回路を構成するFET、61.62
はドレイン抵抗、63は定電流源、64は電源電圧印加
端子、65,66は信号の直流成分を取り出す低域通過
フィルタ、39゜40は制御端子である。
In Figure 11, 37.38 is a detection terminal, 53.54
is an unbalanced-balanced circuit, 55, 56, 57° 58.59,
60 is a FET that constitutes an analog multiplication circuit, 61.62
63 is a drain resistor, 63 is a constant current source, 64 is a power supply voltage application terminal, 65 and 66 are low-pass filters for extracting the DC component of the signal, and 39 and 40 are control terminals.

検出端子37に入力される信号は不平衡−平衡回路53
を介し、位相が180°異なる2信号として、それぞれ
FET55,58および56,57のゲートに印加され
る。検出端子38に入力される信号も同様に不平衡−平
衡回路54を介し、それぞれFET59および60のゲ
ートに印加される。
The signal input to the detection terminal 37 is sent to the unbalanced-balanced circuit 53.
are applied to the gates of FETs 55, 58 and 56, 57 as two signals having a phase difference of 180°. Similarly, the signal input to the detection terminal 38 is applied to the gates of FETs 59 and 60, respectively, via the unbalanced-balanced circuit 54.

検出端子37に入力される信号の位相が、検出端子38
に入力される信号の位相に対し90″進んでいる場合、
制御端子39..40には同一の標準電圧が発生し、進
みが90°より小さい場合、制御端子39には標準電圧
より高い電圧が、制御端子40には標準電圧より低い電
圧がそれぞれ発生し、また、進みが906より大きい場
合、出力端子39には標準電圧より低い電圧が、制御端
子40には標準電圧より高い電圧が発生する。
The phase of the signal input to the detection terminal 37 is
If it is 90″ ahead of the phase of the signal input to
Control terminal 39. .. When the same standard voltage is generated at 40 and the lead is smaller than 90°, a voltage higher than the standard voltage is generated at the control terminal 39, a voltage lower than the standard voltage is generated at the control terminal 40, and the lead is smaller than 90°. If it is larger than 906, a voltage lower than the standard voltage is generated at the output terminal 39 and a voltage higher than the standard voltage is generated at the control terminal 40.

第12図は第9図及び第10図における可変移相器35
,36,42,43の第1の具体例を示す回路図である
FIG. 12 shows the variable phase shifter 35 in FIGS. 9 and 10.
, 36, 42, and 43. FIG.

第12図において、71は信号源の出力インピーダンス
、72は負荷抵抗、73はソース接地回路を構成するF
ET、74はソース抵抗、75はFET73のドレイン
・ソース間電圧(以下Vd5)を可変する可変手段、7
6は入力端子、77は出力端子である。
In FIG. 12, 71 is the output impedance of the signal source, 72 is the load resistance, and 73 is the F constituting the source common circuit.
ET, 74 is a source resistance, 75 is a variable means for varying the drain-source voltage (hereinafter referred to as Vd5) of the FET 73, 7
6 is an input terminal, and 77 is an output terminal.

入力端子76に入力される信号は出力端子77では位相
が反転した上、信号源の出力インピーダンス71とFE
T73のゲート・ドレイン間接合容量(以下Cgd) 
、ゲート・ソース間接合容量とで形成されるRC回路に
よって位相が”Q変化する。
The signal input to the input terminal 76 has its phase reversed at the output terminal 77, and the signal source output impedance 71 and the FE
Gate-drain junction capacitance of T73 (hereinafter referred to as Cgd)
, the phase changes by "Q" due to the RC circuit formed by the gate-source junction capacitance.

ところで、FET73のcgciと、FET73のゲー
ト・ドレイン間電圧(以下Vgd)には第13図の関係
がある。従って、第13図のA点にVgdが設定される
ように、可゛変手段75を調整した上で、Vdsを小さ
くするように可変手段75を調整すると、Vgdも小さ
くなり、第13図のA点はA′点に移り、Cgdが大き
くなるので轟Qは大きくなる。また、Vdsを大きくす
るように可変手段75を調整すると、Vgdも大きくな
り、A点はA#点に移り、Cgdが小さくなるのでΔQ
は小さくなる。
By the way, the cgci of the FET 73 and the gate-drain voltage (hereinafter referred to as Vgd) of the FET 73 have a relationship as shown in FIG. Therefore, if the variable means 75 is adjusted so that Vgd is set at point A in FIG. 13, and then the variable means 75 is adjusted to reduce Vds, Vgd will also be reduced, and as shown in FIG. Point A moves to point A', and as Cgd becomes larger, Todoroki Q becomes larger. Furthermore, when the variable means 75 is adjusted to increase Vds, Vgd also increases, point A moves to point A#, and Cgd decreases, so ΔQ
becomes smaller.

以上説明したように本具体例では、電圧制御により連続
的に移相量を可変にできる。
As explained above, in this specific example, the amount of phase shift can be continuously varied by voltage control.

第14図は第9図及び第10図における可変移相器35
,36,42,43の第2の具体例を示す回路図である
。第14図において、第12図と同じ番号で示される部
分は第12図と同一の機能を果たす、第14図に示す可
変移相器は第12図に示す可変移相器のソース接地回路
をソースフォロア回路に置き換えただけであり、動作は
同一である。
FIG. 14 shows the variable phase shifter 35 in FIGS. 9 and 10.
, 36, 42, and 43. FIG. In FIG. 14, parts indicated by the same numbers as in FIG. 12 perform the same functions as in FIG. 12. The variable phase shifter shown in FIG. 14 has a common source circuit of the variable phase shifter shown in FIG. The operation is the same except that it is replaced with a source follower circuit.

なお、第12図、第14図におけるVdsを可変する可
変手段27は制御端子39.40からの制御電圧に応じ
て動作する。
Note that the variable means 27 for varying Vds in FIGS. 12 and 14 operates in accordance with the control voltage from the control terminals 39 and 40.

本具体例によれば、電圧制御により移相量を可変にでき
、出力インピーダンスの低い移相器が構成できる。
According to this specific example, the amount of phase shift can be made variable by voltage control, and a phase shifter with low output impedance can be constructed.

第15図は第9図及び第10図における可変移相器35
,36,42.43の第3の具体例を示す回路図である
FIG. 15 shows the variable phase shifter 35 in FIGS. 9 and 10.
, 36, 42, and 43. FIG.

第15図において、第12図と同じ番号で示される部分
は第12図と同一の機能を果たし、その他、78はFE
T73のゲート・ソース間電圧(以下Vgs)を可変す
る可変手段、79は電源電圧印加端子である。
In FIG. 15, parts indicated by the same numbers as in FIG. 12 perform the same functions as in FIG. 12, and 78 is an FE.
Variable means for varying the gate-source voltage (hereinafter referred to as Vgs) of T73, 79 is a power supply voltage application terminal.

可変手段78を調整することにより、FET73のVg
dを第13図のA点になるようにした上で、可変手段7
8をVgsが大きくなるように調整すルト、FET73
(7)Vgdは小さくなり、第13図のA点はA′点に
移り、また、可変手段78をVgsが小さくなるように
調整すると、FET73のvgdは大きくなり、第13
図のA点はA′点に移るゆ第13図において、A点がA
′点またはA#点に移ることにより、移相量が変化する
動作は第12図の具体例と同じである。
By adjusting the variable means 78, the Vg of the FET 73
After adjusting d to point A in FIG. 13, the variable means 7
8 to increase Vgs, FET73
(7) Vgd becomes smaller, and the point A in FIG.
Point A in the diagram moves to point A'. In Figure 13, point A moves to point A'.
The operation of changing the amount of phase shift by moving to point ' or point A# is the same as the specific example shown in FIG.

第16図は第9図及び第10図における可変移相器35
,36,42,43の第4の実施例を示v路図である。
FIG. 16 shows the variable phase shifter 35 in FIGS. 9 and 10.
, 36, 42, 43 according to the fourth embodiment.

第16図において、第15図と同じ番号で示される部分
は第15図と同一の機能を果たす。
In FIG. 16, parts indicated by the same numbers as in FIG. 15 perform the same functions as in FIG. 15.

第16図に示す可変移相器は第15図に示す可変移相器
のソース接地回路をソースフォロア回路に置き換えたも
のであり、動作は同一である。
The variable phase shifter shown in FIG. 16 is obtained by replacing the common source circuit of the variable phase shifter shown in FIG. 15 with a source follower circuit, and the operation is the same.

第17図は第15図及び第16図におけるFETのVg
sを可変とする可変手段78の一具体例を示す回路図で
ある。
Figure 17 shows the Vg of the FET in Figures 15 and 16.
FIG. 7 is a circuit diagram showing a specific example of variable means 78 for making s variable.

第17図において、81はソースフォロアFET、82
はレベルシフトダイオード、83は電流源FET、84
はソースダイオード、85は電源電圧印加端子、86は
制御電圧印加端子、87は入力端子、88は出力端子で
ある。
In FIG. 17, 81 is a source follower FET, 82
is a level shift diode, 83 is a current source FET, 84
85 is a source diode, 85 is a power supply voltage application terminal, 86 is a control voltage application terminal, 87 is an input terminal, and 88 is an output terminal.

入力端子87に入力された信号はFET81、レベルシ
フトダイオード82を介し、出力端子88より出力され
る。ここで、制御電圧印加端子86に印加する電圧を大
きくすると、FET81、レベルシフトダイオード82
に流れる電流が多くなり、出力端子88から取り出され
る信号の直流林分は小さくなる。逆に、制御電圧印加端
子86に印加する電圧を小さくすると、出力端子88か
ら取り出される信号の直流成分は大きくなる。したがっ
て、出力端子88を第15図、第16図におけるFET
73のゲートに接続して、本具体例を第15図、第16
図におけるVgsを可変する可変手段78として用いる
ことにより、電圧制御で移相量を可変させることのでき
る回路を構成できる。
A signal input to the input terminal 87 is outputted from the output terminal 88 via the FET 81 and the level shift diode 82. Here, if the voltage applied to the control voltage application terminal 86 is increased, the FET 81 and the level shift diode 82
The current flowing through the output terminal 88 increases, and the DC range of the signal taken out from the output terminal 88 decreases. Conversely, when the voltage applied to the control voltage application terminal 86 is reduced, the DC component of the signal taken out from the output terminal 88 becomes larger. Therefore, the output terminal 88 is connected to the FET in FIGS. 15 and 16.
This specific example is connected to the gate of 73 in Figs. 15 and 16.
By using it as a variable means 78 for varying Vgs in the figure, a circuit that can vary the amount of phase shift by voltage control can be configured.

第18図は第1図の実施例をテレビジョン受像機に適応
した例を示すブロック図である。
FIG. 18 is a block diagram showing an example in which the embodiment of FIG. 1 is applied to a television receiver.

第18図において、25は中間周波増幅器、26は中間
周波信号を復調する復調器、2′7は復調された信号を
出力す、る出力端子、28は復調器26で復調された信
号の大きさを検呂し、高周波増幅器の利得を制御するA
GC回路、29は選局制御回路である。また、破線内は
第1図の実施例である周波数変換回路である。
In FIG. 18, 25 is an intermediate frequency amplifier, 26 is a demodulator that demodulates the intermediate frequency signal, 2'7 is an output terminal that outputs the demodulated signal, and 28 is the magnitude of the signal demodulated by the demodulator 26. A to control the gain of a high frequency amplifier by checking the
GC circuit 29 is a channel selection control circuit. Furthermore, the area within the broken line is the frequency conversion circuit of the embodiment shown in FIG.

合成器21より出力された信号は中間周波増幅器で増幅
され、復調回路24で復調され、出力端子25より映像
信号として取り出される。
The signal output from the synthesizer 21 is amplified by an intermediate frequency amplifier, demodulated by a demodulation circuit 24, and taken out from an output terminal 25 as a video signal.

なお、第18図の例では、周波数変換回路として第1図
の実施例を用いたが、第7図の実施例、第8図の実施例
でも良い。
In the example shown in FIG. 18, the embodiment shown in FIG. 1 is used as the frequency conversion circuit, but the embodiment shown in FIG. 7 or the embodiment shown in FIG. 8 may also be used.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、局部発振器からの2信号の位相の90
°に対する誤差を補正する回路を設けであるので、局部
発振器の位相精度によらず、イメージ信号を相殺できる
効果がある。
According to the invention, the phase of the two signals from the local oscillator is
Since a circuit is provided for correcting the error relative to the angle, the image signal can be canceled out regardless of the phase accuracy of the local oscillator.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の第1の実施例を示すブロック図、第2
図は従来の周波数変換回路を示すブロン′り図、第3図
は第2図における第1及び第2のミクサより得られる信
号の中間周波数信号成分の位相関係を示す説明図、第4
図は第2図における移相器より得られる信号の中間周波
数信号成分の位相関係を示す説明図、第5図は第2図に
おける合成器でのイメージ相殺量とイメージ徊号成分位
相差の180”に対する誤差との関係を示す特性図、第
6図は位相誤差がある場合の第2図における第1及び第
2のミクサより得られる信号の中間周波数信号成分の位
相関係を示す説明図、第7図は本発明の第2の実施例を
示すブロック図、第8図は本発明の第3の実施例を示す
ブロック図、第9図は第1図及び第8図における第1の
位相補正器の一具体例を示すブロック図、第10図は第
7図及び第8図における第2の位相補正器の一具体例を
示すブロック図、第11図は第9図及び第10図におけ
る位相検出器の一具体例を示す回路図、第12図は第9
図及び第10図における可変移相器の第1の具体例を示
す回路図、第13図は第12図におけるFET73のゲ
ート・ドレイン間接合容量とゲート・ドレイン間電圧と
関係を示す特性図、第14図は第9図及び第10図にお
ける可変移相器の第2の具体例を示す回路図、第15図
は第9図及び第10図における可変移相器の第3の具体
例を示す回路図、第16図は第9図及び第10図におけ
る可変移相器の第4の具体例を示す回路図、第17図は
第15図及び第16図における可変手段の一具体例を示
す回路図、第18図は第1図の実施例をテレビジョン受
像機に適応した例を示すブロック図である。 16・・・局部発振器、17・・・第1のミクサ、18
・・・第2のミクサ、19.20・・・移相器、21・
・・合成器、22・・・第1の位相補正器。 笑1 図 篤2 図 第3 コ コ 第4図 :″f−゛2 第5 図 ′O−1 菓乙 図 真72図        尾!3 図 第18  図
FIG. 1 is a block diagram showing a first embodiment of the present invention;
3 is an explanatory diagram showing the phase relationship between the intermediate frequency signal components of the signals obtained from the first and second mixers in FIG. 2, and FIG.
The figure is an explanatory diagram showing the phase relationship of intermediate frequency signal components of the signal obtained from the phase shifter in Fig. 2, and Fig. 5 is an explanatory diagram showing the phase relationship of the intermediate frequency signal component of the signal obtained from the phase shifter in Fig. 2. 6 is an explanatory diagram showing the phase relationship between the intermediate frequency signal components of the signals obtained from the first and second mixers in FIG. 2 when there is a phase error. 7 is a block diagram showing a second embodiment of the present invention, FIG. 8 is a block diagram showing a third embodiment of the present invention, and FIG. 9 is a block diagram showing the first phase correction in FIGS. 1 and 8. 10 is a block diagram showing a specific example of the second phase corrector in FIGS. 7 and 8. FIG. 11 is a block diagram showing a specific example of the second phase corrector in FIGS. 9 and 10. A circuit diagram showing a specific example of a detector, FIG.
13 is a characteristic diagram showing the relationship between the gate-drain junction capacitance and the gate-drain voltage of the FET 73 in FIG. 12, FIG. 14 is a circuit diagram showing a second specific example of the variable phase shifter in FIGS. 9 and 10, and FIG. 15 is a circuit diagram showing a third specific example of the variable phase shifter in FIGS. 9 and 10. 16 is a circuit diagram showing a fourth specific example of the variable phase shifter in FIGS. 9 and 10, and FIG. 17 is a specific example of the variable means in FIGS. 15 and 16. FIG. 18 is a block diagram showing an example in which the embodiment of FIG. 1 is applied to a television receiver. 16... Local oscillator, 17... First mixer, 18
...Second mixer, 19.20...Phase shifter, 21.
...Synthesizer, 22...first phase corrector. Laugh 1 Figure Atsushi 2 Figure 3 Here Figure 4: ″f-゛2 Figure 5 'O-1 Kaotsu Figure 72 Tail! 3 Figure 18

Claims (1)

【特許請求の範囲】 1、それぞれ入力信号の周波数より中間周波数分だけ異
なった周波数を持ち、互いの位相が略90°異なった2
つの信号を出力する局部発振器と、前記入力信号を前記
局部発振器から出力された2つの信号のうちの一方の信
号と混合させ、前記入力信号の周波数変換を行う第1の
ミクサと、前記入力信号を前記局部発振器から出力され
た2つの信号のうちの他方の信号と混合させ、前記入力
信号の周波数変換を行う第2のミクサと、前記第1及び
第2のミクサからそれぞれ出力される2つの信号の間に
90°の位相差を持たせる移相器と、該移相器から出力
される2つの信号を合成する合成器と、から成る周波数
変換回路において、 前記局部発振器から出力される2つの信号の位相差を9
0°に補正する第1の位相補正器を前記局部発振器と前
記第1及び第2のミクサとの間に設けたことを特徴とす
る周波数変換回路。 2、それぞれ入力信号の周波数より中間周波数分だけ異
なった周波数を持ち、互いの位相が略90°異なった2
つの信号を出力する局部発振器と、前記入力信号を前記
局部発振器から出力された2つの信号のうちの一方の信
号と混合させ、前記入力信号の周波数変換を行う第1の
ミクサと、前記入力信号を前記局部発振器から出力され
た2つの信号のうちの他方の信号と混合させ、前記入力
信号の周波数変換を行う第2のミクサと、前記第1及び
第2のミクサからそれぞれ出力される2つの信号の間に
90°の位相差を持たせる移相器と、該移相器から出力
される2つの信号を合成する合成器と、から成る周波数
変換回路において、 前記第1及び第2のミクサからそれぞれ出力される2つ
の信号中に含まれるイメージ信号の位相差を90°に補
正する第2の位相補正器を前記第1及び第2のミクサと
前記移相器との間に設けたことを特徴とする周波数変換
回路。 3、それぞれ入力信号の周波数より中間周波数分だけ異
なった周波数を持ち、互いの位相が略90°異なった2
つの信号を出力する局部発振器と、前記入力信号を前記
局部発振器から出力された2つの信号のうちの一方の信
号と混合させ、前記入力信号の周波数変換を行う第1の
ミクサと、前記入力信号を前記局部発振器から出力され
た2つの信号のうちの他方の信号と混合させ、前記入力
信号の周波数変換を行う第2のミクサと、前記第1及び
第2のミクサからそれぞれ出力される2つの信号の間に
90°の位相差を持たせる移相器と、該移相器から出力
される2つの信号を合成する合成器と、から成る周波数
変換回路において、 前記局部発振器から出力される2つの信号の位相差を9
0°に補正する第1の位相補正器を前記局部発振器と前
記第1及び第2のミクサとの間に、前記第1及び第2の
ミクサからそれぞれ出力される2つの信号中に含まれる
イメージ信号の位相差を90°に補正する第2の位相補
正器を前記第1及び第2のミクサと前記移相器との間に
、それぞれ、設けたことを特徴とする周波数変換回路。 4、請求項1または3に記載の周波数変換回路にて用い
られる第1の位相補正器において、前記局部発振器から
出力される2つの信号のうちの一方の信号の位相を変化
させると共に、その際の移相量が供給される第1の制御
電圧により可変される第1の可変移相器と、前記局部発
振器から出力される2つの信号のうちの他方の信号の位
相を変化させると共に、その際の移相量が供給される第
2の制御電圧により可変される第2の可変移相器と、前
記第1及び第2の可変移相器から出力される2つの信号
の位相差を検出し、その検出結果に応じた2つの電圧を
前記第1及び第2の制御電圧として供給する位相検出器
と、から成ることを特徴とする位相補正器。 5、請求項2または3に記載の周波数変換回路にて用い
られる第2の位相補正器において、前記第1及び第2の
ミクサからそれぞれ出力される2つの信号中に含まれる
所望の信号の位相差を検出し、その検出結果に応じた2
つの電圧を第1及び第2の制御電圧として出力する位相
検出手段と、前記第1のミクサから出力される信号中に
含まれるイメージ信号の位相を変化させると共に、その
際の移相量が出力された前記第1の制御電圧により可変
される第1の可変移相器と、前記第2のミクサから出力
される信号中に含まれるイメージ信号の位相を変化させ
ると共に、その際の移相量が出力された前記第2の制御
電圧により可変される第2の可変移相器と、から成るこ
とを特徴とする位相補正器。 6、請求項5に記載の位相補正器において、前記位相検
出手段は、前記第1のミクサから出力される信号の位相
を変化させると共に、その際の移相量が前記第1の制御
電圧により可変される第3の可変移相器と、前記第2の
ミクサから出力される信号の位相を変化させると共に、
その際の移相量が前記第2の制御電圧により可変される
第4の可変移相器と、前記第1及び第2の可変移相器か
らそれぞれ出力される2つの信号中に含まれる所望の信
号の位相差を検出し、その検出結果に応じた2つの電圧
を前記第1及び第2の制御電圧として出力する位相検出
器と、から成ることを特徴とする位相補正器。 7、請求項4、5または6に記載の位相補正器にて用い
られる可変移相器において、そのゲートがインピーダン
スを介して入力端子に接続され、そのドレインが出力端
子に接続されるFETのソース接地回路と、前記FET
のドレイン・ソース間の電圧を可変する可変手段と、か
ら成り、該可変手段によって前記FETのドレイン・ソ
ース間の電圧を可変することにより、該FETのゲート
・ドレイン間の電圧を可変して、前記入力端子より入力
される信号の位相に対する前記出力端子より出力される
信号の位相を可変するようにしたことを特徴とする可変
移相器。 8、請求項4、5または6に記載の位相補正器にて用い
られる可変移相器において、そのゲートがインピーダン
スを介して入力端子に接続され、そのソースが出力端子
に接続されるFETのソースフォロワ回路と、前記FE
Tのドレイン・ソース間の電圧を可変する可変手段と、
から成り、該可変手段によって前記FETのドレイン・
ソース間の電圧を可変することにより、該FETのゲー
ト・ドレイン間の電圧を可変して、前記入力端子より入
力される信号の位相に対する前記出力端子より出力され
る信号の位相を可変するようにしたことを特徴とする可
変移相器。 9、請求項7または8に記載の可変移相器において、前
記可変手段は、前記FETのゲートバイアス電圧を可変
する手段から成ることを特徴とする可変移相器。 10、請求項4、5または6に記載の位相補正器にて用
いられる可変移相器において、そのゲートがインピーダ
ンスを介して入力端子に接続され、そのドレインが出力
端子に接続される第1のFETのソース接地回路と、前
記第1のFETのゲート・ソース間の電圧を可変する可
変手段と、から成り、該可変手段によって前記第1のF
ETのゲート・ソース間の電圧を可変することにより、
該第1のFETのゲート・ドレイン間の電圧を可変して
、前記入力端子より入力される信号の位相に対する前記
出力端子より出力される信号の位相を可変するようにし
たことを特徴とする可変移相器。 11、請求項4、5または6に記載の位相補正器にて用
いられる可変移相器において、そのゲートがインピーダ
ンスを介して入力端子に接続され、そのソースが出力端
子に接続されるFETのソースフォロワ回路と、前記第
1のFETのゲート・ソース間の電圧を可変する可変手
段と、から成り、該可変手段によって前記第1のFET
のゲート・ソース間の電圧を可変することにより、該第
1のFETのゲート・ドレイン間の電圧を可変して、前
記入力端子より入力される信号の位相に対する前記出力
端子より出力される信号の位相を可変するようにしたこ
とを特徴とする可変移相器。 12、請求項10または11に記載の可変移相器におい
て、前記可変手段は、そのゲートが前記第1のFETの
ドレインに接続され、そのドレインが正電源に接続され
た第2のFETと、複数個のダイオードを直列に接続し
て構成され、その一端であるアノードが前記第2のFE
Tのソースに接続され、その他端であるカソードが前記
第1のFETのゲート及び電圧制御電流源に接続される
ダイオード列と、から成り、前記電圧制御電流源の制御
電圧印加端子に印加される電圧を可変することにより、
前記第1のFETのゲート・ソース間の電圧を可変する
ようにしたことを特徴とする可変移相器。 13、請求項1、2または3に記載の周波数変換回路を
用いたことを特徴とするテレビジョン受像機。
[Claims] 1. Each of them has a frequency that differs from the frequency of the input signal by an amount of the intermediate frequency, and 2. Their phases differ by approximately 90° from each other.
a local oscillator that outputs one signal; a first mixer that mixes the input signal with one of the two signals output from the local oscillator to convert the frequency of the input signal; and a first mixer that converts the frequency of the input signal; a second mixer that converts the frequency of the input signal by mixing it with the other of the two signals output from the local oscillator; A frequency conversion circuit comprising a phase shifter that creates a 90° phase difference between signals, and a synthesizer that combines two signals output from the phase shifter, the two signals output from the local oscillator. The phase difference between two signals is 9
A frequency conversion circuit characterized in that a first phase corrector correcting to 0° is provided between the local oscillator and the first and second mixers. 2. Each signal has a frequency that differs from the frequency of the input signal by an amount equal to the intermediate frequency, and their phases differ by approximately 90°.
a local oscillator that outputs one signal; a first mixer that mixes the input signal with one of the two signals output from the local oscillator to convert the frequency of the input signal; and a first mixer that converts the frequency of the input signal; a second mixer that converts the frequency of the input signal by mixing it with the other of the two signals output from the local oscillator; A frequency conversion circuit comprising a phase shifter that provides a 90° phase difference between signals, and a synthesizer that synthesizes two signals output from the phase shifter, wherein the first and second mixers A second phase corrector is provided between the first and second mixers and the phase shifter for correcting to 90° a phase difference between image signals included in two signals respectively output from the mixer. A frequency conversion circuit featuring: 3. Each signal has a frequency that differs from the frequency of the input signal by an amount equal to the intermediate frequency, and their phases differ by approximately 90° 2.
a local oscillator that outputs one signal; a first mixer that mixes the input signal with one of the two signals output from the local oscillator to convert the frequency of the input signal; and a first mixer that converts the frequency of the input signal; a second mixer that converts the frequency of the input signal by mixing it with the other of the two signals output from the local oscillator; A frequency conversion circuit comprising a phase shifter that creates a 90° phase difference between signals, and a synthesizer that combines two signals output from the phase shifter, the two signals output from the local oscillator. The phase difference between two signals is 9
A first phase corrector for correcting to 0° is provided between the local oscillator and the first and second mixers, and the image contained in the two signals output from the first and second mixers, respectively. A frequency conversion circuit characterized in that a second phase corrector for correcting a signal phase difference to 90° is provided between the first and second mixers and the phase shifter. 4. In the first phase corrector used in the frequency conversion circuit according to claim 1 or 3, the phase of one of the two signals output from the local oscillator is changed, and at the same time, a first variable phase shifter whose phase shift amount is varied by a first control voltage supplied; Detecting the phase difference between two signals output from a second variable phase shifter whose phase shift amount is varied by a second control voltage supplied with the phase shift amount, and the first and second variable phase shifters. and a phase detector that supplies two voltages as the first and second control voltages according to the detection results. 5. In the second phase corrector used in the frequency conversion circuit according to claim 2 or 3, the position of the desired signal contained in the two signals output from the first and second mixers, respectively. Detect the phase difference and select 2 according to the detection result.
a phase detection means for outputting two voltages as first and second control voltages; and a phase detection means for changing the phase of the image signal included in the signal output from the first mixer, and outputting a phase shift amount at that time. a first variable phase shifter that is varied by the first control voltage, and a phase shifter that changes the phase of the image signal included in the signal output from the second mixer, and the amount of phase shift at that time; a second variable phase shifter that is varied by the second control voltage that is output. 6. The phase corrector according to claim 5, wherein the phase detection means changes the phase of the signal output from the first mixer, and the amount of phase shift at that time is determined by the first control voltage. changing the phase of the signal output from the third variable phase shifter and the second mixer;
a fourth variable phase shifter whose phase shift amount is varied by the second control voltage; and a desired signal contained in the two signals respectively output from the first and second variable phase shifters. a phase detector that detects a phase difference between the signals and outputs two voltages as the first and second control voltages according to the detection result. 7. In the variable phase shifter used in the phase corrector according to claim 4, 5 or 6, a source of an FET whose gate is connected to the input terminal via an impedance and whose drain is connected to the output terminal. a grounding circuit and the FET
a variable means for varying the voltage between the drain and source of the FET, and by varying the voltage between the drain and source of the FET by the variable means, the voltage between the gate and drain of the FET is varied; A variable phase shifter characterized in that the phase of a signal output from the output terminal is varied with respect to the phase of the signal input from the input terminal. 8. In the variable phase shifter used in the phase corrector according to claim 4, 5 or 6, a source of an FET whose gate is connected to the input terminal via an impedance and whose source is connected to the output terminal. a follower circuit and the FE
Variable means for varying the voltage between the drain and source of T;
and the drain of the FET is controlled by the variable means.
By varying the voltage between the sources, the voltage between the gate and drain of the FET is varied, and the phase of the signal output from the output terminal relative to the phase of the signal input from the input terminal is varied. A variable phase shifter characterized by: 9. The variable phase shifter according to claim 7 or 8, wherein the variable means comprises means for varying the gate bias voltage of the FET. 10. In the variable phase shifter used in the phase corrector according to claim 4, 5 or 6, the first variable phase shifter has a gate connected to the input terminal via an impedance and a drain connected to the output terminal. It consists of a FET source common circuit, and variable means for varying the voltage between the gate and source of the first FET, and the variable means causes the first FET to be grounded.
By varying the voltage between the gate and source of the ET,
A variable device characterized in that the voltage between the gate and drain of the first FET is varied to vary the phase of the signal output from the output terminal relative to the phase of the signal input from the input terminal. Phase shifter. 11. In the variable phase shifter used in the phase corrector according to claim 4, 5 or 6, a source of an FET whose gate is connected to the input terminal via an impedance and whose source is connected to the output terminal. It consists of a follower circuit, and variable means for varying the voltage between the gate and source of the first FET, and the variable means causes the first FET to
By varying the voltage between the gate and source of the first FET, the voltage between the gate and drain of the first FET is varied, and the phase of the signal output from the output terminal relative to the phase of the signal input from the input terminal is varied. A variable phase shifter characterized in that the phase is variable. 12. The variable phase shifter according to claim 10 or 11, wherein the variable means includes a second FET whose gate is connected to the drain of the first FET and whose drain is connected to a positive power supply; It is constructed by connecting a plurality of diodes in series, and one end of the anode is connected to the second FE.
a diode array connected to the source of T and whose other end, the cathode, is connected to the gate of the first FET and the voltage controlled current source, and is applied to the control voltage application terminal of the voltage controlled current source. By varying the voltage,
A variable phase shifter, characterized in that the voltage between the gate and source of the first FET is variable. 13. A television receiver characterized by using the frequency conversion circuit according to claim 1, 2 or 3.
JP1121507A 1989-05-17 1989-05-17 Frequency conversion circuit, phase correction device used therefor, variable phase shifter used for relevant phase correction device and television receiver using the same frequency conversion circuit Pending JPH02302130A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1121507A JPH02302130A (en) 1989-05-17 1989-05-17 Frequency conversion circuit, phase correction device used therefor, variable phase shifter used for relevant phase correction device and television receiver using the same frequency conversion circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1121507A JPH02302130A (en) 1989-05-17 1989-05-17 Frequency conversion circuit, phase correction device used therefor, variable phase shifter used for relevant phase correction device and television receiver using the same frequency conversion circuit

Publications (1)

Publication Number Publication Date
JPH02302130A true JPH02302130A (en) 1990-12-14

Family

ID=14812909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1121507A Pending JPH02302130A (en) 1989-05-17 1989-05-17 Frequency conversion circuit, phase correction device used therefor, variable phase shifter used for relevant phase correction device and television receiver using the same frequency conversion circuit

Country Status (1)

Country Link
JP (1) JPH02302130A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05252070A (en) * 1991-05-13 1993-09-28 Hitachi Ltd Receiver
JP2011055498A (en) * 2009-09-01 2011-03-17 Samsung Electronics Co Ltd Phase-correction method, phase-correction circuit, and signal processor containing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05252070A (en) * 1991-05-13 1993-09-28 Hitachi Ltd Receiver
JP2011055498A (en) * 2009-09-01 2011-03-17 Samsung Electronics Co Ltd Phase-correction method, phase-correction circuit, and signal processor containing the same

Similar Documents

Publication Publication Date Title
US4584710A (en) Coherent receiver phase and amplitude alignment circuit
US4377728A (en) Phase locked loop with improved lock-in
JPS6035856B2 (en) Receiving machine
US6628343B1 (en) Television signal reception circuit, automatic phase shift control circuit and equal amplitude addition circuit
US20050041759A1 (en) I/Q demodulation circuit
US4598426A (en) Variable intermediate bandwidth AM receiver
US6388543B1 (en) System for eight-phase 45° polyphase filter with amplitude matching
JPH10190506A (en) Double-output low noise down converter circuit
US6559899B1 (en) Digital blocks television tuner having simple baseband signal processing portion
JPH02302130A (en) Frequency conversion circuit, phase correction device used therefor, variable phase shifter used for relevant phase correction device and television receiver using the same frequency conversion circuit
JP2957370B2 (en) Automatic tracking antenna device
WO2018039674A1 (en) Wake up receiver using multiphase peak detector and demodulator
JPH0646687B2 (en) Mixer
US4157569A (en) Television receiver having a synchronous detection circuit and a frequency deviation-detection circuit to achieve a wide frequency range control function
EP0687080B1 (en) Receive signal level detection system
US4283693A (en) Amplitude tilt compensating apparatus
EP1423910A2 (en) Receiver
US6388605B1 (en) Circuit for generating and/or detecting a radar signal
JP3809703B2 (en) Television signal receiving circuit
CA2279443C (en) Improved phase detector
JPH0526843Y2 (en)
US6714602B1 (en) Demodulator and receiver
JP2003198262A (en) Reception converter module
JPH0360206A (en) Frequency conversion circuit
JPS6390273A (en) Receiver