JPH02298033A - 半導体装置の製造方法および半導体装置製造過程で用いる模擬基板 - Google Patents
半導体装置の製造方法および半導体装置製造過程で用いる模擬基板Info
- Publication number
- JPH02298033A JPH02298033A JP11924089A JP11924089A JPH02298033A JP H02298033 A JPH02298033 A JP H02298033A JP 11924089 A JP11924089 A JP 11924089A JP 11924089 A JP11924089 A JP 11924089A JP H02298033 A JPH02298033 A JP H02298033A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- trench groove
- trench
- cleaning
- simulated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 48
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000000034 method Methods 0.000 claims abstract description 34
- 238000004140 cleaning Methods 0.000 claims abstract description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 24
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 24
- 239000010703 silicon Substances 0.000 claims abstract description 24
- 239000010453 quartz Substances 0.000 claims abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 5
- 239000007788 liquid Substances 0.000 abstract description 9
- 238000005530 etching Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Element Separation (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、シリコン基板にトレンチ溝を形成する工程を
含む半導体装置の製造方法およびこの半導体装置製造過
程に用いる模擬基板に関する。
含む半導体装置の製造方法およびこの半導体装置製造過
程に用いる模擬基板に関する。
シリコン基板にトレンチ溝を形成する工程を含む半導体
装置の製造方法においては、通常、即座に、実際の工程
を行っている。
装置の製造方法においては、通常、即座に、実際の工程
を行っている。
一般的には、周知のホトリソグラフィ技術を利用してシ
リコン基板の所定位置に数μｍφ〜数百μｍφ（または
数μｍｍ口数数百ｍ口）のトレンチ溝を形成し、その後
、シリコン基板表面に形成される自然酸化膜などのエツ
チングを行ったり、純水にてトレンチ溝内部を洗浄する
といった洗浄処理を行う。この洗浄処理は、シリコン基
板を純水や所定のエツチング溶剤などの洗浄液中に浸清
して減圧、加圧または超音波を付加することによりトレ
ンチ溝およびシリコン基板表面を洗浄するのである。
リコン基板の所定位置に数μｍφ〜数百μｍφ（または
数μｍｍ口数数百ｍ口）のトレンチ溝を形成し、その後
、シリコン基板表面に形成される自然酸化膜などのエツ
チングを行ったり、純水にてトレンチ溝内部を洗浄する
といった洗浄処理を行う。この洗浄処理は、シリコン基
板を純水や所定のエツチング溶剤などの洗浄液中に浸清
して減圧、加圧または超音波を付加することによりトレ
ンチ溝およびシリコン基板表面を洗浄するのである。
ところで、トレンチ溝のアスペクト比（深さ／溝幅）は
比較的大きいために、上述した洗浄過程において、洗浄
液がトレンチ溝の内部に侵入しにくくなっている。
比較的大きいために、上述した洗浄過程において、洗浄
液がトレンチ溝の内部に侵入しにくくなっている。
特に、このトレンチ溝の内部に異物が入っていると、製
作すべき半導体素子の品質低下を招くことにもなりかね
ないので、トレンチ溝への洗浄液の侵入状況を観察する
ことが望ましい。しかしながら、通常、シリコン基板は
、不透明であって、ｌ・１／ンチ溝を洗浄している様子
を視認するには顕微鏡などを用いてシリコン基板上方か
ら行わなければならず、トレンチ溝に洗浄液が確実に充
満しているかどうかを、作業者は極めて認識しにくくて
、この処理が適切に行われているかどうかが不明であっ
た。
作すべき半導体素子の品質低下を招くことにもなりかね
ないので、トレンチ溝への洗浄液の侵入状況を観察する
ことが望ましい。しかしながら、通常、シリコン基板は
、不透明であって、ｌ・１／ンチ溝を洗浄している様子
を視認するには顕微鏡などを用いてシリコン基板上方か
ら行わなければならず、トレンチ溝に洗浄液が確実に充
満しているかどうかを、作業者は極めて認識しにくくて
、この処理が適切に行われているかどうかが不明であっ
た。
本発明はこのような事情に鑑みて創案されたもので、ト
レンチ溝およびシリコン基板表面を適切な条件で洗浄で
きるようにすることを目的としている。
レンチ溝およびシリコン基板表面を適切な条件で洗浄で
きるようにすることを目的としている。
（課題を解決するための手段〕
本発明は上記目的を達成するために、次のような構成を
とる。
とる。
本発明の半導体装置の製造方法は、シリコン基板にトレ
ンチ溝を形成する工程を含むものであって、 前記シリコン基板にトレンチ溝を形成した後の該トレン
チ溝およびシリコン基板表面を洗浄する工程の前段階と
して、透明な石英製の模擬基板を用いて実際の洗浄工程
と同一の処理を行いながらその様子を観察する工程を行
うことに特徴を有する。
ンチ溝を形成する工程を含むものであって、 前記シリコン基板にトレンチ溝を形成した後の該トレン
チ溝およびシリコン基板表面を洗浄する工程の前段階と
して、透明な石英製の模擬基板を用いて実際の洗浄工程
と同一の処理を行いながらその様子を観察する工程を行
うことに特徴を有する。
また、前記半導体装置の製造過程において用いる模擬基
板は、トレンチ溝開口側の面の端縁に面取りが施されて
いるとともに、前記トレンチ溝開口側にトレンチ溝より
も幅が大きくかつ前記面取り下端よりも基板内部へ深い
形状の凹部が設けられたものとするのが望ましい。
板は、トレンチ溝開口側の面の端縁に面取りが施されて
いるとともに、前記トレンチ溝開口側にトレンチ溝より
も幅が大きくかつ前記面取り下端よりも基板内部へ深い
形状の凹部が設けられたものとするのが望ましい。
請求項第１項の製造方法においては、実際の洗浄工程前
に、透明な模擬基板を用いて実際の処理と同一の処理を
行いながらその様子を観察する工程を行うから、トレン
チ溝洗浄中の様子が顕微鏡などを通じて基板側方から作
業者に視認可能となり、その過程で不適切な点があれば
、適切となるよう条件を変えて処理を行いつつ再度観察
することで最も適切な処理が見出せるようになる。
に、透明な模擬基板を用いて実際の処理と同一の処理を
行いながらその様子を観察する工程を行うから、トレン
チ溝洗浄中の様子が顕微鏡などを通じて基板側方から作
業者に視認可能となり、その過程で不適切な点があれば
、適切となるよう条件を変えて処理を行いつつ再度観察
することで最も適切な処理が見出せるようになる。
また、請求項第２項の模擬基板においては、その凹部の
底面にトレンチ溝の開口が位置するので、模１疑基板の
側方から前記処理を観察する際に、トレンチ溝と面取り
部分とが重ならずに済んでトレンチ溝への洗浄液の侵入
状況の視認性が一層、向上することになる。
底面にトレンチ溝の開口が位置するので、模１疑基板の
側方から前記処理を観察する際に、トレンチ溝と面取り
部分とが重ならずに済んでトレンチ溝への洗浄液の侵入
状況の視認性が一層、向上することになる。
以下、本発明の実施例を図面に基づいて詳細に説明する
。
。
第１図および第２図は本発明の一実施例を示している。
第１図ｆａｔに示すように、通常は、シリコン基板１の
表面におＩ、ｚて、一部を除いてレジストなどのマスク
２を被着形成しておき、第１図（ｂｌに示すように、ウ
ェットエツチングまたはドライエツチングによりシリコ
ン基板１に所定深さのトレンチ溝３を形成する。マスク
２を除去した後、第１図ｔｃ＋に示すように、シリコン
基板１を純水または所定のエツチング溶剤などの洗浄１
４に浸漬して、減圧、加圧または超音波を与えることに
より、シリコン基板ｌの表面およびトレンチ溝３の内部
を洗浄する。
表面におＩ、ｚて、一部を除いてレジストなどのマスク
２を被着形成しておき、第１図（ｂｌに示すように、ウ
ェットエツチングまたはドライエツチングによりシリコ
ン基板１に所定深さのトレンチ溝３を形成する。マスク
２を除去した後、第１図ｔｃ＋に示すように、シリコン
基板１を純水または所定のエツチング溶剤などの洗浄１
４に浸漬して、減圧、加圧または超音波を与えることに
より、シリコン基板ｌの表面およびトレンチ溝３の内部
を洗浄する。
従来では、上記のような工程を行うだけであるが、本発
明では上記の洗浄工程に先立ち、まず、第２図に示すよ
うな、実際に得るべきトレンチ溝３と同一のトレンチ溝
３Ａが形成された透明な石英などからなる棒状の模擬基
板ＩＡを、前記シリコン基板ｌに見立てて、それに上記
と同一の洗浄処理を行うものとし、この処理過程におい
て、模擬基板ＩＡの一側方から顕微鏡などでもってこの
処理の様子を観察する工程を行うようにした。
明では上記の洗浄工程に先立ち、まず、第２図に示すよ
うな、実際に得るべきトレンチ溝３と同一のトレンチ溝
３Ａが形成された透明な石英などからなる棒状の模擬基
板ＩＡを、前記シリコン基板ｌに見立てて、それに上記
と同一の洗浄処理を行うものとし、この処理過程におい
て、模擬基板ＩＡの一側方から顕微鏡などでもってこの
処理の様子を観察する工程を行うようにした。
したがって、顕微鏡を介して作業者は、ｔａｒ！１基板
ＩＡにおけるトレンチ溝３Ａの内部に洗浄液４が確実に
侵入しているかどうかを確認できることになり、この過
程において、トレンチ溝３Ａの内部の洗浄状況に基づい
て適切な処理条件を見出すことが可能となる。
ＩＡにおけるトレンチ溝３Ａの内部に洗浄液４が確実に
侵入しているかどうかを確認できることになり、この過
程において、トレンチ溝３Ａの内部の洗浄状況に基づい
て適切な処理条件を見出すことが可能となる。
ところで、上記模擬基板ＩＡにおいて、その端縁が角張
っていると、その取り扱いに際して、作業者が手を切る
など危険であるので、第３図に示すように、前記端縁に
面取り部４Ａを施すのが望ましい。しかしながら、この
面取り部４Ａを設けていると、前記観察工程において、
この面取り部４Ａとトレンチ１ＪＩＩ３ Ａの開口部分
とが側方からみて重なるために、観察用の顕微鏡のピン
トがトレンチ溝３Ａに合いにくくなってしまい、トレン
チ１３Ａへの洗浄ｆｆＬ４の侵入が確認できなくなるこ
とが判った。そこで、第４図に示すように、模擬基＋、
Ｗ Ｉ Ａにおいて、トレンチａ３Ａの開口側にトレン
チ溝３Ａの溝幅よりも大きくかつ面取り部４Ａの下端よ
りも模擬基板ＩＡの内部へ深い形状の凹部５Ａを模擬基
板ＩＡ全全長わたって設け、この凹部５Ａの底面にトレ
ンチ溝３Ａの開口を位置させるようにすることを考えた
。しかも、本実施例では凹部５Ａの上端にも面取りを施
している。
っていると、その取り扱いに際して、作業者が手を切る
など危険であるので、第３図に示すように、前記端縁に
面取り部４Ａを施すのが望ましい。しかしながら、この
面取り部４Ａを設けていると、前記観察工程において、
この面取り部４Ａとトレンチ１ＪＩＩ３ Ａの開口部分
とが側方からみて重なるために、観察用の顕微鏡のピン
トがトレンチ溝３Ａに合いにくくなってしまい、トレン
チ１３Ａへの洗浄ｆｆＬ４の侵入が確認できなくなるこ
とが判った。そこで、第４図に示すように、模擬基＋、
Ｗ Ｉ Ａにおいて、トレンチａ３Ａの開口側にトレン
チ溝３Ａの溝幅よりも大きくかつ面取り部４Ａの下端よ
りも模擬基板ＩＡの内部へ深い形状の凹部５Ａを模擬基
板ＩＡ全全長わたって設け、この凹部５Ａの底面にトレ
ンチ溝３Ａの開口を位置させるようにすることを考えた
。しかも、本実施例では凹部５Ａの上端にも面取りを施
している。
つまり、この模擬基板ＩＡによると、側方からの観察に
際し、面取り部４Ａがトレンチ溝３Ａに対して全く重な
らなくなるので、トレンチ溝３Ａに対して観察用のｒａ
微鏡のピントをほぼ正確に合わせることができるように
なり、トレンチ溝３Ａ内への洗浄液４の侵入がはっきり
６’ｌｌ Ｌ’２できるようになる。
際し、面取り部４Ａがトレンチ溝３Ａに対して全く重な
らなくなるので、トレンチ溝３Ａに対して観察用のｒａ
微鏡のピントをほぼ正確に合わせることができるように
なり、トレンチ溝３Ａ内への洗浄液４の侵入がはっきり
６’ｌｌ Ｌ’２できるようになる。
なお、本発明は、トレンチ溝を形成する工程の前段階と
して、模擬基板ＩＡを用いてトレンチ溝３Ａを形成する
様子を観察することにも応用できるもので、これにより
、エツチング度合を詳しく調べることができ、最も望ま
しい適切なトレンチ溝形成条件を求めることができるよ
うになる。
して、模擬基板ＩＡを用いてトレンチ溝３Ａを形成する
様子を観察することにも応用できるもので、これにより
、エツチング度合を詳しく調べることができ、最も望ま
しい適切なトレンチ溝形成条件を求めることができるよ
うになる。
以上のように、本発明によれば、実際の状況と同一の条
件にてトレンチ溝の内部に洗浄液が充分なだけ侵入した
か否かの確認ができて、適切な処理条件を見出せるよう
になるので、実際の処理において適切な処理条件でトレ
ンチ溝の内部を確実に洗浄させることができ、トレンチ
溝内に例えばキャパシタなどを構成する膜を高品質な状
態で形成できるなど、製作すべき半導体素子の品質９歩
留まりを向上できるようになる。
件にてトレンチ溝の内部に洗浄液が充分なだけ侵入した
か否かの確認ができて、適切な処理条件を見出せるよう
になるので、実際の処理において適切な処理条件でトレ
ンチ溝の内部を確実に洗浄させることができ、トレンチ
溝内に例えばキャパシタなどを構成する膜を高品質な状
態で形成できるなど、製作すべき半導体素子の品質９歩
留まりを向上できるようになる。
第１図および第２図は本発明の一実施例にかかり、第１
図ｆａｔないしｔｃ＋はトレンチ溝の形成手順を示す工
程図、第２図は模擬基板を示す斜視図である。 また、第３図は模擬基板の好ましくない改良例を示す斜
視図、第４図は８擬基板の好ましい改良例を示す斜視図
である。 ■・・・シリコン基１ｉ、３・・・トレンチ溝、４・・
・洗浄液、 ＩＡ・・・模擬基板、３Ａ・・・ト
レンチ溝。
図ｆａｔないしｔｃ＋はトレンチ溝の形成手順を示す工
程図、第２図は模擬基板を示す斜視図である。 また、第３図は模擬基板の好ましくない改良例を示す斜
視図、第４図は８擬基板の好ましい改良例を示す斜視図
である。 ■・・・シリコン基１ｉ、３・・・トレンチ溝、４・・
・洗浄液、 ＩＡ・・・模擬基板、３Ａ・・・ト
レンチ溝。
Claims (2)
- （１）シリコン基板にトレンチ溝を形成する工程を含む
半導体装置の製造方法において、 前記シリコン基板にトレンチ溝を形成した後の該トレン
チ溝およびシリコン基板表面を洗浄する工程の前段階と
して、透明な石英製の模擬基板を用いて実際の洗浄工程
と同一の処理を行いながらその様子を観察する工程を行
うことを特徴とする半導体装置の製造方法。 - （２）請求項第１項に記載の模擬基板は、トレンチ溝開
口側の面の端縁に面取りが施されているとともに、前記
トレンチ溝開口側にトレンチ溝よりも幅が大きくかつ前
記面取り下端よりも基板内部へ深い形状の凹部が設けら
れたものであることを特徴とする半導体装置製造過程で
用いる模擬基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11924089A JPH02298033A (ja) | 1989-05-12 | 1989-05-12 | 半導体装置の製造方法および半導体装置製造過程で用いる模擬基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11924089A JPH02298033A (ja) | 1989-05-12 | 1989-05-12 | 半導体装置の製造方法および半導体装置製造過程で用いる模擬基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02298033A true JPH02298033A (ja) | 1990-12-10 |
Family
ID=14756436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11924089A Pending JPH02298033A (ja) | 1989-05-12 | 1989-05-12 | 半導体装置の製造方法および半導体装置製造過程で用いる模擬基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02298033A (ja) |
-
1989
- 1989-05-12 JP JP11924089A patent/JPH02298033A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE4317721C1 (de) | Verfahren zur Vereinzelung von Chips aus einem Wafer | |
| DE69530118T2 (de) | Reinigung von halbleitern unter ultraniedrigen partikelgehaltsbedingungen | |
| JPH04224038A (ja) | ３次元先細の尖端部を有する器具の製造方法 | |
| DE102013221228B4 (de) | Verfahren zum Entfernen einer dielektrischen Schicht von einem Boden eines Grabens | |
| DE102016112389A1 (de) | Verfahren zur Verwendung beim Herstellen eines Halbleiterbauelement-Die | |
| DE19715194A1 (de) | Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung von Trockenätzen | |
| DE19829863B4 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
| JPH02298033A (ja) | 半導体装置の製造方法および半導体装置製造過程で用いる模擬基板 | |
| JPH06196472A (ja) | ウェットエッチング方法及びウェット洗浄方法 | |
| EP3386914A1 (de) | Verfahren zum transfer von graphen-stücken auf ein substrat | |
| DE2225366C3 (de) | Verfahren zum Entfernen von Vorsprängen an Epitaxie-Schichten | |
| DE2707372C2 (de) | Verfahren zum Ätzen von Silicium unter Anlegung einer elektrischen Spannung | |
| JP3350627B2 (ja) | 半導体素子の異物除去方法及びその装置 | |
| US6403439B1 (en) | Method of preparing for structural analysis a deep trench-type capacitor and method of structural analysis therefor | |
| US20190267317A1 (en) | Substrate having non-through hole | |
| DE102006062015A1 (de) | Verfahren zum Testen einer Materialschicht in einer Halbleiterstruktur auf Unversehrtheit | |
| DE19505981C2 (de) | Verfahren und Anordnung zum einseitigen, naßchemischen Ätzen einer Substratscheibe | |
| JPH03184336A (ja) | 半導体装置の製造方法およびこの方法で用いる模擬基板 | |
| JP2743891B2 (ja) | 透過型電子顕微鏡用試料の作製方法 | |
| JPS62165938A (ja) | 処理方法 | |
| DE102008060275B4 (de) | Verfahren zum Strukturieren eines gebondeten Wafers | |
| KR0172794B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
| DE10050049B4 (de) | Verfahren zur Vorbereitung eines Kondensators mit tiefem Graben zur Strukturanalyse und zugehöriges Strukturanalyseverfahren | |
| DE19749962C2 (de) | Verfahren zur quantitativen Bestimmung der Misfitversetzungsdichte in Silizium-Germanium-Heterobipolartransistor- Schichtstapeln und Ätzlösung dafür | |
| JP2006267048A (ja) | 断面観察用試料の作製方法 |