JPH02294263A - Phase controlling circuit - Google Patents

Phase controlling circuit

Info

Publication number
JPH02294263A
JPH02294263A JP11345689A JP11345689A JPH02294263A JP H02294263 A JPH02294263 A JP H02294263A JP 11345689 A JP11345689 A JP 11345689A JP 11345689 A JP11345689 A JP 11345689A JP H02294263 A JPH02294263 A JP H02294263A
Authority
JP
Japan
Prior art keywords
circuit
voltage
input
output
input signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11345689A
Other languages
Japanese (ja)
Inventor
Makoto Watanabe
真 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp, Omron Tateisi Electronics Co filed Critical Omron Corp
Priority to JP11345689A priority Critical patent/JPH02294263A/en
Publication of JPH02294263A publication Critical patent/JPH02294263A/en
Pending legal-status Critical Current

Links

Landscapes

  • Power Conversion In General (AREA)

Abstract

PURPOSE:To stabilize phase controllability irrespective of input conditions by providing an offset voltage cancelling a specific voltage to be applied to positive input of a subtracting circuit until an input signal reaches a lower value when the input signal having a specific lower value is applied to an input signal circuit and the subtracting circuit. CONSTITUTION:An offset voltage circuit 164 is provided, and positive input potential of an operational amplifier 50 of an internal set circuit 161 is controlled by an offset voltage V2 which is the output of an operational amplifier 67 until a voltage that the output V1 of a buffer circuit 35 is divided by resistors 69 and 70 is in excess of a voltage that a constant voltage (0.8V) equivalent to such as 4mA is divided by resistors 68 and 71. A level of the output V3 which is the positive input of a subtracting circuit 59 is cancelled until current Iin in the event that a current input circuit 19 is used reaches 4mA of the lower value. Accordingly, the output V3 of the subtracting circuit 59 varies 4mA as a starting point by the offset voltage V2, and a threshold level of serrated voltage is properly controlled.

Description

【発明の詳細な説明】 く発明の分野〉 この発明はサイリスタやトライアツク等のゲート極付半
導体スイッチング素子で負荷へ供給する電力を位相制御
する位相制御回路に関するものである. く従来技術と課題〉 一般に、位相制御回路では、特開昭59−151211
号公報に示すように交流電源電圧のゼロクロスに同期し
た鋸歯状波電圧と人力回路からの基準電圧とから得られ
た位相角制御パルスでトリガ回路を駆動してサリスタの
ような負荷開閉用の半導体スイッチング素子を点弧し、
負荷への供給電力を位相制御するようにしている。
[Detailed Description of the Invention] Field of the Invention This invention relates to a phase control circuit that controls the phase of power supplied to a load using a semiconductor switching element with a gate pole, such as a thyristor or a triac. Prior Art and Problems In general, in phase control circuits,
As shown in the publication, a trigger circuit is driven by a phase angle control pulse obtained from a sawtooth wave voltage synchronized with the zero crossing of the AC power supply voltage and a reference voltage from a human-powered circuit, and a semiconductor for switching loads such as a thalistor is driven. ignites the switching element,
The power supplied to the load is controlled in phase.

しかし、従来のものは、人力回路が1つであり、1 f
ffiの入力信号にしか対応できず、汎用性に劣るもの
である. ところで、上記負荷開閉用半導体スイッチング素子の点
弧時間を決定している位相角制御パルスは、鋸歯状波発
生回路からの鋸歯状電圧と人力信号から得られた基準電
圧をスレシホールドレベルとして比較して得られるもの
で、換言すれば、鋸歯波電圧に対してスレシホールドレ
ベルである基準電圧レベルを変えることにより、半導体
スイッチング素子の点弧時間が制御される。
However, the conventional one has one human circuit, and 1 f
It is only compatible with ffi input signals and is less versatile. By the way, the phase angle control pulse that determines the firing time of the semiconductor switching element for switching the load is determined by comparing the sawtooth voltage from the sawtooth wave generation circuit and the reference voltage obtained from the human input signal as a threshold level. In other words, by changing the reference voltage level which is a threshold level with respect to the sawtooth voltage, the firing time of the semiconductor switching element is controlled.

上記スレシホールドレベルを決める基準電圧を、入力回
路の減算回路で、入力信号から規定電圧を減算して得よ
うとする場合、通常、減算回路に印加される入力信号が
規定電圧のτからスタートするように構成される。
When trying to obtain the reference voltage that determines the above threshold level by subtracting a specified voltage from the input signal using a subtraction circuit in the input circuit, the input signal applied to the subtraction circuit usually starts from the specified voltage τ. configured to do so.

ところが、使用条件によっては、入力信号が所定の下限
値を有し、この下限値から前記スレシホールドレベルを
変化させる場合がある。その場合、入力信号が下限値に
達した時点では、減算回路の出力が所望値と変動してい
ることになり、スレシホールドレベルも変ってしまい、
適正な位相制御ができなくなる。
However, depending on usage conditions, the input signal may have a predetermined lower limit value, and the threshold level may be changed from this lower limit value. In that case, when the input signal reaches the lower limit value, the output of the subtraction circuit will have fluctuated from the desired value, and the threshold level will also change.
Appropriate phase control becomes impossible.

く発明の目的〉 この発明は上記従来のものの不具合を解消するためにな
されたもので、汎用性が向上し、入力条件に関係なく、
位相制御性の安定化を図り得る位相制御回路を提供する
ことを目的としている。
Purpose of the Invention This invention was made in order to solve the problems of the above-mentioned conventional ones, and it improves the versatility and can be used regardless of the input conditions.
It is an object of the present invention to provide a phase control circuit that can stabilize phase controllability.

く発明の構成と効果〉 この発明に係る位相制御回路は、交流電源電圧のゼロク
ロスに同期して発生された鋸歯波電圧と人力信号に応じ
た入力回路からの基準電圧とから位相角制御パルスを作
成し、この位相角制御パルスに対応したトリガ電流で負
荷開閉用のゲート極付半導体スイッチング素子を点弧し
て負荷への供給電力を位相制御するものにおいて、上記
人力回路は、各出力端に共通の電圧発生素子を有する複
数種の入力信号回路と、入力信号回路の共通バッファ回
路の出力から規定電圧レベル設定回路で可変設定される
規定電圧を減算して、その出力を鋸面状波のスレシホー
ルドレベルを決める基準電圧として位相制御回路に送出
する減算回路と、下限値が決められた人力信号が印加さ
れた際、この人力信号が下限値に達するまで上記減算回
路の正人力に印加される規定電圧をキャンセルさせるオ
フセット電圧とを備えたものである. く実施例の説明〉 以下、この発明の一実施例を図面にしたがって説明する
Structure and Effects of the Invention The phase control circuit according to the present invention generates a phase angle control pulse from a sawtooth voltage generated in synchronization with the zero crossing of an AC power supply voltage and a reference voltage from an input circuit according to a human input signal. The above human-powered circuit has a trigger current corresponding to the phase angle control pulse that controls the phase of the power supplied to the load by igniting a semiconductor switching element with a gate pole for opening and closing the load using a trigger current corresponding to the phase angle control pulse. A specified voltage variably set by a specified voltage level setting circuit is subtracted from the output of multiple types of input signal circuits having a common voltage generating element and a common buffer circuit of the input signal circuits, and the output is converted into a sawtooth waveform. A subtraction circuit that sends out a reference voltage to the phase control circuit as a reference voltage that determines the threshold level, and when a human power signal with a determined lower limit value is applied, this human power signal is applied to the positive human power of the subtraction circuit until it reaches the lower limit value. It is equipped with an offset voltage that cancels the specified voltage. DESCRIPTION OF EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.

第1図はこの発明に係る位相制御回路の一例を示すブロ
ック図である。
FIG. 1 is a block diagram showing an example of a phase control circuit according to the present invention.

同図において、1は交流電源電圧を所定値に降圧する電
源トランス、2,3.4は電源トランス101次側の交
流電源入力端子、5は電源トランス1の2次側に接続さ
れた整流回路、たとえば全波整流用のブリッジ整流回路
、6は整流回路5に接続されて各回路への所定電圧を作
成する基準電圧回路である. 7は上記ブリッジ整流回路5の出力端に接続されたゼロ
クロス検出回路、8はゼロクロス検出回路7に接続され
た交流電源電圧のゼロクロスに同期した鋸歯状波電圧を
出力する鋸歯状波発生・検出回路である。9は入力回路
lOからの入力信号を基準電圧として上記鋸面状波電圧
により位相角制御パルスを出力する位相角制御回路、1
1は上記位相制御回路9に接続されたトリガ回路であり
、負荷開閉回路12を制御するようになっている。13
,14は1対の負荷端子である. 上記入力回路10は入力信号回路15と規定電圧レベル
設定回路16を有し、人力信号回路15は複数種の回路
、たとえば外郎主設定回路l7、電流入力回路18およ
び電圧O N/O F F回路19等からなる。
In the figure, 1 is a power transformer that steps down the AC power supply voltage to a predetermined value, 2, 3.4 are AC power input terminals on the primary side of the power transformer 10, and 5 is a rectifier circuit connected to the secondary side of the power transformer 1. , for example, a bridge rectifier circuit for full-wave rectification, and 6 a reference voltage circuit connected to the rectifier circuit 5 to create a predetermined voltage to each circuit. 7 is a zero cross detection circuit connected to the output terminal of the bridge rectifier circuit 5; 8 is a sawtooth wave generation/detection circuit connected to the zero cross detection circuit 7 and outputs a sawtooth wave voltage synchronized with the zero cross of the AC power supply voltage. It is. Reference numeral 9 denotes a phase angle control circuit that outputs a phase angle control pulse using the sawtooth wave voltage using the input signal from the input circuit IO as a reference voltage;
1 is a trigger circuit connected to the phase control circuit 9, and is adapted to control the load switching circuit 12. 13
, 14 are a pair of load terminals. The input circuit 10 has an input signal circuit 15 and a specified voltage level setting circuit 16, and the human input signal circuit 15 has a plurality of types of circuits, such as a Uiro main setting circuit 17, a current input circuit 18, and a voltage ON/O FF circuit. It consists of 19 mag.

21. 22は外部主設定回路17の入力端子、23.
 25は電圧ON/OFF回路l9の入力端子、24は
電流入力回路18の入力端子、21+, 27は規定電
圧レベル設定回路16の入力端子である。
21. 22 is an input terminal of the external main setting circuit 17; 23.
25 is an input terminal of the voltage ON/OFF circuit 19, 24 is an input terminal of the current input circuit 18, and 21+ and 27 are input terminals of the specified voltage level setting circuit 16.

上記構成において、第2図(A)に示す交流電源電圧は
、ブリッジ整流回路5で第2図(B)に示すように全波
整流される。この全波整流はゼロクロス検出回路7で一
定電圧E(たとえば1.2V)と比較されることにより
、ゼロクロスが検出される.すなわち、ゼロクロス検出
回路7から第2図(C)に示すようにゼロクロスに対応
した検出パルスが出力される.このゼロクロス検出パル
スは鋸歯状波発生・検出回路8に印加されることにより
、第2図CD)に示す鋸歯状波電圧が作成される。
In the above configuration, the AC power supply voltage shown in FIG. 2(A) is full-wave rectified by the bridge rectifier circuit 5 as shown in FIG. 2(B). This full-wave rectification is compared with a constant voltage E (for example, 1.2V) by a zero-cross detection circuit 7, thereby detecting a zero-cross. That is, the zero-cross detection circuit 7 outputs a detection pulse corresponding to the zero-cross as shown in FIG. 2(C). This zero-cross detection pulse is applied to the sawtooth wave generation/detection circuit 8, thereby creating the sawtooth wave voltage shown in FIG. 2CD).

この鋸歯状波電圧と人力回路lOからの入力信号Vとに
より、位相角制御回路9からの第2図(D)に示す位相
角制御パルスが出力される。このパルスに対応してトリ
ガ回路l1では、第2図(F)に示すトリガ電流が作成
される。このトリガ電流で負荷開閉回路12におけるト
ライアツク等のゲート極付半導体スイッチング素子(図
示せず)が点弧されることにより、図示しない負荷には
、第2図(G)に示す負荷電流が流れる。
The phase angle control pulse shown in FIG. 2(D) is outputted from the phase angle control circuit 9 by this sawtooth wave voltage and the input signal V from the human power circuit IO. In response to this pulse, a trigger current shown in FIG. 2(F) is created in the trigger circuit l1. This trigger current ignites a gated semiconductor switching element (not shown) such as a triac in the load switching circuit 12, so that a load current shown in FIG. 2(G) flows through a load (not shown).

つぎに、上記入力回路lOの具体的構成を第3図で説明
する。
Next, a specific configuration of the input circuit IO will be explained with reference to FIG.

同図において、外部主設定回路l7は、たとえば前記入
力端子21. 22間に接続された可変抵抗器3l、入
力抵抗体32. 33、電圧発生素子としての抵抗体3
4およびバッファ回路を構成するオペアンプ35等から
なる。
In the figure, the external main setting circuit l7 includes, for example, the input terminals 21. 22, a variable resistor 3l, an input resistor 32. 33. Resistor 3 as a voltage generating element
4 and an operational amplifier 35 constituting a buffer circuit.

電流入力回路18は、たとえば前記入力端子24.25
間に接続される温度調節器(図示せず)の電流出力4〜
20m八に対応した電流入力36、入力抵抗体37. 
38、保護用ダイオード39. 40、前記抵抗体34
および上記バッファ回路35等からなる。
The current input circuit 18, for example,
Current output 4 of a temperature controller (not shown) connected between
Current input 36, input resistor 37.
38. Protection diode 39. 40, the resistor 34
and the buffer circuit 35 described above.

電・圧O N/O F F回路19は、たとえば前記人
力端子23. 25に接続される5〜15Vの直流電源
41、スイッチ42、入力抵抗体43、保護用ダイオー
ド44, 45、スイッチングトランジスタ46. 4
7、抵抗体48、前記抵抗体34および前記バッファ回
路35等からなる. 規定電圧レベル設定回路l6は、内部設定回路16l.
外部設定回路162,最終出力回路163およびオフセ
ット電圧回路164から構成されている。
The voltage/voltage ON/O FF circuit 19 is connected to, for example, the human power terminal 23. 25, a 5-15V DC power supply 41, a switch 42, an input resistor 43, protection diodes 44, 45, and a switching transistor 46. 4
7, consisting of a resistor 48, the resistor 34, the buffer circuit 35, etc. The specified voltage level setting circuit l6 includes an internal setting circuit 16l.
It is composed of an external setting circuit 162, a final output circuit 163, and an offset voltage circuit 164.

内部設定回路161は、たとえば可変抵抗体49とオペ
アンブ50からなり、また外部設定回路162は、たと
えば前記入力端子26. 27に接続された可変抵抗体
51、入力抵抗体51, 52、保護用ダイオード53
〜56、抵抗体57およびオペアンプ58等からなる。
The internal setting circuit 161 includes, for example, a variable resistor 49 and an operational amplifier 50, and the external setting circuit 162 includes, for example, the input terminals 26. 27, a variable resistor 51, input resistors 51, 52, and a protective diode 53.
56, a resistor 57, an operational amplifier 58, and the like.

最終出力回路163は、前記パツファ回路35の出力に
、規定電圧4.0,内部設定回路161および外部設定
回路182の各出力を差し引いて出力するオベアンプか
らなる減算回路59および抵抗体60〜66からなり、
上記減算回路59の出力は、正入力に鋸歯状波電圧が印
加される位相角制御回路9における比較回路9lの負入
力に印加されるようになっている。
The final output circuit 163 includes a subtractor circuit 59 consisting of an obeamp that subtracts a specified voltage of 4.0, each output of an internal setting circuit 161, and an external setting circuit 182 from the output of the puffer circuit 35 and outputs the result, and resistors 60 to 66. Become,
The output of the subtraction circuit 59 is applied to the negative input of the comparison circuit 9l in the phase angle control circuit 9 to which the sawtooth wave voltage is applied to the positive input.

オフセット電圧回路164は、前記バッファ回路35の
出力v1と一定電圧(0.8V)とを比較するオペアン
ブ67、抵抗体68〜72およびダイオード73等から
なり、電流入力回路18からの電流入力値が下限値、た
とえば4mAに達するまでは、電圧レベル設定回路16
1,162を規制して、前記減算回路59の正入力をキ
ャンセルするように設定されている。
The offset voltage circuit 164 includes an operational amplifier 67 that compares the output v1 of the buffer circuit 35 with a constant voltage (0.8V), resistors 68 to 72, a diode 73, etc., and the current input value from the current input circuit 18 is Until the lower limit value, for example 4mA is reached, the voltage level setting circuit 16
1,162 is set to cancel the positive input of the subtraction circuit 59.

上記構成において、外部主設定回路17の可変抵抗体3
1を可変することにより、バッファ回路35の正入力に
は、定電圧12Vを分圧した電圧が印加され、これに対
応してバッファ回路35から出力■1が送出され最終出
力回路185の減算回路59の負入力に印加される。一
方、可変抵抗体49で決まる内部設定回路161のオペ
アンブ50の出力■3と、可変抵抗体51で決まる外部
設定回路162のオペアンブ58の出力v4と一定電圧
4vとが上記減算回路59の正入力に印加される.減算
回路59は、上記出力■1から、一定電圧4v、上記出
力v3、v4を減算した出力VSを送出する。この出力
■,が位相角制御回路9におけるオペアンブ91に鋸歯
状波電圧のスレシホールドレベルとして入力される。
In the above configuration, the variable resistor 3 of the external main setting circuit 17
By varying the voltage 1, a voltage obtained by dividing the constant voltage 12V is applied to the positive input of the buffer circuit 35, and in response, an output 1 is sent from the buffer circuit 35 to the subtraction circuit of the final output circuit 185. 59 is applied to the negative input. On the other hand, the output 3 of the operational amplifier 50 of the internal setting circuit 161 determined by the variable resistor 49, the output v4 of the operational amplifier 58 of the external setting circuit 162 determined by the variable resistor 51, and the constant voltage 4V are the positive inputs of the subtraction circuit 59. is applied to. The subtraction circuit 59 sends out an output VS obtained by subtracting the constant voltage 4V and the outputs v3 and v4 from the output (1). This output (2) is input to the operational amplifier 91 in the phase angle control circuit 9 as the threshold level of the sawtooth wave voltage.

電流入力回路18を使用する場合、たとえば温度調節器
(図示せず)の出力が接続され、その時の電流値に応じ
て抵抗体34で生じる電圧がバッファ回路35の正入力
に印加される。すなわち、電流値に応じてバッファ回路
35の出力v1が変化する。
When using the current input circuit 18, the output of a temperature regulator (not shown) is connected, for example, and a voltage generated in the resistor 34 is applied to the positive input of the buffer circuit 35 according to the current value at that time. That is, the output v1 of the buffer circuit 35 changes depending on the current value.

電圧入力でリニア制御する場合は、直流電圧1〜5v印
加すればよい,この場合、上記1〜5vを4〜20mA
の電流入力に同期するように抵抗体37.38および抵
抗体34の抵抗値が設定される.電圧O N/O F 
F回路19を使用する場合は、スイッチ42を投入すれ
ば、抵抗体48と抵抗体34とによる分圧電圧に応じて
オペアンブ35から送出された出力■1が減算回路59
の負入力に印加される. 前記電圧発生用の抵抗体34を共通とする複数種の入力
信号回路17, 18. 19を使用できるため、使い
勝手が良くなる。
When performing linear control with voltage input, it is sufficient to apply a DC voltage of 1 to 5 V. In this case, the above 1 to 5 V is applied at 4 to 20 mA.
The resistance values of the resistors 37, 38 and 34 are set so as to be synchronized with the current input. Voltage ON/OFF
When using the F circuit 19, when the switch 42 is turned on, the output ■1 sent out from the operational amplifier 35 according to the voltage divided by the resistor 48 and the resistor 34 is output to the subtraction circuit 59.
is applied to the negative input of . A plurality of types of input signal circuits 17, 18 that share the voltage generation resistor 34. 19 can be used, which improves usability.

ところで、前記オフセット電圧回路164がない場合、
減算回路59の正入力に印加される設定電圧v3と電流
値との関係において、バッファ回路35の出力■,は第
4図に示すようにOmAを起点として変化する。このた
め、温度調節器の出力4〜20mAが電流入力( I 
in)として使われる場合、上記4mAにおいて、設定
電圧■3の設定値毎に減算回路59の出力V,の変化に
統一性がなくなる。このことは、所望の電圧レベルで制
御されても鋸歯状電圧の規定のスレシホールドレベルが
得られない。
By the way, if the offset voltage circuit 164 is not provided,
In the relationship between the set voltage v3 applied to the positive input of the subtracting circuit 59 and the current value, the output (2) of the buffer circuit 35 changes with OmA as the starting point, as shown in FIG. For this reason, the temperature controller's output of 4 to 20 mA is the current input (I
In), at the above-mentioned 4 mA, the output V of the subtraction circuit 59 changes inconsistently for each set value of the set voltage (3). This means that even if controlled at the desired voltage level, a defined threshold level of the sawtooth voltage will not be obtained.

この点、上記オフセット電圧回路164を設けてあると
、バッファ回路35の出力vlを抵抗体69.70で分
圧した電圧が、前記4mAに相応する一定電圧(O.a
V)を抵抗体68. 71で分圧した電圧を越えるまで
オペアンブ67の出力であるオフセット電圧v2で前記
内部設定回路161のオペアンプ50の正入力電位を規
制している。すなわち、電流入力回路19を使用した際
の電流Iinが下限値である4mAに達するまでは、減
算回路59の正入力である出力V,のレベルがキャンセ
ルされる。したがって、上記オフセット電圧■2により
、減算回路59の出力■,は4m八を起点として変化す
ることになり、鋸歯状電圧のスレシホールドレベルを適
正に制御することができる。
In this regard, if the offset voltage circuit 164 is provided, the voltage obtained by dividing the output vl of the buffer circuit 35 by the resistor 69.70 is a constant voltage (O.a.
V) is the resistor 68. The positive input potential of the operational amplifier 50 of the internal setting circuit 161 is regulated by the offset voltage v2, which is the output of the operational amplifier 67, until it exceeds the voltage divided by 71. That is, until the current Iin when using the current input circuit 19 reaches the lower limit of 4 mA, the level of the output V, which is the positive input of the subtraction circuit 59, is canceled. Therefore, due to the offset voltage (2), the output (2) of the subtraction circuit 59 changes starting from 4m8, and the threshold level of the sawtooth voltage can be appropriately controlled.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明に係る位相制御回路の一例を示すブロ
ック図、第2図(A)〜(G)は同位相制御回路の各部
の信号波形図、第3図は同位相制御回路の入力回路の具
体的構成を示す図、第4図および第5図はそれぞれ入力
回路にオフセット電圧回路を設けない場合および該オフ
セット電圧回路を設けた場合の動作説明図である。 7・・・ゼロクロス検出回路、8・・・鋸歯状波発生回
路、9・・・位相角制御回路、10・・・人力回路、1
l・・・トリガ回路、12・・・負荷開閉回路、16・
・・規定電圧レベル設定回路、17,18.19・・・
人力信号回路、34・・・電圧発生素子、35・・・バ
ッファ回路、59・・・減算回路、164・・・オフセ
ット電圧回路。 第1図 第2図 第4 図 第5図 fin(mA)
Fig. 1 is a block diagram showing an example of the phase control circuit according to the present invention, Figs. 2 (A) to (G) are signal waveform diagrams of each part of the in-phase control circuit, and Fig. 3 is the input of the in-phase control circuit. FIGS. 4 and 5, which show the specific configuration of the circuit, are explanatory diagrams of the operation when the input circuit is not provided with an offset voltage circuit and when the offset voltage circuit is provided, respectively. 7... Zero cross detection circuit, 8... Sawtooth wave generation circuit, 9... Phase angle control circuit, 10... Human power circuit, 1
l...Trigger circuit, 12...Load switching circuit, 16.
...Specified voltage level setting circuit, 17, 18.19...
Human power signal circuit, 34... Voltage generating element, 35... Buffer circuit, 59... Subtraction circuit, 164... Offset voltage circuit. Figure 1 Figure 2 Figure 4 Figure 5 fin (mA)

Claims (1)

【特許請求の範囲】[Claims] (1)交流電源電圧のゼロクロスに同期して発生された
鋸歯状波電圧と入力信号に応じた入力回路からの基準電
圧とから位相角制御パルスを作成し、この位相角制御パ
ルスに対応したトリガ電流で負荷開閉用のゲート極付半
導体スイッチング素子を点弧して負荷への供給電力を位
相制御する位相制御回路において、上記入力回路は、各
出力端に共通の電圧発生素子を有する複数種の入力信号
回路と、入力信号回路の共通バッファ回路の出力から規
定電圧レベル設定回路で可変設定される規定電圧を減算
して、その出力を鋸歯波電圧のスレシホールドレベルを
決める基準電圧として位相角制御回路に送出する減算回
路と、下限値が決められたトリガ信号が印加された際、
この信号が下限値に達するまで減算回路の正入力に印加
される規定電圧をキャンセルさせるオフセット電圧回路
とを備えたことを特徴とする位相制御回路。
(1) A phase angle control pulse is created from the sawtooth wave voltage generated in synchronization with the zero crossing of the AC power supply voltage and the reference voltage from the input circuit according to the input signal, and a trigger corresponding to this phase angle control pulse is generated. In a phase control circuit that controls the phase of power supplied to a load by igniting a semiconductor switching element with a gate pole for switching the load using current, the input circuit has multiple types of voltage generating elements having a common voltage generating element at each output terminal. The specified voltage that is variably set by the specified voltage level setting circuit is subtracted from the output of the input signal circuit and the common buffer circuit of the input signal circuit, and the output is used as the reference voltage that determines the threshold level of the sawtooth voltage. When the subtraction circuit sends to the control circuit and the trigger signal with the lower limit value is applied,
A phase control circuit comprising: an offset voltage circuit that cancels a specified voltage applied to a positive input of a subtraction circuit until this signal reaches a lower limit value.
JP11345689A 1989-05-02 1989-05-02 Phase controlling circuit Pending JPH02294263A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11345689A JPH02294263A (en) 1989-05-02 1989-05-02 Phase controlling circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11345689A JPH02294263A (en) 1989-05-02 1989-05-02 Phase controlling circuit

Publications (1)

Publication Number Publication Date
JPH02294263A true JPH02294263A (en) 1990-12-05

Family

ID=14612700

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11345689A Pending JPH02294263A (en) 1989-05-02 1989-05-02 Phase controlling circuit

Country Status (1)

Country Link
JP (1) JPH02294263A (en)

Similar Documents

Publication Publication Date Title
US4219761A (en) Incandescent lamp dimmer providing control voltage IES square law compliance correction
KR101920843B1 (en) Apparatus of generating scr gating signal for thyristor controller
JPH02294263A (en) Phase controlling circuit
US4260948A (en) Method and apparatus for controlling electric valves in AC power supply
JPS61244271A (en) Switching regulator
JPH06111987A (en) Electric discharge lamp lighting device
JP2572370B2 (en) DC voltage regulator
JP3509782B2 (en) Rectifier circuit
JP2670381B2 (en) Inverter voltage controller
JPS6225900A (en) Time division control type automatic voltage regulator
JPS5592911A (en) Constant-voltage power source unit
JPH0211924B2 (en)
JPS6041832Y2 (en) DC power supply
JPH09233819A (en) Switching power unit
JPS5914999B2 (en) Current source inverter control device
SU442465A1 (en) Key stabilizer rectified voltage
JPS61173673A (en) Voltage controller
JPH06237573A (en) Power factor improving circuit
JPH03159567A (en) Dc power-supply device
JPH01106123A (en) Power unit
JPH0556631A (en) Dc power supply
JPS62117017A (en) Saturable reactor power source device
JPH02309410A (en) Lighting circuit
JPH0348328U (en)
JPH03230762A (en) Voltage type inverter