JPH02293963A - Vital information processor - Google Patents

Vital information processor

Info

Publication number
JPH02293963A
JPH02293963A JP1114192A JP11419289A JPH02293963A JP H02293963 A JPH02293963 A JP H02293963A JP 1114192 A JP1114192 A JP 1114192A JP 11419289 A JP11419289 A JP 11419289A JP H02293963 A JPH02293963 A JP H02293963A
Authority
JP
Japan
Prior art keywords
cpu
processing
bus
biological information
microprocessor unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1114192A
Other languages
Japanese (ja)
Inventor
Kazuyuki Kimura
木村 一幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fukuda Denshi Co Ltd
Original Assignee
Fukuda Denshi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fukuda Denshi Co Ltd filed Critical Fukuda Denshi Co Ltd
Priority to JP1114192A priority Critical patent/JPH02293963A/en
Publication of JPH02293963A publication Critical patent/JPH02293963A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To improve the efficiency by distributing and storing the processing procedure to be processed by a microprocessor unit at every processing classification of vital information in a storage means, and executing a connection control between each constitution in accordance with a processing state of each microprocessor unit by a switching means. CONSTITUTION:In each CPU 1, 5, a program to be executed by the own CPU is stored, respectively, and only when necessity for using an I/O bus 13 by each CPU is generated, a bus to which the own CPU is connected and the I/O bus 13 are connected by giving an instruction to a bus arbitration controller 9. The bus arbitration controller 9 can also be constituted so that in the case I/O bus connection requests from each connected CPU compete with each other, the CPU connected at present takes precedence over the other CPU, and as the case may be, a use request from the other CPU is informed to the CPU which is being used by an interrupt processing or a status, etc. In such a way, an efficient vital information processor can be obtained.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はそれぞれ固有のプログラムメモリを備えた少な
くとも2つのマイクロプロセッサユニットより成る生体
情報処理装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a biological information processing device comprising at least two microprocessor units, each having its own program memory.

[従来の技術] 近年、心電図波形等の生体情報を測定して表示、又は生
体情報を解析して診断の便に供する生体情報処理装置が
広く普及してきている.そして、これらの装置にはマイ
クロプロセッサ(CPU)が用いられており、該CPU
を用いて測定した心電図波形等の生体情報の記録、解析
等して診断の補助に供している.そして、これらの装置
のうちには2つ以上のCPUを用い、多機能化、高速化
に対応しているもの登場してきている. これらの、2つ以上のCPUを使用した従来の生体情報
処理装置は、予め各CPUで制御すべき周辺装置や処理
を固定的に決め、いかなる場合にもこの予め決定された
制御を行なうのみであった。
[Prior Art] In recent years, biological information processing devices that measure and display biological information such as electrocardiogram waveforms, or analyze biological information to facilitate diagnosis have become widespread. A microprocessor (CPU) is used in these devices, and the CPU
We record and analyze biological information such as electrocardiogram waveforms measured using this system to assist in diagnosis. Among these devices, devices that use two or more CPUs and are capable of multi-functionality and increased speed are emerging. In these conventional biological information processing devices that use two or more CPUs, the peripheral devices and processes to be controlled by each CPU are fixedly determined in advance, and the predetermined control is performed in any case. there were.

[発明が解決しようとする課題] しかし、生体情報の処理の種類等により、各CPUや周
辺装置で処理すべき情報量は大きく異なり、このため、
大量の処理を行なっているCPUが存在する一方で、処
理をほとんど行なわないCPUも存在する結果となり非
常に能率の悪いものであった。
[Problem to be solved by the invention] However, the amount of information to be processed by each CPU and peripheral device varies greatly depending on the type of biological information processing, etc.
While there are CPUs that perform a large amount of processing, there are also CPUs that perform very little processing, resulting in extremely poor efficiency.

一方のCPUでの処理をどうしても他のCPUに移そう
とする場合には、すべてのCPUにすべての処理プログ
ラムを格納したROMを備えさせ、一方のCPUが共通
に使用可能なRAMに一旦指示を送り、他方CPUがR
AMよりこの指示を読出すことにより移管前処理を行な
い、然る後に移管された処理を行なわなければならなか
った。
If it is absolutely necessary to transfer the processing of one CPU to another CPU, all CPUs should be equipped with a ROM that stores all processing programs, and one CPU can temporarily transfer instructions to the commonly available RAM. the other CPU sends R
It was necessary to perform pre-transfer processing by reading this instruction from AM, and then perform the transferred processing.

[課題を解決するための手段] 本発明は上述の課題を解決することを目的として成され
たもので、上述の課題を解決する一手段として以下の構
成を備える. 即ち、少なくとも2つのマイクロプロセッサユニットと
、各マイクロプロセッサユニット毎に当該マイクロプロ
セッサで実行すべき処理手順の記憶された記憶手段と、
各マイクロプロセッサユニットで共通にアクセス可能な
周辺装置と、該周辺装置と各マイクロプロセッサユニッ
トとを互いに接続するためのシステムバスと、該システ
ムバスと各構成とを切り替え接続するための切替手段と
を備え、前記記憶手段には生体情報の処理種別毎に当該
マイクロプロセッサユニットで処理すべき処理手順が振
分けて記憶され、前記切替手段は各マイクロプロセッサ
ユニットの処理状態に対応して各構成間の接続制御を行
なう。
[Means for Solving the Problems] The present invention has been made for the purpose of solving the above-mentioned problems, and includes the following configuration as a means for solving the above-mentioned problems. That is, at least two microprocessor units, a storage means storing processing procedures to be executed by the microprocessor for each microprocessor unit;
A peripheral device that can be commonly accessed by each microprocessor unit, a system bus for connecting the peripheral device and each microprocessor unit, and a switching means for switching and connecting the system bus and each configuration. The storage means stores processing procedures to be processed by the microprocessor unit for each type of processing of biological information, and the switching means controls the connection between each component in accordance with the processing state of each microprocessor unit. control.

[作用] 以上の構成において、各マイクロプロセッサユニットの
処理形態を生体情報の処理種別毎に最適なものにするこ
とができ、各マイクロプロセッサユニットでの最適処理
振分けを行なった、非常に効率のよい生体情報処理装置
が提供できる。
[Operation] With the above configuration, the processing mode of each microprocessor unit can be optimized for each type of processing of biological information, and the processing is optimally distributed among each microprocessor unit, resulting in extremely efficient processing. A biological information processing device can be provided.

[実施例] 以下、図面を参照して本発明に係る一実施例を詳細に説
明する。
[Example] Hereinafter, an example according to the present invention will be described in detail with reference to the drawings.

以下は生体情報として心電図波形を収集し、該心電図波
形を解析等する心電図解析装置を例に説明する。しかし
、本発明は係る心電図波形を処理する心電図解析装置に
限定されるものではなく、生体情報であれば任意の情報
処理装置に応用可能なことは勿論である。
The following describes an example of an electrocardiogram analyzer that collects electrocardiogram waveforms as biological information and analyzes the electrocardiogram waveforms. However, the present invention is not limited to an electrocardiogram analysis apparatus that processes electrocardiogram waveforms, and can of course be applied to any information processing apparatus as long as it is biological information.

第1図は本発明に係る一実施例の心電図解析装置のブロ
ック図であり、図中、lはAROM2に格納されたプロ
グラムに従い、BCPU5とともに本実施例の制御を行
なうACPU、2は上述のACPU 1のプログラム等
を記憶するAROM、3はACPU1の処理経過等を一
時記憶するためのARAM、4はACPU1の状態を表
示するためのAステータス表示部であり、主にACPU
 1のメインテナンスの時に使用する. 5はBROM6に格納されたプログラムに従い、ACP
UIとともに本実施例の制御を行なうBCPU、6は上
述のBCPU5のプログラム等を記憶するBROM、7
はBCPU5の処理経過等を一時記憶するためのBRA
M、8はBCPU5の状態を表示するためのBステータ
ス表示部であり、主にBCPU5のメインテナンスの時
に使用する。
FIG. 1 is a block diagram of an electrocardiogram analyzer according to an embodiment of the present invention. In the figure, 1 is an ACPU that controls this embodiment together with a BCPU 5 according to a program stored in an AROM 2, and 2 is the above-mentioned ACPU. 1 is an AROM for storing programs, etc.; 3 is an ARAM for temporarily storing processing progress of the ACPU 1; 4 is an A status display section for displaying the status of the ACPU 1;
Used during maintenance in step 1. 5 is the ACP according to the program stored in BROM6.
A BCPU that controls the present embodiment together with the UI, 6 a BROM that stores programs etc. for the BCPU 5 described above;
is BRA for temporarily storing processing progress of BCPU5, etc.
M, 8 is a B status display section for displaying the status of the BCPU 5, and is mainly used during maintenance of the BCPU 5.

また、9はACPU1の接続されたAバス11とBCP
U5の接続されたBバス12と他の周辺装置及びDMA
コントローラ1oの接続されたI/Oバス13の接続制
御を行なうバス・アビトレーションコントローラ、10
はメモリ40、ARAM3、BRAM7と入出力装置と
の間のデータ転送をダイレクト・メモリ・アクセス(D
MA)で行なうためのDMAコントローラ、21は表示
部200を制御するディスプレイインタフェース、22
は操作パネル250とのインクフェースを司る操作パネ
ルインタフェース、23はスビーカ120より出力する
音響信号を生成するサウンドジエネレー夕、24はスレ
ーブモニタ110とのインタフェースを司るスレーブモ
ニタインタフェース、25は本実施例装置における各種
機能を設定する機能設定スイッチ部、26は情報カード
リーダ・レコーダ150とのインタフェースを司る情報
カードインタフェース、27はサーマルプリンタ300
を制御するプリンタインタフェース、28はホスト35
0等の他の情報処理装置とのインタフェースを司る回線
インタフェースであり、本実施例ではRS232C規格
に準拠したシリアルインタフェースで構成される。
In addition, 9 is the A bus 11 and BCP connected to ACPU1.
U5 connected B bus 12 and other peripherals and DMA
a bus arbitration controller 10 that controls the connection of the I/O bus 13 connected to the controller 1o;
uses direct memory access (D
21 is a display interface for controlling the display unit 200;
23 is a sound generator that generates an acoustic signal to be output from the speaker 120; 24 is a slave monitor interface that controls the interface with the slave monitor 110; and 25 is a slave monitor interface that controls the interface with the slave monitor 110. A function setting switch section for setting various functions in the example device; 26 is an information card interface that controls the interface with the information card reader/recorder 150; 27 is a thermal printer 300
a printer interface 28 for controlling the host 35;
This is a line interface that controls the interface with other information processing devices such as 0, etc., and in this embodiment, it is configured as a serial interface compliant with the RS232C standard.

29はLANとのインタフェースを司るLANインタフ
ェース、30は誘導コード190とのインタフェースを
司り、該誘導コード190よりのアナログ信号としての
収集生体情報をデジタル信号に変換する外部入力インタ
フェース、31はタイマ回路、32は本実施例の動作状
態を表示するステータス表示部、40は収集データや処
理データ等を記憶するメモリである。
29 is a LAN interface that controls the interface with the LAN; 30 is an external input interface that controls the interface with the guidance code 190 and converts the biological information collected as an analog signal from the guidance code 190 into a digital signal; 31 is a timer circuit; 32 is a status display unit that displays the operating status of this embodiment, and 40 is a memory that stores collected data, processed data, and the like.

なお、28aはホスト350と回線インタフェース28
とを接続するための回線接続コネクタ、30aは誘導コ
ード190と誘導コードインタフェース30とを接続す
るためのインプットボックスである。
Note that 28a is a connection between the host 350 and the line interface 28.
A line connection connector 30a is an input box for connecting the guidance cord 190 and the guidance cord interface 30.

さらに、110はオプションで本実施例装置に接続可能
なスレーブモニタ、120はスビーカ、150は情報カ
ード160の記憶内容を読み取ると共に処理内容等を書
込むための情報カードリーグ・レコーダ、160は測定
心電図情報や被測定者情報等を記憶するとともに、本実
施例装置での処理結果等を書込み可能な情報カード(I
Cカード)である。また190は心電図情報等の生体情
報を収集して本実施例装置に入力するための誘導コード
であり、先端部には生体情報(心電波形)検出用の電極
部を備えている。200は表示部であり、本実施例では
CRT表示装置を装備している。250は操作パネル、
300は心電図の波形記録や解析結果を印刷出力するサ
ーマルブ史ンタ、350は本実施例装置と接続可能なホ
ストコンピュータである。また、400は電源ボード、
500は本実施例装置が接続可能なLANである。
Furthermore, 110 is a slave monitor that can be optionally connected to the device of this embodiment, 120 is a subica, 150 is an information card league recorder for reading the memory contents of the information card 160 and writing processing contents, etc., and 160 is a measured electrocardiogram. An information card (I
C card). Further, 190 is a guide cord for collecting biological information such as electrocardiogram information and inputting it into the device of this embodiment, and the tip thereof is provided with an electrode portion for detecting biological information (electrocardiogram waveform). Reference numeral 200 denotes a display unit, which in this embodiment is equipped with a CRT display device. 250 is the operation panel,
300 is a thermal recorder that prints out electrocardiogram waveform records and analysis results, and 350 is a host computer connectable to the apparatus of this embodiment. Also, 400 is a power supply board,
500 is a LAN to which the device of this embodiment can be connected.

以上の構成より成る本実施例のバス・アビトレーション
コントローラ9の動作を説明する。
The operation of the bus arbitration controller 9 of this embodiment having the above configuration will be explained.

バス・アビトレーションコントローラ9は、各CPUの
実行中の処理に対応して、Aバス11、Bバス12、I
/Oバス13の各バス間の接続制御を行なう。この接続
状態と各CPUの処理の状態を表1に示す。なお、表中
DMACはDMAコントローラ10の処理の例を示して
いる表ユ 本実施例では、各CPUI,5にはそれぞれ自CPUで
実行するべきプログラムが格納されており、各CPUで
I/Oバス13を使用する必要の生じた時のみバス・ア
ビトレーションコントローラ9に指示して、自CPUの
接続されているバスとI/Oバス13とを接続すればよ
い.バス・アビトレーションコントローラ9は、各接続
CPUよりのI/Oバス接続要求が競合した場合には、
現在接続されているCPUを優先し、場合によっては使
用中のCPUにインタラブト処理、又はステータス等で
他方CPUよりの使用要求を報知するよう構成してもよ
い。
The bus arbitration controller 9 includes an A bus 11, a B bus 12, an I bus, and an I bus in response to the processing being executed by each CPU.
/O bus 13 performs connection control between each bus. Table 1 shows the connection status and the processing status of each CPU. Note that DMAC in the table indicates an example of the processing of the DMA controller 10. In this embodiment, each CPUI 5 stores a program to be executed by its own CPU, and each CPU performs I/O. It is only necessary to instruct the bus arbitration controller 9 to connect the bus connected to its own CPU and the I/O bus 13 only when it is necessary to use the bus 13. When I/O bus connection requests from each connected CPU conflict, the bus arbitration controller 9
The currently connected CPU may be prioritized, and depending on the case, the currently used CPU may be notified of a request for use from the other CPU through an interrupt process or status.

次に、本実施例における本実施例装置の処理形態及び生
体情報処理の内容に従った、各CPUでのワークの割当
て方法及びROMへの書込み制御を、第3図に示す工程
図を参照して以下に説明する。
Next, with reference to the process diagram shown in FIG. 3, we will explain how to allocate work in each CPU and control writing to the ROM according to the processing form and biological information processing content of the device of this embodiment in this embodiment. This will be explained below.

本実施例のCPUは、従来のCPU等と異なり、各CP
Uはすべての接続I/O装置等を直接制御することがで
きる。このため、本実施例装置を作るに際して、まず、
ステップS1で本実施例装置の処理可能な処理形態を特
定する。この処理形態は、本実施例装置をどのような装
置として使用することができるものとするかを決定する
ものであり、本実施例では、設定により ■単独での生体情報収集・モニタ装置 ■他装置を制御するとともに他装置の収集データを表示
する機能を備えたセントラルモニタ装置■ベッドサイド
設置用生体情報収集・モニタ装置■テレメータシステム
としての生体情報収集・モニタ装置 等の各機能を備えた装置として動作させることができる
。そして、通常は以上のすべての機能を備え、いずれの
処理形態の装置に設定されるか(スイッチ等又はキー人
力等による設定)に従って装置機能を選択する。
The CPU of this embodiment differs from conventional CPUs, etc. in that each CPU
U can directly control all connected I/O devices, etc. For this reason, when making the device of this embodiment, first,
In step S1, processing modes that can be processed by the apparatus of this embodiment are identified. This processing form determines what kind of device the device of this embodiment can be used as. In this embodiment, depending on the settings, A central monitor device that has the function of controlling the device and displaying data collected by other devices ■ A biological information collection/monitoring device for bedside installation ■ A device with various functions such as a biological information gathering/monitoring device as a telemeter system It can be operated as The device usually has all of the above functions, and selects the device function according to which processing mode the device is set to (setting by a switch or the like or manually by keys, etc.).

続いてステップS2で生体情報の各実行すべき処理毎に
その仕事量を算出する。そしてステップS3で算出した
仕事量をACPU 1、BCPU5のいずれに実行させ
るかの振分けを行なう。そしてステップS3ですべての
処理について振分けが終了したか否かを調べ、未だ振分
けるべき処理が残っている場合にはステップS2に戻り
、振分け処理を続ける。
Subsequently, in step S2, the amount of work is calculated for each process to be performed on biological information. Then, it is determined which of the ACPU 1 and the BCPU 5 should execute the workload calculated in step S3. Then, in step S3, it is checked whether or not the distribution of all processes has been completed, and if there are still processes to be distributed, the process returns to step S2 and the distribution process is continued.

すべての処理についての振分けが終了した場合にはステ
ップS5に進み、ROM中の各CPUに振分けた処理プ
ログラムの格納領域を決定し、バス・アビトレーション
コントロール9の切替制御を決定する.続いてステップ
S6で決定したプログラムをROM3.7に書込み、処
理を終了する。
When the distribution of all processes is completed, the process proceeds to step S5, where the storage area of the process program distributed to each CPU in the ROM is determined, and the switching control of the bus arbitration control 9 is determined. Subsequently, the program determined in step S6 is written into the ROM 3.7, and the process is terminated.

以後、このようにして格納されたプログラムに従って生
体情報の処理が行なわれる。
Thereafter, biological information is processed according to the program stored in this way.

以上の様に本実施例装置では、実行されるプログラムを
、各ACPU1、BCPU5(7)プログラム領域であ
るAROM2、BROM6のそれぞれにすべて格納する
のではなく、又、共通のROMに1本のプログラムとし
て格納されるのでもない。
As described above, in the device of this embodiment, the programs to be executed are not stored in the AROM2 and BROM6, which are the program areas of each ACPU1 and BCPU5 (7), but one program is stored in the common ROM. It is not stored as .

実施例の如き処理すべき対象、処理結果の出カ等が予め
ある程度決定でき、しかも簡単かつ高信頼性の装置とす
る必要のある装置においては、以上の様に処理毎に各C
PUでのワークの振分けが最適となるよう実行すべきプ
ログラムを作成すればよく、これらの処理の実行中等に
その都度各CPUのワークを決定する如き複雑な管理プ
ログラムを作成する必要もなくなる.このため、プログ
ラムの設計が容易になり、かつ高能率の生体情報処理装
置とすることができる. 次に、このようにして処理プログラム等の格納された本
実施例装置を動作させるときには、まず装置の設置時に
上述の■〜■のいずれの装置として使用するかを設定す
る。
In an apparatus such as the one described in this embodiment, in which the object to be processed, the output of the processing result, etc. can be determined to some extent in advance, and the apparatus needs to be simple and highly reliable, each C
It is only necessary to create a program to be executed so that the work is distributed optimally among the PUs, and there is no need to create a complicated management program that determines the work of each CPU each time such processing is executed. Therefore, program design becomes easy and a highly efficient biological information processing device can be achieved. Next, when operating the apparatus of this embodiment in which the processing programs and the like are stored in this manner, first, when installing the apparatus, it is set which of the above-mentioned apparatuses (1) to (4) is to be used.

そして以後所望の生体情報の処理プログラムを実行させ
る. この時に、処理に従い各CPUI,5での処理分担が決
まっており、以後この処理分担に従って各CPUがバス
・アビトレーションコントローラ9に指示してバスの占
有制御を行ない、両CPU1,5を最も効率的に使用す
ることができる.例えば、接続I/Oを制御する場合に
おいても、実際にCPUがバスを占有している時間は極
僅かであり、又、接続I/Oが処理データを入出力する
のも、CPUの処理時間と比し非常に僅かである。従っ
て、2つのCPUが同時に平行して異なる処理を実行し
ている場合においても、バスの占有時に競合することは
ほとんどない。
Then, the desired biological information processing program is executed. At this time, the processing assignments for each CPUI, 5 are determined according to the processing, and from then on, each CPU instructs the bus arbitration controller 9 to control the bus occupancy according to this processing assignment, so that both CPUs 1, 5 can be used in the most efficient manner. It can be used for For example, even when controlling connected I/O, the time that the CPU actually occupies the bus is extremely short, and it takes the CPU processing time for connected I/O to input and output processing data. It is very small compared to Therefore, even when two CPUs are simultaneously executing different processes in parallel, there is almost no competition when occupying the bus.

競合が発生した場合には、インタラプト制御と同様にし
て各CPUに優先順位を設け、又は接続I/Oに優先順
位を設けるようにすればよい。
If a conflict occurs, priority may be given to each CPU or connected I/O in the same manner as interrupt control.

又、バスの占有なCPUの処理単位とするのではなく、
処理プログラムの区切り毎にバスの占有人切替を行なう
ようにすれば、バス・アビトレーションコントロール9
の制御も非常に簡単なものとなる。この場合には、特定
の処理が終了するまで一方のCPUがI/Oバスを占有
し、他方のCPUよりの切替要求が発生した時に、実行
中の処理が一段落した時点でバス切替を行なうように制
御すれば、非常に簡単な制御とすることができる。
Also, instead of using the CPU as a processing unit that occupies the bus,
If the bus occupier is switched at each processing program break, the bus arbitration control 9
Control is also very simple. In this case, one CPU occupies the I/O bus until a specific process is completed, and when a switching request is made from the other CPU, the bus is switched when the process being executed has finished. If it is controlled, it can be controlled very easily.

これらの場合においても、DMAコントローラ10は各
CPUの制御に従ってDMA制御を行なうのに、CPU
の処理時間の合間の空時間を用いるため、CPUのI/
Oとのデータ入出力の妨げとなることは殆ど無い。
Even in these cases, the DMA controller 10 performs DMA control according to the control of each CPU;
Since the idle time between the processing times of the CPU is used, the CPU I/
There is almost no obstacle to data input/output with O.

例えば、ACPU 1は、外部入力インタフェース30
、誘導コード190などを介して被験者よりの測定デー
タを取り込み、所定の解析処理を行なった後、結果を表
示部200に表示出力する制御を行なう。
For example, ACPU 1 has external input interface 30
, the measurement data from the test subject is taken in via the guidance code 190, etc., and after predetermined analysis processing is performed, the results are controlled to be displayed and output on the display section 200.

一方、BCPU5は、ACPUIの処理した測定結果を
LAN500に出力するとともに、必要に応じてACP
UIの解析結果等をサーマルプリンタ300より印刷出
力したり、情報カード160に書込んだりする制御を行
なう。
On the other hand, the BCPU 5 outputs the measurement results processed by the ACPUI to the LAN 500, and also outputs the measurement results processed by the ACPUI to the LAN 500.
It controls printing out the UI analysis results etc. from the thermal printer 300 and writing them to the information card 160.

なお、これらの制御におけるデータ転送制御は、DMA
コントローラ10を用いて行なうのが望まし《、この場
合にはCPUは転送データをメモリ40に格納するのみ
で、後はDMAコントローラ10が各I/Oとの間での
実際のデータ転送を行なう。
Note that data transfer control in these controls is based on DMA
It is desirable to perform this using the controller 10 (in this case, the CPU only stores the transferred data in the memory 40, and the DMA controller 10 then performs the actual data transfer between each I/O). .

以上説明した様に本実施例によれば、各マイクロプロセ
ッサユニットでの制御可能なI/O等に何らの制約もな
く、実行すべき生体情報の処理種別毎に各CPUで処理
する分担を決め、最も効率のよい処理の振分けをするこ
とができる。この場合においても、処理プログラムの作
成も容易であり、又、プログラム格納領域も各CPU間
で殆ど重複することもな《、短いものとすることができ
る。このように、非常に効率のよい生体情報処理装置が
提供できる。
As explained above, according to this embodiment, there are no restrictions on I/O etc. that can be controlled by each microprocessor unit, and the processing share to be handled by each CPU is determined for each type of biological information processing to be executed. , it is possible to allocate processing in the most efficient manner. In this case as well, it is easy to create a processing program, and the program storage area can be kept short, with almost no overlap between the CPUs. In this way, a highly efficient biological information processing device can be provided.

[発明の効果] 以上説明した様に本発明によれば、各マイクロプロセッ
サユニットの処理形態を生体情報の処理種別毎に最適な
ものにすることができ、各マイクロプロセッサユニット
での最適処理振分けを行なった、非常に効率のよい生体
情報処理装置が提供できる。
[Effects of the Invention] As explained above, according to the present invention, the processing form of each microprocessor unit can be optimized for each type of processing of biological information, and the optimal processing distribution in each microprocessor unit can be achieved. A highly efficient biological information processing device can be provided.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明に係る一実施例の生体情報処理装置のブ
ロック図、 第2図は本実施例装置の処理及びプログラム振分け制御
を示す図である。 図中、1,5・・・CPU,2.6・・・ROM,3.
7・・・RAM,4,8.32・・・ステータス表示部
、9・・・バス・アビトレーションコントローラ、10
・・・DMAコントローラ、21・・・ディスプレイコ
ントローラ、22・・・操作パネルインタフェース、2
4・・・スレーブモニタインタフェース、26・・・情
報カードインタフェース、27・・・プリンタインタフ
ェース、28・・・回線インタフェース、29・・・L
ANインタフェース、30・・・外部入力インタフェー
ス、40・・・メモリ、110・・・スレーブモニタ、
150・・・情報カードリーグ・レコーダ、160・・
・情報カード、190・・・誘導コード、200・・・
表示部、250・・・操作パネルである。 特許出願人  フクダ電子株式会社
FIG. 1 is a block diagram of a biological information processing device according to an embodiment of the present invention, and FIG. 2 is a diagram showing processing and program distribution control of the device of this embodiment. In the figure, 1, 5... CPU, 2.6... ROM, 3.
7...RAM, 4, 8.32...Status display section, 9...Bus arbitration controller, 10
...DMA controller, 21... Display controller, 22... Operation panel interface, 2
4...Slave monitor interface, 26...Information card interface, 27...Printer interface, 28...Line interface, 29...L
AN interface, 30... External input interface, 40... Memory, 110... Slave monitor,
150... Information card league recorder, 160...
・Information card, 190... Guidance code, 200...
Display section, 250... operation panel. Patent applicant: Fukuda Denshi Co., Ltd.

Claims (1)

【特許請求の範囲】[Claims] (1)少なくとも2つのマイクロプロセッサユニットと
、各マイクロプロセッサユニット毎に当該マイクロプロ
セッサで実行すべき処理手順の記憶された記憶手段と、
各マイクロプロセッサユニットで共通にアクセス可能な
周辺装置と、該周辺装置と各マイクロプロセッサユニッ
トとを互いに接続するためのシステムバスと、該システ
ムバスと各構成とを切り替え接続するための切替手段と
を備え、前記記憶手段には生体情報の処理種別毎に当該
マイクロプロセッサユニットで処理すべき処理手順が振
分けて記憶され、前記切替手段は各マイクロプロセッサ
ユニットの処理状態に対応して各構成間の接続制御を行
なうことを特徴とする生体情報処理装置。
(1) at least two microprocessor units; storage means for storing processing procedures to be executed by the microprocessor for each microprocessor unit;
A peripheral device that can be commonly accessed by each microprocessor unit, a system bus for connecting the peripheral device and each microprocessor unit, and a switching means for switching and connecting the system bus and each configuration. The storage means stores processing procedures to be processed by the microprocessor unit for each type of processing of biological information, and the switching means controls the connection between each component in accordance with the processing state of each microprocessor unit. A biological information processing device characterized by performing control.
JP1114192A 1989-05-09 1989-05-09 Vital information processor Pending JPH02293963A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1114192A JPH02293963A (en) 1989-05-09 1989-05-09 Vital information processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1114192A JPH02293963A (en) 1989-05-09 1989-05-09 Vital information processor

Publications (1)

Publication Number Publication Date
JPH02293963A true JPH02293963A (en) 1990-12-05

Family

ID=14631506

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1114192A Pending JPH02293963A (en) 1989-05-09 1989-05-09 Vital information processor

Country Status (1)

Country Link
JP (1) JPH02293963A (en)

Similar Documents

Publication Publication Date Title
KR910008457B1 (en) Production line control system
JPH02293963A (en) Vital information processor
JPH06214819A (en) Information processor and system and method for evaluating the same
JPH0142023B2 (en)
JP2720838B2 (en) Data transfer device
JP3548780B2 (en) Programmable controller and control method thereof
JPH09305532A (en) Method and device for transferring data
JPH0417446B2 (en)
JPH02299631A (en) Apparatus for processing living body data
JPH08328898A (en) User space access method and emulator
JPS6240748B2 (en)
JPH01222342A (en) Data processor
JPH0312701A (en) Controller
JP4101063B2 (en) Ultrasonic diagnostic equipment
JPH01155402A (en) Sequence control processing system for analyzer
JPH02295540A (en) Organ information processor
JPS622325A (en) Mode switching control system
JPH0325550A (en) Input/output control system
JPS5899849A (en) Remote maintenance system
JPH05290009A (en) Diagnostic method for processor
JPH02280689A (en) Inverter device
JPH04260151A (en) Communication controller
JPH05241988A (en) Device and method for analysis of equipment using microcomputer
JPS6019815B2 (en) Transfer control method
JPH05334239A (en) Bus system