JPH0229356A - Printing controller - Google Patents

Printing controller

Info

Publication number
JPH0229356A
JPH0229356A JP17806788A JP17806788A JPH0229356A JP H0229356 A JPH0229356 A JP H0229356A JP 17806788 A JP17806788 A JP 17806788A JP 17806788 A JP17806788 A JP 17806788A JP H0229356 A JPH0229356 A JP H0229356A
Authority
JP
Japan
Prior art keywords
data
dots
printing
print
printed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17806788A
Other languages
Japanese (ja)
Inventor
Masahiko Okano
岡野 正彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Frontech Ltd
Original Assignee
Fujitsu Frontech Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Frontech Ltd filed Critical Fujitsu Frontech Ltd
Priority to JP17806788A priority Critical patent/JPH0229356A/en
Publication of JPH0229356A publication Critical patent/JPH0229356A/en
Pending legal-status Critical Current

Links

Landscapes

  • Dot-Matrix Printers And Others (AREA)

Abstract

PURPOSE:To enable high-speed printing without increasing the capacity of a power supply for a printing head by checking whether the number of printing dots in printing data relevant to each block is more than the number of dots capable of being simultaneously printed, based on an output from a storage means, outputting collectively the printing data to a printing means, and printing simultaneously the data relevant to a plurality of blocks. CONSTITUTION:A CPU 12 temporarily stores printing data in a storage region A of a RAM 13, and outputs the data to a dot number counter 14. The counter 14 counts the number of printing dots on the basis of each predetermined block of the printing data, and an indication of whether the counted number of dots is more than 64 dots is stored in flag registers (a), (b) or the like corresponding to each block. The CPU 12 converts the printing data stored in the storage region A of the RAM 13 into serial output data to be outputted to a video interface circuit 15, and transfers the serial output data into a storage region B of the RAM 13. Under the control of the CPU 12, the data stored in the region B is transferred to the video interface circuit 15 in units of basic blocks A, B or the like according to the contents of the flag registers for the counter 14, and is printed by a printing head part 16.

Description

【発明の詳細な説明】 〔概   要〕 複数ドツトの印字を同時に行うプリンタの印字制御II
装置に関し、 小さな電源容量でより高速印字を可能とするこを目的と
し、 入力する印字データを記憶するメモリと、該印字データ
の各プロZりあるいは該ブロックの組み合わせ内の印字
ドツト数を計数する計数手段と、前記各ブロックあるい
は該ブロックの組み合わせ内の印字ドツト数が同時に印
字可能なドツト数を超えないことを記憶する記憶手段と
、複数の印字ヘッドからなる印字手段と、前記記憶手段
の出力に応じて前記メモリの印字データを所定ブロック
数分まとめて、前記印字手段に出力するデータ制御手段
とを備えるように構成する。
[Detailed Description of the Invention] [Summary] Printing Control II for a Printer that Prints Multiple Dots Simultaneously
Regarding the device, the purpose is to enable faster printing with a small power supply capacity, and it is equipped with a memory that stores input print data and a system that counts the number of printed dots in each program or block combination of the print data. a counting means, a memory means for storing that the number of printed dots in each block or a combination of blocks does not exceed the number of dots that can be printed simultaneously, a printing means comprising a plurality of print heads, and an output of the memory means. and a data control means for outputting a predetermined number of blocks of print data in the memory together to the printing means in accordance with the above.

〔産業上の利用分野〕[Industrial application field]

本発明は複数ドツトの印字を同時に行うプリンタの印字
制御装置に関する。
The present invention relates to a print control device for a printer that prints multiple dots simultaneously.

〔従来の技術〕[Conventional technology]

多数の印字ヘッドを有し、それらの印字ヘッドを同時に
駆動して複数ドツトの印字を行うラインプリンタでは、
印字ヘッドに供給する電源は、同時に駆動可能な印字ヘ
ッド数に対応した電流容量を必要とする。従って、印字
速度を速めようとして同時に印字するドツト数を多(す
ればするほど、大きな電流容量を持つ電源が必要となる
0例えば、サーマルプリンタにおいて、サーマルヘッド
の1ドツトの印字に約40−Aの電流が必要とすると、
256 ドツトを同時に印字するためにはヘッドの電源
には約1OAの電流容量が必要となる。
Line printers have multiple print heads and print multiple dots by driving them simultaneously.
The power supply supplied to the print heads requires a current capacity corresponding to the number of print heads that can be driven simultaneously. Therefore, in an attempt to increase the printing speed, the number of dots printed simultaneously (the more dots are printed at the same time, the greater the need for a power supply with a larger current capacity. If the current required is
In order to print 256 dots at the same time, the head power supply requires a current capacity of about 1 OA.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

このように、従来のプリンタではより高速で印字するた
めに印字ドツト数を増すと、大きな電流容量を持つ電源
が必要となり装置が大型化してしまうという問題点があ
った。
As described above, in conventional printers, when the number of printed dots is increased in order to print at a higher speed, a power source with a large current capacity is required, resulting in an increase in the size of the device.

ところで、上記のようなラインプリンタでは、通常の印
字において印字データすべてが印字ドツト(ヘッドが駆
動され実際に印字するドツト)である確率はほとんどな
く、例えば後述する印鑑の印影データでは平均的な印字
率(印字データに占める印字ドツトの割合)は25%程
度である。従って印字データの印字率に応じて同時に駆
動するヘッド数を可変すれば、ヘッドの電源の電流容量
を最大限有効に利用し、より高速な印字を行うことがで
きる。しかしながら従来のラインプリンタでは、ヘッド
に何ドツト分のデータを出力するかは予め各プリンタ毎
に決まっており、データの印字率に応じて印字速度を速
めることはできなかった。
By the way, in the above-mentioned line printer, in normal printing, there is almost no probability that all the print data is print dots (the dots that are actually printed when the head is driven). The ratio (ratio of printed dots to printed data) is about 25%. Therefore, by varying the number of heads driven simultaneously according to the printing rate of print data, the current capacity of the head power source can be utilized as effectively as possible, and faster printing can be performed. However, in conventional line printers, the number of dots of data to be output to the head is determined in advance for each printer, and the printing speed cannot be increased in accordance with the data printing rate.

この発明は、小さな電源容量でより高速印字が可能な印
字制御装置を提供することを目的とする。
SUMMARY OF THE INVENTION An object of the present invention is to provide a printing control device capable of higher speed printing with a small power supply capacity.

〔課題を解決するための手段〕[Means to solve the problem]

第1図は本発明の原理説明図である。同図において、メ
モリ1は入力する印字データを順次記憶し、計数手段2
は各ブロックあるいは該ブロックの組み合わせ内の印字
データの印字ドツト数(ヘッドを駆動して実際に印字す
るドツトの数)を計数し、記憶手段3は上記各ブロック
あるいは該ブロックの組み合わせ内の印字ドツト数が同
時に印字可能なドツト数を超えないことを記憶し、デー
タ制御手段5は上記記憶手段3の出力に応じてメモリ1
の印字データを所定ブロック数分まとめて印字手段4に
出力し、印字手段4はその印字データを印字する複数の
ヘッドを備えている。
FIG. 1 is a diagram explaining the principle of the present invention. In the figure, a memory 1 sequentially stores input print data, and a counting means 2
counts the number of printed dots (the number of dots actually printed by driving the head) of the print data in each block or combination of blocks, and the storage means 3 counts the number of printed dots in each block or combination of blocks. The data control means 5 stores in memory 1 that the number of dots does not exceed the number of dots that can be printed simultaneously.
A predetermined number of blocks of print data are collectively output to the printing means 4, and the printing means 4 is equipped with a plurality of heads for printing the print data.

〔作   用〕[For production]

本発明では、メモリ1に記憶された印字データを印字す
る場合には、データ制御手段5は記憶手段3の出力から
、各ブロックあるいはそれらのブロックを組み合わせた
ブロックの印字データの印字ドツト数が、同時に印字可
能なドッ°ト数を超えているかどうかを判断する。そし
て複数ブロックの印字データが同時に印字可能であれば
、それら複数ブロックの印字データをまとめて印字手段
4に出力する。そして、印字手段4において上記複数ブ
ロックのデータが同時に印字される。
In the present invention, when printing the print data stored in the memory 1, the data control means 5 determines the number of print dots of the print data of each block or a combination of blocks from the output of the storage means 3. Determine whether the number of dots that can be printed simultaneously is exceeded. If a plurality of blocks of print data can be printed at the same time, the print data of the plurality of blocks is outputted to the printing means 4 at once. Then, the data of the plurality of blocks are simultaneously printed in the printing means 4.

従って同時に印字可能な印字ドツト数を増すことなく、
複数ブロックの印字データを同時に印字することができ
るので、印字ヘッドの電源容量を大きくすることな(よ
り高速の印字が可能となる。
Therefore, without increasing the number of print dots that can be printed simultaneously,
Since multiple blocks of print data can be printed simultaneously, faster printing is possible without increasing the power capacity of the print head.

〔実  施  例〕〔Example〕

以下、本発明の一実施例を第2図〜第11図を参照しな
がら説明する。
An embodiment of the present invention will be described below with reference to FIGS. 2 to 11.

第2図は一実施例の印字制御装置の構成の概略を示す図
である。以下、図示しないホストコンピュータから送出
される黒、白の4段階の階調を持つ印鑑の印影データ(
印字デ゛−タ)を、1024ドツトの印字へラドを有す
るプリンタで印字する場合について説明する。また、本
実施例では印字ヘッド部16には3Aの電流容量を持つ
電源から駆動電流が供給されており、1ヘッド当りの駆
動電流を40mAとして、最大64ドツトの印字を同時
に行うことができる。
FIG. 2 is a diagram schematically showing the configuration of a printing control device according to an embodiment. Below, the impression data of a seal with four levels of black and white gradation is sent from a host computer (not shown).
A case will be described in which printing data (print data) is printed by a printer having a 1024-dot printing radius. Further, in this embodiment, a drive current is supplied to the print head section 16 from a power source having a current capacity of 3A, and a maximum of 64 dots can be printed simultaneously with a drive current of 40mA per head.

ホストコンピュータから送られてくる8ビツトの印字デ
ータは、パラレル用のVllインタフェース回路11を
介しCPUI2に入力する。CPU12は受信した印字
データのRAM13への格納、及びその格納したデータ
のフォーマントの変換、あるいは後述する複数ブロック
のデータをまとめてVideoインタフェース回路15
に出力する処理等を行う中央処理部である。CPU12
は上記の印字データを受は取ると、それらのデータをま
ずRAM13の記憶領域Aに一時格納すると共に、ドツ
ト数カウンタ14に出力する。
8-bit print data sent from the host computer is input to the CPUI 2 via the parallel Vll interface circuit 11. The CPU 12 stores the received print data in the RAM 13 and converts the format of the stored data, or collects multiple blocks of data to be described later and sends them to the video interface circuit 15.
This is the central processing unit that performs processing such as outputting data to the computer. CPU12
When it receives the above print data, it first temporarily stores the data in the storage area A of the RAM 13 and outputs it to the dot number counter 14.

ドツト数カウンタ14は印字データの所定のブロック毎
の印字ドツト数(ヘッドを駆動して実際に印字するドツ
トの数)を計数して、64ドツトを超えるか否かを各ブ
ロックに対応するフラグレジスタa、b・・−a+d 
・−・a+d+e+h等に記憶する。
The dot number counter 14 counts the number of printed dots (the number of dots actually printed by driving the head) for each predetermined block of print data, and checks whether the number exceeds 64 dots by checking the flag register corresponding to each block. a, b...-a+d
・-・Stored in a+d+e+h, etc.

また、CPU12はRAM13の記憶領域Aに格納した
印字データを、Videoインタフェース回路工5に出
力するシリアル出力用データに変換してRAM13の記
憶領域Bに転送する。
Further, the CPU 12 converts the print data stored in the storage area A of the RAM 13 into serial output data to be output to the video interface circuit 5, and transfers it to the storage area B of the RAM 13.

ここで、上述したホストコンピュータから送られてくる
印字データの構成を説明する。1ドツトの印字データは
第3図に示すように2ビツトの階調データ12°」、「
21」により黒、白の4段階の階調が表わされている。
Here, the structure of print data sent from the above-mentioned host computer will be explained. The print data of one dot is 2-bit gradation data of 12 degrees, as shown in Figure 3.
21'' represents four gradations of black and white.

上位ビット「21」、下位ビット「2°」が共に「0」
のときは白の無印字のドツトを表わし、上位ビットr2
’ J −0、下位ピント「2°」−1のとき、r2’
J−1゜r2’ J−0のとき、あるいは上位ビット「
2′」、下位ビット「2°」が共に「1」のときは黒の
印字ドツトを表わす、また上記の順序で順次濃淡の濃い
黒ドツトを表わしている。そして、第4図に示すように
これらの2ビツトのy*mデータの下位ビット「2°」
のデータが1024ビツト分送出され、その後上位ビッ
ト「2′」の階調データが同様に1024ビツト分送出
される。この1024ビツトのデータは第4図に示すよ
うに、1ビツト目、9ビツト目、17ビツト目・・・ 
(8N+1)ビット目のデータからなるフ゛ロックAと
、2ビツト目、10ビツト目、18ビツト目・・・ (
8N+2)ビット目のデータからなるブロックBと、順
次上位ビットのデータからなるブロックC,D、E、F
、G。
Upper bit “21” and lower bit “2°” are both “0”
When , it represents a white unprinted dot, and the upper bit r2
' J -0, when lower focus "2°" -1, r2'
J-1゜r2' When J-0, or the upper bit "
When both "2'" and the lower bit "2°" are "1", it represents a black printed dot, and also represents a black dot with darker shades in the above order. Then, as shown in Figure 4, the lower bit "2°" of these 2-bit y*m data
1024 bits of data are sent out, and then 1024 bits of gradation data of the upper bit "2'" are sent out in the same way. As shown in Figure 4, this 1024-bit data consists of the 1st bit, 9th bit, 17th bit...
Block A consists of (8N+1) bit data, 2nd bit, 10th bit, 18th bit... (
Block B consisting of data on the 8N+2)th bit, and blocks C, D, E, F consisting of data on the higher bits in order.
,G.

Hの8ブロフクに区分けされている。そして印字ヘッド
部16での印字はこれらのブロックを基準として行われ
、さらに各ブロックのデータは第4図に示す制御信号5
TROBEI及び5TROBE2により下位64ビツト
と上位64ビツトに分割して印字が可能となっている。
It is divided into 8 blocks of H. Printing by the print head section 16 is performed based on these blocks, and the data of each block is transmitted by a control signal 5 shown in FIG.
TROBEI and 5TROBE2 allow printing by dividing into lower 64 bits and upper 64 bits.

前述したRAM13の記憶領域Aには、第5図に示すよ
うに下位の階調データ「2°」の1ドツト目のデータか
ら順に1024ドツト分のデータが、128バイトのメ
モリ領域に格納されている。
In the storage area A of the RAM 13 mentioned above, as shown in FIG. 5, 1024 dots of data are stored in a 128-byte memory area, starting from the first dot of the lower gradation data "2°". There is.

さらに、上位の階調データ「2′」の1ドツト目のデー
タから順に1024ドツト分のデータが、同様に128
バイトのメモリ領域に格納されている。
Furthermore, 1024 dots of data are similarly 128
Stored in byte memory area.

一方、ドツト数カウンタ14には上記のA、、B・・・
Hの8ブロツクと、それらのブロックを複数台せたA+
D、E+H,B+C,F+GS、A+D+E+H,B+
C+F+G等の各ブロック毎に、夫々のブロックの印字
ドツト数が64ドツトを超えているか否かを記憶するa
、b・・・h、、a+d。
On the other hand, the dot number counter 14 has the above A, B...
8 blocks of H and A+ with multiple of those blocks
D, E+H, B+C, F+GS, A+D+E+H, B+
For each block such as C+F+G, memorize whether the number of printed dots in each block exceeds 64 dots a.
,b...h,,a+d.

e + h −b + c 、、f + g s a 
+ d + e h 1b + c+r+g等のフラグ
レジスタが設けられている。
e + h - b + c,, f + g sa
Flag registers such as +d+eh1b+c+r+g are provided.

そして、各ドツトの上記2ビツトの階調データのいずれ
か、あるいは両方が「1」であるかを判別して、各ブロ
ックの印字ドツト数を計数する。その結果、印字ドツト
数が64ドツトを超えたブロックには、対応するフラグ
レジスタに「1」が設定され、64ドツト以下のブロッ
クに対応するフラグレジスタには「0」が設定される。
Then, it is determined whether one or both of the 2-bit gradation data of each dot is "1", and the number of printed dots in each block is counted. As a result, "1" is set in the corresponding flag register for blocks in which the number of printed dots exceeds 64 dots, and "0" is set in the flag registers corresponding to blocks in which the number of printed dots is less than 64 dots.

また、第6図は上述したRAM13の記憶領域Bの構成
を示す図である。この記憶領域Bの8ビツトのデータの
下位2ビツトに同一ドツトの2ビツトの階調データ「2
1」、「2°」が格納され、上位6ビツトは無効データ
となっている。1024 X2ビツトの印字データは同
図に示すように、アドレス1000 HからのIKバイ
トのメモリ領域に順次格納されている。
Further, FIG. 6 is a diagram showing the configuration of the storage area B of the RAM 13 mentioned above. The lower 2 bits of the 8-bit data in storage area B contain 2-bit gradation data "2" of the same dot.
1" and "2°" are stored, and the upper 6 bits are invalid data. As shown in the figure, 1024 x 2 bits of print data are sequentially stored in a memory area of IK bytes starting from address 1000H.

第1図に戻り、このようにしてRAM13の記憶領域已
に格納されたデータは、CPU12の制御により上記の
ドツト数カウンタ14のフラグレジスタの内容に応じて
、上述した基本ブロックA1B1 ・・・H単位で、あ
るいはそれらのブロックを複数まとめたA+DSE+H
・・・A+D+E+H等のブロック単位でVideoイ
ンタフェース回路15に転送される。そして、それらの
データはVideoインタフェース回路15からプリン
タの印字ヘッド部16に出力され印字が行われる。
Returning to FIG. 1, the data thus stored in the storage area of the RAM 13 is stored in the basic blocks A1B1, . A+DSE+H in units or multiple blocks of these
... are transferred to the video interface circuit 15 in block units such as A+D+E+H. Then, these data are outputted from the video interface circuit 15 to the print head section 16 of the printer and printed.

従って印字−・ソド部16では上記のフラグレジスタの
内容に応じて、印字ドツト数が64ドツトを超えない範
囲で、複数ブロックのデータを同時に印字することがで
き、より高速で印字することができる。
Therefore, depending on the contents of the above-mentioned flag register, the printing section 16 can print multiple blocks of data at the same time, as long as the number of print dots does not exceed 64 dots, and can print at higher speed. .

第7図は印字ヘッド部16の回路の一例を示すものであ
り、Videoインタフェース回路15から出力された
データは512ビツトのシフトレジスタ21に順次転送
される。そしてその転送されたデータは所定のタイミン
グでラッチ回路22にラッチされる。ランチ回路22の
512個の出力端子はそれぞれナントゲートND1〜N
D512に入力する。そして、前半256ドツトに対応
するナントゲートND1〜ND256の他の入力端子に
は印字ヘッドへのデータの出力を制御する制御信号5T
ROBE1が入力し、後半256ドツトに対応するナン
ドゲー)ND257〜ND512の他の入力端子には同
様な働きをする制御信号5TROBE2が入力している
。そしてこれら512個のナントゲートND1〜ND5
12の出力は、同図に示すようにナンドゲー)NDIの
出力が1ドツト目と2ドツト目のヘッドの共通端子に入
力し、ナンドゲー)ND2の出力が3ドツト目と4ドツ
ト目の共通端子に入力し、以下順次各ナントゲートの出
力が対応するヘッドの共通端子に入力する。
FIG. 7 shows an example of the circuit of the print head section 16, in which data output from the video interface circuit 15 is sequentially transferred to a 512-bit shift register 21. The transferred data is then latched by the latch circuit 22 at a predetermined timing. The 512 output terminals of the launch circuit 22 are Nantes gates ND1 to N, respectively.
Input to D512. The other input terminals of the Nant gates ND1 to ND256 corresponding to the first half 256 dots are supplied with a control signal 5T for controlling the output of data to the print head.
ROBE1 is input, and a control signal 5TROBE2 having a similar function is input to other input terminals of NAND games ND257 to ND512 corresponding to the latter 256 dots. And these 512 Nante gates ND1 to ND5
As shown in the figure, the output of 12 is input to the common terminal of the 1st and 2nd dot heads, and the output of ND2 is input to the common terminal of the 3rd and 4th dots. Then, the output of each Nant gate is sequentially input to the common terminal of the corresponding head.

また、1024ドツトの印字ヘッドの、1ドツト目、4
ドツト目、5ドツト目、8ドツト目・・・ (8N+1
)ドツト目、(8N+4)  ドツト目、(8N+5)
ドツト目、(8N+8)  ドツト目の各ヘッドにはヘ
ッド電圧C1が供給され、2ドツト目、3ドツト目、6
ドツト目、7ドント目・・・ (8N+2)ドツト目、
(8N+3)  ドツト目、(8N+6)ドツト目、(
8N+7)  ドツト目にはヘッド電圧C2が供給され
る。また、第4図の説明においてはふれなかったが、同
図においてそれぞれ何ドツト目のデータかを示す数値1
.2・・・1024・・・等の右側のカッコの中に示さ
れている(CI−]、)、(C2−1)  ・・・は、
それらのドントデータが上記のヘッド電圧C1あるいは
C2が供給される何番目の印字ヘッドに出力されるかを
示している。
Also, the 1st and 4th dots of the 1024-dot print head
Dot, 5th dot, 8th dot... (8N+1
) dot, (8N+4) dot, (8N+5)
The head voltage C1 is supplied to each head of the dot, (8N+8), and
Dot, 7th dot... (8N+2) dot,
(8N+3) dot, (8N+6) dot, (
8N+7) Head voltage C2 is supplied to the dot. In addition, although it was not mentioned in the explanation of Figure 4, the numerical value 1 indicates the number of data points in each dot in the figure.
.. (CI-], ), (C2-1) ... shown in parentheses on the right side of 2...1024... etc. are,
These don't data indicate which print head to which the above-mentioned head voltage C1 or C2 is supplied.

すなわち、第8図のタイミングチャートに示すように、
電圧C1、C2を交互に切り変えることにより、512
ドツト毎にヘッドを駆動可能とし、さらに制御信号5T
ROBEI、5TROBE2を交互に切り換えることに
より、前述したようにその512ドツトの下位256ド
ツトと上位256ドツトに2分割して駆動可能としてい
る。
That is, as shown in the timing chart of FIG.
By alternately switching the voltages C1 and C2, 512
The head can be driven dot by dot, and the control signal 5T
By alternately switching ROBEI and 5TROBE2, it is possible to drive the 512 dots by dividing them into two, the lower 256 dots and the upper 256 dots, as described above.

次に以上のような構成に基づいて、ホストコンピュータ
からの印字データの印字ドツト数に応じて複数のブロッ
クのデータをまとめて転送し、その複数ブロックのデー
タを同時に印字する印字制御処理について第9図のフロ
ーチャートを参照して説明する。
Next, based on the above configuration, the ninth section describes a print control process of transferring data of multiple blocks at once according to the number of print dots of print data from the host computer and printing the data of the multiple blocks at the same time. This will be explained with reference to the flowchart shown in the figure.

CPU12はホストコンピュータからの印字データを受
は取ると、前述したようにその1ライン分(1024ド
ツト)の印字データをRAM13の記・憶領域Aに一時
格納すると共に、それらのデータをドツト数カウンタ1
4に出力して印字ドツト数のカウントを行わせる(ステ
ップS1)。そしてそのRAM13の記憶領域Aに記憶
された各2ビツトの階調データで構成される1024x
2ビツトの印字データは、下位2ビツトに階調データ「
2′」、「2°」が記憶され他の上位6ビツトのデータ
は無効データである8ビツトデータに変換されRAM1
3の記憶領域Bに転送される(ステップS、)。
When the CPU 12 receives the print data from the host computer, it temporarily stores the print data for one line (1024 dots) in the memory area A of the RAM 13 as described above, and also stores the data in the dot number counter. 1
4 to count the number of printed dots (step S1). Then, 1024x each consisting of 2-bit gradation data stored in the storage area A of the RAM 13
2-bit print data has gradation data in the lower 2 bits.
2' and 2° are stored, and the other upper 6 bits of data are converted to invalid 8-bit data and stored in RAM1.
The data is transferred to the storage area B of No. 3 (step S).

これらの処理によりホストコンピュータから送られた印
字データは第5図に示すような構成のデータから第6図
に示すようなシリアル出力に対応したデータに変換され
る。
Through these processes, the print data sent from the host computer is converted from data having the configuration shown in FIG. 5 to data corresponding to serial output as shown in FIG. 6.

そして、上記の記憶領域BのデータをVLdeOインタ
フェース回路15に出力する場合には、ドツト数カウン
タ14のフラグレジスタの内容に応じて、どのブロック
のデータを同時に出力するか(間引方法)、さらに同時
に出力するブロック数に基づいてデータの転送回数(間
引回数)を決める(ステップS、)、そしてステップs
3で求めた転送回数に従ってVideoインタフェース
回路15へのデータ転送を行う(ステップSa)。
When the data in the storage area B mentioned above is output to the VLdeO interface circuit 15, it is determined which blocks of data are to be output at the same time (thinning method) according to the contents of the flag register of the dot number counter 14. Determine the number of data transfers (thinning number) based on the number of blocks to be output simultaneously (step S), and step s
Data is transferred to the video interface circuit 15 according to the number of transfers determined in step 3 (step Sa).

Videoインタフェース回路15に転送されたデータ
は、プリンタの印字ヘッド部16に出力され、プリンタ
側で印字ヘッド等のファームウェア制御が行われ印字が
実行される(ステップSS)。
The data transferred to the video interface circuit 15 is output to the print head unit 16 of the printer, and the printer side performs firmware control of the print head and the like to execute printing (step SS).

ここで、上記ステップS3における処理内容を第1θ図
のA、、D、BSHの各ブロワ゛りのデータを例に取り
、詳細に説明する。
Here, the processing contents in step S3 will be explained in detail by taking as an example the data of the blowers A, D, and BSH in FIG. 1θ.

前述したように、ドツト数カウンタ14のフラグレジス
タa、d、  ・・・a+d、  ・・・a+d+e+
hには、対応するブロックの印字ドツト数が64ドツト
を超えたとき「1」が、64ドツト以下のとき「0」が
設定されている。第10図は各フラグレジスタにrlJ
が設定されたときをrOJで、「0」が設定されたとき
を「×」で表わし、さらにそのとき、いっしょに転送す
るブロックの組合せを示している。
As mentioned above, the flag registers a, d, ...a+d, ...a+d+e+ of the dot number counter 14
h is set to ``1'' when the number of printed dots in the corresponding block exceeds 64 dots, and to ``0'' when it is less than 64 dots. Figure 10 shows rlJ in each flag register.
When 0 is set, it is represented by rOJ, and when 0 is set, it is represented by ``x'', and furthermore, the combination of blocks to be transferred together at that time is shown.

第10図(1)に示すように、フラグレジスタa。As shown in FIG. 10 (1), flag register a.

dS6shがすべて「1」、すなわちA、D、E、Hの
各ブロックデータの印字ドツト数がすべて64ドツトを
超えているときには、当然他のレジスタa+d、e+h
、a+d+e+hも「1」であり、この場合にはASD
、E、Hの各ブロックの128ドツト単位で印字データ
が順次転送される。そして、それらブロック単位のデー
タが印字ヘッド部16のラッチ回路22にラッチされる
。このとき、各ブロックの印字ドツト数が64ドツトを
超えているので、各ブロックのデータは制御信号5TR
OBEI及び5TROBE2により下位64ドツト、上
位64ドツトに2分割して印字される。従って、このと
きのデータの転送回数は4回、印字回数は8回となり、
従来と同じ転送回数、印字回数となる。
When dS6sh is all "1", that is, the number of printed dots of each block data of A, D, E, and H is all over 64 dots, of course other registers a+d, e+h
, a+d+e+h is also "1", and in this case ASD
, E, and H, print data is sequentially transferred in units of 128 dots. Then, the data in block units is latched by the latch circuit 22 of the print head section 16. At this time, since the number of printed dots in each block exceeds 64 dots, the data in each block is transmitted by the control signal 5TR.
By OBEI and 5TROBE2, the image is divided into two parts, 64 lower dots and 64 upper dots, and printed. Therefore, the number of data transfers at this time is 4 times, the number of prints is 8 times,
The number of transfers and printing will be the same as before.

また、第10図(2)に示すように、各ブロック単位に
転送するときにも、ブロック単位のフラグa1d、eが
「0」のとき、すなわちASD、Hの各ブロックの印字
ドツト数が64ドツト以下のときには、それらのブロッ
クの128ドツトのデータはブロック単位で同時に印字
可能である。そこでA、DSEのブロックのデータを印
字するときは、制御信号5TROBEI、5TROBE
2を同時にハイレベルとして、ナントゲートND1〜N
D512をすべて開き各ブロックごとのデータを同時に
印字ヘッドに出力し、128ドツトの印字を同時に行う
ことができる。従ってこの場合データの転送回数は4回
と変わらないが、A、D、Hのブロックのデータはブロ
ック単位で同時に印字できるので、印字回数を5回に減
らすことができ、従来より高速で印字することができる
Also, as shown in FIG. 10 (2), when the block unit flags a1d and e are "0" when transferring each block, that is, the number of printed dots in each block of ASD and H is 64. When the number of dots is smaller than 128 dots, the data of 128 dots of those blocks can be printed simultaneously in block units. Therefore, when printing the data of the block of A and DSE, control signals 5TROBEI and 5TROBEI are used.
2 to high level at the same time, Nant gates ND1 to N
By opening all D512s and simultaneously outputting data for each block to the print head, it is possible to print 128 dots at the same time. Therefore, in this case, the number of data transfers remains the same, 4 times, but since the data of blocks A, D, and H can be printed simultaneously in block units, the number of times of printing can be reduced to 5, and printing is faster than before. be able to.

また第11図(1)は上記の各ブロック単位の印字の一
例を示すものであり、同図はブロックB、C1F、Gの
印字も含めて表わしている。この場合、全印字データ1
024ドツトの転送回数は8回、印字回数は最大16回
、最小8回となる。
Further, FIG. 11(1) shows an example of printing in units of each block, and this figure also shows printing in blocks B, C1F, and G. In this case, all print data 1
The number of times 024 dots are transferred is 8 times, and the number of times they are printed is 16 times at maximum and 8 times at minimum.

一方、第10図(3)〜alIに示すように、レジスタ
a+dSe+hのいずれか一方がrOJのとき、すなわ
ち2ブロツクの一方の印字データの印字ドツト数が64
ドツト以下のときには、64ドツト以下である2ブロツ
クの印字データを同時にVideoインタフェース回路
15に転送する6例えば同図11に示すようにレジスタ
a+dが「0」、レジスタe+hが「1」のときは、A
とDのブロックのデータは同時に印字可能なので、1回
目にその2つのブロックのデータをいっしょに転送し、
2回目、3回目にEフ゛ロック、Hフ゛ロックのデータ
をそれぞれ転送する。そして、このときレジスタa+d
、eShが「0」なので、印字ヘッド部16はA+DS
ESHの各転送ブロック単位でラッチされたデータを、
制御信号5TROBEI、5TROBE2で2分割せず
、同時に印字する。
On the other hand, as shown in FIG. 10 (3) to alI, when one of registers a+dSe+h is rOJ, that is, the number of print dots of one print data of two blocks is 64.
When the number of dots is less than 64 dots, two blocks of print data of 64 dots or less are simultaneously transferred to the video interface circuit 15.6 For example, as shown in FIG. 11, when register a+d is "0" and register e+h is "1", A
Since the data of blocks D and D can be printed at the same time, the data of those two blocks are transferred together for the first time.
In the second and third times, the data of E block and H block are transferred respectively. At this time, register a+d
, eSh is "0", so the print head unit 16 is A+DS
The data latched in each transfer block unit of ESH is
Control signals 5TROBEI and 5TROBE2 are used to print simultaneously without dividing into two.

すなわち、この場合データの転送回数は3回、印字回数
も3回となり、ブロック単位の印字に比べてより高速で
印字できる。
That is, in this case, the number of data transfers is three times, and the number of times of printing is also three times, and printing can be performed at a higher speed than printing in blocks.

また、同図(ロ)に示すように、レジスタa+d。In addition, as shown in FIG. 3(b), registers a+d.

e+hが共に「0」で、a+d+e+hが「1」のとき
、すなわちA+D、E+Hのそれぞれ2ブロツクの印字
ドツト数が64ドツト以下のときには、AとDのブロッ
クデータをいっしょに転送し、次にEとHのブロックデ
ータをいっしょに転送する。
When e+h are both "0" and a+d+e+h are "1", that is, when the number of printed dots in each of the two blocks of A+D and E+H is 64 dots or less, the block data of A and D are transferred together, and then the block data of E is transferred. and H block data are transferred together.

この場合には、A+D、E+Hの各ブロックのデータは
それぞれの転送ブロック毎に同時に印字することができ
る。従って転送回数、印字回数は共に2回となる。
In this case, the data of each block of A+D and E+H can be printed simultaneously for each transfer block. Therefore, both the number of times of transfer and the number of times of printing are two.

第11図(2)は上記の2ブロック単位での印字の一例
を示すものであり、同図はA+D、B+C1E+H,F
+Gの各ブロック毎に同時に印字する場合を示している
。この場合転送回数4回、印字回数4回となる。またこ
れらのブロックごとの組合せはヘッドの構造上から予め
決められている。
FIG. 11 (2) shows an example of printing in units of two blocks, and the figure shows A+D, B+C1E+H, F.
This shows the case where each block of +G is printed simultaneously. In this case, the number of transfers is 4 and the number of printing is 4. Further, the combination of these blocks is predetermined based on the structure of the head.

さらに、第10図αlに示すように、レジスタa+(1
+6+hが「0」のときは4ブロック全体の印字ドツト
数が64ドツト以下のときであり、A+D+E+Hの4
ブロツクのデータを1回で転送することができる。また
このとき全体の印字ドツト数が64ドツト以下であるの
で、A+D+E+Hブロックのデータの上位ドツト、下
位ドツト合計512ドツトのデータを同時に1回で印字
することができる。
Furthermore, as shown in FIG. 10 αl, register a+(1
When +6+h is "0", the number of printed dots in the entire 4 blocks is 64 dots or less, and 4 of A+D+E+H
Block data can be transferred in one go. In addition, since the total number of printed dots is 64 or less at this time, a total of 512 dots of upper dots and lower dots of data of the A+D+E+H block can be printed at the same time.

第11図(3)は上記の4ブロック単位での印字例を示
すものであり、同図はA+D+B+HSB+C+F+G
のブロック毎に同時に印字する場合を示している。゛こ
の場合、全印字データ1024ドツトの転送回数、印字
回数は共に2回となり、A、B、・・・Hのブロック単
位での印字に比べ、転送回数は1/4、印字回数は1/
8となっている。
Figure 11 (3) shows an example of printing in units of four blocks, and the figure shows A+D+B+HSB+C+F+G.
This shows the case where each block is printed at the same time.゛In this case, the number of transfers and the number of prints for all 1024 dots of print data are both 2 times, and compared to printing in block units of A, B, ...H, the number of transfers is 1/4 and the number of prints is 1/4.
It is 8.

以上のように上記実施例は、多数のヘッドを有するライ
ンプリンタ等において、送られてくる印字データの印字
ドツト数を、基本となるブロック単位及びそれらブロッ
クを複数組合せたブロック単位で計数して、それらのブ
ロック毎にそのプリンタで同時に印字可能なドツト数を
超えているか否かをレジスタに記憶している。そして、
そのレジスタの内容に応じて複数ブロックのデータをま
とめて転送し、その転送ブロック毎にあるいはその転送
ブロックをさらに分割して同時に印字を行うものである
。従って、プリンタの同時に印字可能な最大印字ドツト
数を増すことなく、すなわち印字ヘッドの電源の電源容
量を大きくすることなく、印字データの印字率(印字ド
ツトの割合)に応じて、同時に多くのドツトデータを印
字で−きるので、小型でより高速で印字できるプリンタ
を実現できる。
As described above, in the above embodiment, in a line printer or the like having a large number of heads, the number of printed dots of the sent print data is counted in units of basic blocks and in units of blocks that are a combination of multiple blocks. For each block, a register stores whether the number of dots exceeds the number of dots that can be simultaneously printed by the printer. and,
A plurality of blocks of data are collectively transferred according to the contents of the register, and printing is performed simultaneously for each transfer block or by further dividing the transfer block. Therefore, without increasing the maximum number of print dots that can be printed simultaneously by the printer, that is, without increasing the power capacity of the print head power supply, many dots can be printed simultaneously according to the printing rate (ratio of print dots) of the print data. Since data can be printed, it is possible to create a printer that is smaller and can print at higher speeds.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、ヘッドの電源容量を大きくすることな
く、簡単な構成でより高速印字の可能な印字制御装置を
実現することができる。
According to the present invention, it is possible to realize a printing control device capable of faster printing with a simple configuration without increasing the power supply capacity of the head.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の原理説明図、 第2図は本発明の一実施例の回路ブロック図、第3図は
階調データの内容を示す図、 第4図は印字データの構成を示す図、 第5図はRAMの記憶領域Aの構成を示す図、第6図は
RAMの記憶領域Bの構成を示す図、第7図は第2図に
示した実施例における印字ヘッド部16の回路ブロック
図、 第8図は第7図の印字ヘッド部の印字のタイミングの一
例を示す図、 第9図は第2図に示した実施例の動作を説明するフロー
チャート、 第10図はフラグレジスタの内容と転送ブロックを示す
図、 第11図は印字ヘッドの印字例を示す図である。 1・・・メモリ、 2・・・計数手段、 3・・・記憶手段、 4・・・印字手段、 5・・・データ制御手段。 特許出願人  富士通機電株式会社 動イγii言免四する70−ナヤート 第 図 第 図 記穂碩:!thB/+構へ錦工図 第 図
Fig. 1 is a diagram explaining the principle of the present invention, Fig. 2 is a circuit block diagram of an embodiment of the present invention, Fig. 3 is a diagram showing the contents of gradation data, and Fig. 4 is a diagram showing the structure of print data. , FIG. 5 is a diagram showing the configuration of the RAM storage area A, FIG. 6 is a diagram showing the configuration of the RAM storage area B, and FIG. 7 is a circuit diagram of the print head section 16 in the embodiment shown in FIG. 2. Block diagram; Figure 8 is a diagram showing an example of the printing timing of the print head section in Figure 7; Figure 9 is a flowchart explaining the operation of the embodiment shown in Figure 2; Figure 10 is a diagram of the flag register. Figure 11 is a diagram showing the contents and transfer blocks, and is a diagram showing an example of printing by the print head. DESCRIPTION OF SYMBOLS 1... Memory, 2... Counting means, 3... Storage means, 4... Printing means, 5... Data control means. Patent Applicant: Fujitsu Machine Electric Co., Ltd. Brocade work diagram for thB/+ structure

Claims (1)

【特許請求の範囲】 入力する印字データを記憶するメモリ(1)と、該印字
データの各ブロックあるいは該ブロックの組み合わせ内
の印字ドット数を計数する計数手段(2)と、 前記各ブロックあるいは該ブロックの組み合わせ内の印
字ドット数が同時に印字可能なドット数を超えないこと
を記憶する記憶手段(3)と、 複数の印字ヘッドからなる印字手段(4)と、前記記憶
手段(3)の出力に応じて前記メモリ(1)の印字デー
タを所定ブロック数分まとめて、前記印字手段(4)に
出力するデータ制御手段(5)とを備えることを特徴と
する印字制御装置。
[Scope of Claims] A memory (1) for storing input print data; a counting means (2) for counting the number of print dots in each block or combination of blocks of the print data; A storage means (3) for storing that the number of printed dots in a combination of blocks does not exceed the number of dots that can be printed simultaneously; a printing means (4) comprising a plurality of print heads; and an output of the storage means (3). A print control device characterized by comprising: data control means (5) for outputting a predetermined number of blocks of print data in the memory (1) together to the print means (4) according to the print data of the memory (1).
JP17806788A 1988-07-19 1988-07-19 Printing controller Pending JPH0229356A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17806788A JPH0229356A (en) 1988-07-19 1988-07-19 Printing controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17806788A JPH0229356A (en) 1988-07-19 1988-07-19 Printing controller

Publications (1)

Publication Number Publication Date
JPH0229356A true JPH0229356A (en) 1990-01-31

Family

ID=16042035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17806788A Pending JPH0229356A (en) 1988-07-19 1988-07-19 Printing controller

Country Status (1)

Country Link
JP (1) JPH0229356A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04101865A (en) * 1990-08-20 1992-04-03 Matsushita Electric Ind Co Ltd Printer driving device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01242270A (en) * 1988-03-25 1989-09-27 Yonezawa Nippon Denki Kk Printing system in line thermal printer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01242270A (en) * 1988-03-25 1989-09-27 Yonezawa Nippon Denki Kk Printing system in line thermal printer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04101865A (en) * 1990-08-20 1992-04-03 Matsushita Electric Ind Co Ltd Printer driving device

Similar Documents

Publication Publication Date Title
JPS60258589A (en) Character/graphic display circuit
JPH0560425B2 (en)
JPH0229356A (en) Printing controller
JPS60124257A (en) Signal processor
EP0481621A2 (en) Information processing apparatus and method
US5793939A (en) Print controlling apparatus
US5949442A (en) Display device in which display information is smoothly scrolled
JPS62212164A (en) Printer
JP2715077B2 (en) Printing equipment
JPS60168677A (en) Rule image generator
JPH0744644B2 (en) Color image processor
JP2924581B2 (en) Printer memory control circuit
JP2557630B2 (en) Image reduction device
JP3509354B2 (en) Image forming device
JPS63188052A (en) Recorder
JP4325838B2 (en) Parallel printing method and parallel printing apparatus
JPH01155461A (en) Data processor
JPS6381052A (en) Vertical and horizontal conversion device
JP2720444B2 (en) Color printer device
JPH03224758A (en) Multivalued expression device
JPS62173854A (en) Density conversion circuit
JPH09163142A (en) Gradation data compressed transfer system for printer
JPH077999B2 (en) Divided drive system such as facsimile
JPH01218837A (en) Color printer
JPH0670181A (en) Facsimile equipment