JPH02283170A - 実数ディジタルデータXjのブロックにより表わされるイメージの圧縮の方法 - Google Patents
実数ディジタルデータXjのブロックにより表わされるイメージの圧縮の方法Info
- Publication number
- JPH02283170A JPH02283170A JP4428590A JP4428590A JPH02283170A JP H02283170 A JPH02283170 A JP H02283170A JP 4428590 A JP4428590 A JP 4428590A JP 4428590 A JP4428590 A JP 4428590A JP H02283170 A JPH02283170 A JP H02283170A
- Authority
- JP
- Japan
- Prior art keywords
- subtraction
- terms
- addition
- term
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 20
- 238000004364 calculation method Methods 0.000 claims abstract description 7
- 238000007792 addition Methods 0.000 claims description 24
- 241000255777 Lepidoptera Species 0.000 claims 3
- 230000006835 compression Effects 0.000 abstract description 3
- 238000007906 compression Methods 0.000 abstract description 2
- 230000009466 transformation Effects 0.000 description 10
- 238000004422 calculation algorithm Methods 0.000 description 6
- 241000510032 Ellipsaria lineolata Species 0.000 description 5
- 238000011144 upstream manufacturing Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000000844 transformation Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000205 computational method Methods 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 101150108611 dct-1 gene Proteins 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002966 varnish Substances 0.000 description 1
- 239000013598 vector Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
- G06F17/147—Discrete orthonormal transforms, e.g. discrete cosine transform, discrete sine transform, and variations therefrom, e.g. modified discrete cosine transform, integer transforms approximating the discrete cosine transform
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Mathematical Analysis (AREA)
- Data Mining & Analysis (AREA)
- Computational Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Optimization (AREA)
- Theoretical Computer Science (AREA)
- Discrete Mathematics (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Algebra (AREA)
- Complex Calculations (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の背景
技術分野
この発明はディジタルデータからのディスクリート余弦
変換の実時間計算のための方法および装置に関する。そ
れは音声およびイメージ処理での使用に適当である。そ
れはイメージコーディングの分野で、それに限られるも
のではないけれども、とりわけ重要な応用である゛こと
がわかる。とりわけ電話ネットワークによるイメージの
伝送の現在の傾向は、長さ8×8の2次元のディスクリ
ート余弦変換(DCTに短縮される)の使用に向かって
いるように思われる。他の応用のために、16×162
次元DCTが好ましいと思われる。そのときイメージは
独立して処理される16Xj6ピクセルのブロックに細
分される。
変換の実時間計算のための方法および装置に関する。そ
れは音声およびイメージ処理での使用に適当である。そ
れはイメージコーディングの分野で、それに限られるも
のではないけれども、とりわけ重要な応用である゛こと
がわかる。とりわけ電話ネットワークによるイメージの
伝送の現在の傾向は、長さ8×8の2次元のディスクリ
ート余弦変換(DCTに短縮される)の使用に向かって
いるように思われる。他の応用のために、16×162
次元DCTが好ましいと思われる。そのときイメージは
独立して処理される16Xj6ピクセルのブロックに細
分される。
DCTを計算するための方法は、2つの条件を満たすと
なおいっそう申し分なくよく、すなわちプログラムされ
た実装または必要とされる半導体領域の場合に、布線実
装の場合に、必要とされる計算の量は、ソフトウェアの
複雑さを低減するようにできるだけ少なくなければなら
ない。方法はより容易な物理的実装のために、同じ基本
材料で、異なった大きさの、および規則正しい特性のD
CTを得るのを可能にする再帰特性を持たなければなら
ない。
なおいっそう申し分なくよく、すなわちプログラムされ
た実装または必要とされる半導体領域の場合に、布線実
装の場合に、必要とされる計算の量は、ソフトウェアの
複雑さを低減するようにできるだけ少なくなければなら
ない。方法はより容易な物理的実装のために、同じ基本
材料で、異なった大きさの、および規則正しい特性のD
CTを得るのを可能にする再帰特性を持たなければなら
ない。
最後に、そのような結果は標準に関して最大の許容され
るエラー標準を考慮にいれながら到達されなければなら
ない。この条件はエンコーダとデコーダとの間の両立性
を達するために是非なく満たされなければならず、一方
は提案された方法を用い、他方は別の方法を用いる。
るエラー標準を考慮にいれながら到達されなければなら
ない。この条件はエンコーダとデコーダとの間の両立性
を達するために是非なく満たされなければならず、一方
は提案された方法を用い、他方は別の方法を用いる。
先行技術
現在まで、必要とされる演算の数に関して最も好ましい
と思われたアルゴリズムはおそらく東芝のそれ(JP−
A−62−61,159)であり、それは11個の乗算
および29個の加算を使って長さ8のDCTを計算する
のを可能にする。しかしアルゴリズムは望ましい再起性
および規則性を有さない。
と思われたアルゴリズムはおそらく東芝のそれ(JP−
A−62−61,159)であり、それは11個の乗算
および29個の加算を使って長さ8のDCTを計算する
のを可能にする。しかしアルゴリズムは望ましい再起性
および規則性を有さない。
「聴覚音声および信号処理に関するI EEE会報(I
EEE Transactions onAccous
Nc 5pecch and Signal Proc
essing ) J、1984年12月、ASSP−
32巻、6号、1243頁、Byeong GLee
(リー)氏による論文[ディスクリート余弦変換を計
算する新しいアルゴリズム(A New Agar目h
fflTo Compu+e The Discret
e Co51ne Transform) Jに記述さ
れた方法がまた知られているが、それは再帰性および規
則性の所望の特性を有するが、しかし東芝アルゴリズム
より多い演算を必要とし、長さ8のDCTは13個の乗
算および28個の加算を必要とする。東芝アルゴリズム
に関して差が小さいとはいえ、速度および複雑さが本質
的な要因であるとき、特に2次元DCTを実時間で使用
するのが必要であるとき、それは決定的である。この事
例は特に実時間イメージ圧縮ソフトウェアについて知ら
れ、それにおいて最小の数の命令および最小のイメージ
圧縮電子システムがいやおうなく求められ、必要とされ
る集積回路領域を減少するための最小の数の構成要素を
持つ。
EEE Transactions onAccous
Nc 5pecch and Signal Proc
essing ) J、1984年12月、ASSP−
32巻、6号、1243頁、Byeong GLee
(リー)氏による論文[ディスクリート余弦変換を計
算する新しいアルゴリズム(A New Agar目h
fflTo Compu+e The Discret
e Co51ne Transform) Jに記述さ
れた方法がまた知られているが、それは再帰性および規
則性の所望の特性を有するが、しかし東芝アルゴリズム
より多い演算を必要とし、長さ8のDCTは13個の乗
算および28個の加算を必要とする。東芝アルゴリズム
に関して差が小さいとはいえ、速度および複雑さが本質
的な要因であるとき、特に2次元DCTを実時間で使用
するのが必要であるとき、それは決定的である。この事
例は特に実時間イメージ圧縮ソフトウェアについて知ら
れ、それにおいて最小の数の命令および最小のイメージ
圧縮電子システムがいやおうなく求められ、必要とされ
る集積回路領域を減少するための最小の数の構成要素を
持つ。
実時間DCT計算のための多数の他の方法が知られ、た
とえば参照が、それがまた方法を実施するための回路を
図示する米国特許第4. 385゜363号に、および
IEEE、l5CAS 88.1953ないし19
56頁、ラーフラ(Loelflea)氏らによる論文
「カスタムDSPチップのためのアルゴリズムアーキテ
クチャマツピング」になされ得る。
とえば参照が、それがまた方法を実施するための回路を
図示する米国特許第4. 385゜363号に、および
IEEE、l5CAS 88.1953ないし19
56頁、ラーフラ(Loelflea)氏らによる論文
「カスタムDSPチップのためのアルゴリズムアーキテ
クチャマツピング」になされ得る。
発明の概要
この発明の目的は、上記に述べられたByung GL
ee氏による論文で記述された利点を有するが、しかし
減少された数の演算を必要とするDCT計算のための方
法を提供することである。
ee氏による論文で記述された利点を有するが、しかし
減少された数の演算を必要とするDCT計算のための方
法を提供することである。
この目的のため、この発明は特に、数により表わされる
実数(複素数に対立するものとして)ディジタルデータ
XJからの実時間DCT計算の方法を提供し、j6(0
,、2n−1)が、2n−2並列変換のステージを含み
、各々は4つの入力データに関係し、 各変換が、 a) 2つの加算減算を含み、各々は2つの入力デー
タについてなされ、さらに b) それぞれ因数、すなわち C3,(C2)−1 CL、 (C2)−1 によりステップ(a)の減算により得られる項について
の2つの乗算と、 C) ステップa)およびb)の結果についての2つの
加算減算と、 d) C2でのC)で得られる減算の項の1つの乗算
と、 e) C2により乗算される減算の項および対応する
加算の項の加算とを含むことを特徴とし、変換の出力係
数は加算(e)の結果、および関連した加算の項および
ステップC)の間に得られた残余の加算減算項からなり
、 要素Ciは1/(2cos [iπ/8])に等しい
。
実数(複素数に対立するものとして)ディジタルデータ
XJからの実時間DCT計算の方法を提供し、j6(0
,、2n−1)が、2n−2並列変換のステージを含み
、各々は4つの入力データに関係し、 各変換が、 a) 2つの加算減算を含み、各々は2つの入力デー
タについてなされ、さらに b) それぞれ因数、すなわち C3,(C2)−1 CL、 (C2)−1 によりステップ(a)の減算により得られる項について
の2つの乗算と、 C) ステップa)およびb)の結果についての2つの
加算減算と、 d) C2でのC)で得られる減算の項の1つの乗算
と、 e) C2により乗算される減算の項および対応する
加算の項の加算とを含むことを特徴とし、変換の出力係
数は加算(e)の結果、および関連した加算の項および
ステップC)の間に得られた残余の加算減算項からなり
、 要素Ciは1/(2cos [iπ/8])に等しい
。
長さ4の変換の場合、すなわちn=2の状態で、変換は
上記の演算だけで得られる。
上記の演算だけで得られる。
長さ8の変換の場合に、方法は上記に規定された型の2
つの変換を伴い、並列に実行され、そのように形成され
たステージに対して加算減算および乗算演算を伴う入力
段が先行し、加算のみを伴う出力段が後続する。
つの変換を伴い、並列に実行され、そのように形成され
たステージに対して加算減算および乗算演算を伴う入力
段が先行し、加算のみを伴う出力段が後続する。
長さが各々2倍になることについて、方法は付加的な入
力段および付加的な出力段を含む。
力段および付加的な出力段を含む。
ディスクリート余弦変換について真であることが、また
対応する逆余弦関数変換、またはDCT=1について有
効なままである。
対応する逆余弦関数変換、またはDCT=1について有
効なままである。
この発明は、非制限的例として与えられた特定の実施例
の次の説明からよりよく理解されるであろう。
の次の説明からよりよく理解されるであろう。
下文において、ディスクリート余弦変換(DCT)を計
算する方法が説明され、それはディジタルデータが処理
されることになる全ての場合に適用可能である。そのよ
うなデータはたとえばバイナリワードであり得、各々は
たとえば画像の一部または全部を表わすピクセルのブロ
ックの中の1つのピクセルの輝度またはクロミナンスの
ような特徴を表わす。参照が、DCTの基本の説明およ
びCCITTベースラインと両立するDCTの種々のプ
ロセッサがベースの実装について、上記に示された参照
になされ得る。
算する方法が説明され、それはディジタルデータが処理
されることになる全ての場合に適用可能である。そのよ
うなデータはたとえばバイナリワードであり得、各々は
たとえば画像の一部または全部を表わすピクセルのブロ
ックの中の1つのピクセルの輝度またはクロミナンスの
ような特徴を表わす。参照が、DCTの基本の説明およ
びCCITTベースラインと両立するDCTの種々のプ
ロセッサがベースの実装について、上記に示された参照
になされ得る。
好ましい実施例の詳細な説明
この発明により提供される利点をよりよくはつきりさせ
るために、り一部の計算方法の構造が最初に想起される
であろうが、完全な記述は上記の論文に見出され得る。
るために、り一部の計算方法の構造が最初に想起される
であろうが、完全な記述は上記の論文に見出され得る。
長さ8の変換に適用されるとき、この方法は第1図のグ
ラフにより表わされ得る。その図において、ディジタル
入力データはX01Xj、・・・、X7として、DCT
係数はFOl・・・、Fl、・・・、Flとして示され
る。
ラフにより表わされ得る。その図において、ディジタル
入力データはX01Xj、・・・、X7として、DCT
係数はFOl・・・、Fl、・・・、Flとして示され
る。
第1図において、2つの入力データから生じる[蝶形J
(buHetllies ) 、2つの入力の和お
よび差が通常の方法で図示される。係数Cは、それに関
してそれらが図示される出力の乗数であり、それで2つ
の入力値Xおよびyについて、出力値y+xおよびC(
y−x)が次の表現により図示される。
(buHetllies ) 、2つの入力の和お
よび差が通常の方法で図示される。係数Cは、それに関
してそれらが図示される出力の乗数であり、それで2つ
の入力値Xおよびyについて、出力値y+xおよびC(
y−x)が次の表現により図示される。
Ciと参照符号をつけられた係数の値は、長さ8の変換
について、 C1=1/ (2cos iπ/16)である。
について、 C1=1/ (2cos iπ/16)である。
第1図のグラフの係数04は、
分母としてcos tπ/8がcos iπ/16
の代わりである、係数02があるであろうものに、およ
び 分母としてCOS π/32で、係数C8があるであ
ろうものに等しいということが指摘されるべきである。
の代わりである、係数02があるであろうものに、およ
び 分母としてCOS π/32で、係数C8があるであ
ろうものに等しいということが指摘されるべきである。
最後に、2つの入力値の和y+xまたはデータ、すなわ
ち加算演算は、 として図示される。
ち加算演算は、 として図示される。
第1図のグラフは2つのサブグラフを含むと考えられて
もよく、各々は破線フレーム10により示される、長さ
4の変換に対応する。
もよく、各々は破線フレーム10により示される、長さ
4の変換に対応する。
上に述べられたように、グラフの再帰性および規則性が
なくなることなく、必要とされる演算の数を減少するこ
とが望まれる。そのために、第2図に図示された等価規
則が使用された。
なくなることなく、必要とされる演算の数を減少するこ
とが望まれる。そのために、第2図に図示された等価規
則が使用された。
規則1および3を適用することにより、第3図に図示さ
れるグラフ表現が得られ、すなわち規則1によれば、蝶
形の2つの出力における係数04による乗算は、第1図
の破線矢印により図示されるように、2つの入力におけ
る同じ乗算により置換され得る。これらの入力はすぐ上
流におかれた蝶形ステージの加算の出力により形成され
るので、第3図の連続的な線の矢印により図示されるよ
うに、減算の出力がC4−1により乗算されるとすれば
、係数04は上流の蝶形ステーンの入力へさらに移され
得る。
れるグラフ表現が得られ、すなわち規則1によれば、蝶
形の2つの出力における係数04による乗算は、第1図
の破線矢印により図示されるように、2つの入力におけ
る同じ乗算により置換され得る。これらの入力はすぐ上
流におかれた蝶形ステージの加算の出力により形成され
るので、第3図の連続的な線の矢印により図示されるよ
うに、減算の出力がC4−1により乗算されるとすれば
、係数04は上流の蝶形ステーンの入力へさらに移され
得る。
入力データXiは、1/、/1に等しい、乗算係数また
は因数04により乗算されるということが理解され得る
。しかしそのような乗算はまた出力係数Fiについてな
され得、なぜなら使用される関数は蝶形であるからであ
り、それは示されなかった。さらに2次元DCTを計算
するのが望まれるよくある場合には、C4による2つの
カスケード乗算は同じ点でなされなければならず、それ
は(C4)2により、すなわち2−1により乗算するの
と同等であり、すなわちそのような乗算は簡単なシフト
であり補足的な計算回路または計算サイクルを必要とし
ない。第3図のグラフの中の入力乗算はそのとき完全に
省略されてもよい。
は因数04により乗算されるということが理解され得る
。しかしそのような乗算はまた出力係数Fiについてな
され得、なぜなら使用される関数は蝶形であるからであ
り、それは示されなかった。さらに2次元DCTを計算
するのが望まれるよくある場合には、C4による2つの
カスケード乗算は同じ点でなされなければならず、それ
は(C4)2により、すなわち2−1により乗算するの
と同等であり、すなわちそのような乗算は簡単なシフト
であり補足的な計算回路または計算サイクルを必要とし
ない。第3図のグラフの中の入力乗算はそのとき完全に
省略されてもよい。
その後再び規則2および3を適用することにより、長さ
8の変換について、第4図のグラフが得られ、それは(
2)”’による乗算を除いて、係数Fiを供給する。
8の変換について、第4図のグラフが得られ、それは(
2)”’による乗算を除いて、係数Fiを供給する。
8ステージグラフがこのように得られ、3つのユニット
を含み、各々は蝶形のステージ、乗算器ステージ、それ
から2つの加算器ステージを有するということが理解さ
れ得る。全体は11個の乗算および29個の加算を必要
とし 2172での乗算因数を除いては、単一次元DC
Tを伝える。
を含み、各々は蝶形のステージ、乗算器ステージ、それ
から2つの加算器ステージを有するということが理解さ
れ得る。全体は11個の乗算および29個の加算を必要
とし 2172での乗算因数を除いては、単一次元DC
Tを伝える。
第5図は、長さ8の変換を決定するための方法から長さ
16の変換へ変化するのが容易であるということを図示
する。
16の変換へ変化するのが容易であるということを図示
する。
関係する値の数が2倍にされるときはいつでも、2つの
入力ステップおよび1つの出力ステップを付加すること
が必要である。
入力ステップおよび1つの出力ステップを付加すること
が必要である。
第5図において、長さ4の変換を計算するためのグラフ
の1つが10aとして示されて、係数Cの添字は長さ1
6の変換に対応する完全なグラフに簡単に適合され、し
たがって、 Cj=1/(2cos iπ/32)である。
の1つが10aとして示されて、係数Cの添字は長さ1
6の変換に対応する完全なグラフに簡単に適合され、し
たがって、 Cj=1/(2cos iπ/32)である。
より一般的に、29点から計算される変換について、係
数Ciの値はC1=1/(2C03iπ/2”’)であ
ろう。
数Ciの値はC1=1/(2C03iπ/2”’)であ
ろう。
第5図に図示されるグラフにおいて、長さ8の変換を計
算するための2つのグラフがあり、そのうちの1つは1
点鎖線フレーム12により示される。1組の2つのステ
ージが上流に付加される(蝶形ステージおよび乗算器ス
テージ)ということがここで再び理解され得る。加算器
ステージおよび混合ステージがさらに下流に設けられる
。
算するための2つのグラフがあり、そのうちの1つは1
点鎖線フレーム12により示される。1組の2つのステ
ージが上流に付加される(蝶形ステージおよび乗算器ス
テージ)ということがここで再び理解され得る。加算器
ステージおよび混合ステージがさらに下流に設けられる
。
グラフに沿った各レベルにおいて、サブグラフの1つは
他のものかられずかに異なる。FOを伝える4つの点と
関係する変換はC4−1による乗算器(第4図)、また
は08−1による乗算器(第5図)をまったく含まない
ということが図面で理解され得る。しかし実際それは1
による乗算と等価であり、それで恒等であると考えられ
得る。
他のものかられずかに異なる。FOを伝える4つの点と
関係する変換はC4−1による乗算器(第4図)、また
は08−1による乗算器(第5図)をまったく含まない
ということが図面で理解され得る。しかし実際それは1
による乗算と等価であり、それで恒等であると考えられ
得る。
2次元DCTは、メモリと関連して、上記の型の数個の
回路を並列の関係に相互に接続することにより従来通り
計算されてもよい。
回路を並列の関係に相互に接続することにより従来通り
計算されてもよい。
できるだけ少なくなければならないビットの散開の最も
よい妥協、および必要とされる正確さを探すのはさらに
望ましい。所与の数のビットで、あふれのりスフなしに
最もよい計算正確度に達するように、そのことは乗算定
数因数の、グラフの各点のデータのフネーマットを最適
化することを伴う。
よい妥協、および必要とされる正確さを探すのはさらに
望ましい。所与の数のビットで、あふれのりスフなしに
最もよい計算正確度に達するように、そのことは乗算定
数因数の、グラフの各点のデータのフネーマットを最適
化することを伴う。
16点の単一次元DCTの場合には、最も近い値に丸め
られた状態で、12の位のビットにわたる乗算定数因数
を符号化することがしばしば有利である。符号化システ
ムにより課された条件でのコンピュータシミュレーショ
ンは、13のビットの使用が正確度においてまったく著
しい改良をもたらさないこと、および11のビットの使
用が結果に著しく有害に影響するということを示す。
られた状態で、12の位のビットにわたる乗算定数因数
を符号化することがしばしば有利である。符号化システ
ムにより課された条件でのコンピュータシミュレーショ
ンは、13のビットの使用が正確度においてまったく著
しい改良をもたらさないこと、および11のビットの使
用が結果に著しく有害に影響するということを示す。
そのことは次の2進化表現を採用することとなる。
(以下余白)
内部データの16のコーディングビットの最大の使用は
、あふれなしの最大の正確度を有するのになされる。
、あふれなしの最大の正確度を有するのになされる。
直接(逆よりもむしろ)DCTの場合には、入力データ
(Xi)がレンジ[−1,+1]で変化すると仮定すれ
ば、グラフの各ノードにおいてデータ変化間隔を見出す
ことが可能である。
(Xi)がレンジ[−1,+1]で変化すると仮定すれ
ば、グラフの各ノードにおいてデータ変化間隔を見出す
ことが可能である。
実際1つのステージから次への通過はマトリックス乗算
により表わされ得る。もしステージの左手(上流)およ
び右手(下流)データのベクトルがGおよびDにより示
されるならば、 G=MD と書くことが可能であり、ここにMはステージと関連し
たマトリックスである。
により表わされ得る。もしステージの左手(上流)およ
び右手(下流)データのベクトルがGおよびDにより示
されるならば、 G=MD と書くことが可能であり、ここにMはステージと関連し
たマトリックスである。
グラフの入力からステージのどれか1つの出力へ通過す
るためのマトリックスは、連続する関連したマトリック
スの積を形成することにより、そのように計算され得る
。このことはグラフのノードの各々に達せられ得る最大
値を計算するのを可能にする。
るためのマトリックスは、連続する関連したマトリック
スの積を形成することにより、そのように計算され得る
。このことはグラフのノードの各々に達せられ得る最大
値を計算するのを可能にする。
結果の最良の正確度に導く解法は、グラフのノードの各
々におけるフォーマットを最適化することにある。しか
しそれは最適化がステージごとに得られる解法よりも複
雑な制御を必要とし、この理由で第2の解法が一般的に
使用されるであろう。
々におけるフォーマットを最適化することにある。しか
しそれは最適化がステージごとに得られる解法よりも複
雑な制御を必要とし、この理由で第2の解法が一般的に
使用されるであろう。
次の表は第4図に図示されたグラフの8つのステージの
各々における最大ダイナミックレンジの数列を図示する
。
各々における最大ダイナミックレンジの数列を図示する
。
(ニス丁を、0)
ステージ 間隔
ダイナミックレンツ0(入力) −1,+1[2 1(+/−) −2,+2[42(x)
−5、+26.、.5.+26.、 10
.25.。
ダイナミックレンツ0(入力) −1,+1[2 1(+/−) −2,+2[42(x)
−5、+26.、.5.+26.、 10
.25.。
3(+/−) −6,145,、,6,+45
.、 12.29゜4 (X) −
7J91.、.7.391.、 14.7g、。
.、 12.29゜4 (X) −
7J91.、.7.391.、 14.7g、。
5 (+/−) −10,45,、,1G、
451. 20.906(x) −1
2,93,、,12,93,、25,8?、。
451. 20.906(x) −1
2,93,、,12,93,、25,8?、。
7 (+) [−12,931,112,
93,、25,8?。
93,、25,8?。
8’ (+) [−8,+8[+6第1の
解法は、4つの最上位のビットがガードビットとして予
約された状態で(すなわちゼロで)16のビットにわた
りグラフの入力でデータをフォーマットすることにある
。16ビツトワード以内の使用されるビットのセンタリ
ングは計算の間一定のままであり、どんなあふれも起こ
り得ず、なぜなら最大ダイナミックレンジは入力ダイナ
ミックレンジより16倍未満大きいからである。4つの
予約されたビットはステージ6で発生するかもじれない
最大可能値を符号化するのを可能にする。
解法は、4つの最上位のビットがガードビットとして予
約された状態で(すなわちゼロで)16のビットにわた
りグラフの入力でデータをフォーマットすることにある
。16ビツトワード以内の使用されるビットのセンタリ
ングは計算の間一定のままであり、どんなあふれも起こ
り得ず、なぜなら最大ダイナミックレンジは入力ダイナ
ミックレンジより16倍未満大きいからである。4つの
予約されたビットはステージ6で発生するかもじれない
最大可能値を符号化するのを可能にする。
もう1つの解法は、最上位のガード(予約された)MS
Bがないデータ(すなわち先行する事例と比べて、16
により乗算されるデータ)をグラフの入力で呈すること
にあり、それはより多くのビットおよび高められた正確
度を有するのを可能にする。
Bがないデータ(すなわち先行する事例と比べて、16
により乗算されるデータ)をグラフの入力で呈すること
にあり、それはより多くのビットおよび高められた正確
度を有するのを可能にする。
ステージ1は2により除算される結果をそのとき伝えな
ければならず、ステージ2は4により除算される結果を
伝えなければならず、ステージ5は2により除算される
結果を伝えなければならない。
ければならず、ステージ2は4により除算される結果を
伝えなければならず、ステージ5は2により除算される
結果を伝えなければならない。
このように16による除算が全体で得られ、グラフの出
力における結果は前の解法に関する限りではセンタリン
グされる。そのときあふれはあるはずがなく、結果の正
確度は先行する事例よりよい。
力における結果は前の解法に関する限りではセンタリン
グされる。そのときあふれはあるはずがなく、結果の正
確度は先行する事例よりよい。
結果の正確度と実装の簡単さとの間のよい妥協は、3つ
の「ガード」最上位ビットをもつデータを提示すること
、および2により除算される結果を伝えるステージ5を
設けることにあるということを、別の可能な事例のデイ
ジタルシミュレーンヨンが図示し、すなわち2次元DC
Tの場合に[行jDcTの入力においてデータのために
3つのガードMSBを有するように、4による除算がそ
のとき[ラインJ DCTと「行J DCTとの間で果
たされるであろう。
の「ガード」最上位ビットをもつデータを提示すること
、および2により除算される結果を伝えるステージ5を
設けることにあるということを、別の可能な事例のデイ
ジタルシミュレーンヨンが図示し、すなわち2次元DC
Tの場合に[行jDcTの入力においてデータのために
3つのガードMSBを有するように、4による除算がそ
のとき[ラインJ DCTと「行J DCTとの間で果
たされるであろう。
逆のDCTまたはD CT−1の場合には、DからGへ
の通過(逆の変換)はD= ’MGである。グラフのノ
ードの各々に現われそうな最大値は再び計算されてもよ
い。各ステージにおける最大ダイナミックレンジの数列
の表は以下のとおりである。
の通過(逆の変換)はD= ’MGである。グラフのノ
ードの各々に現われそうな最大値は再び計算されてもよ
い。各ステージにおける最大ダイナミックレンジの数列
の表は以下のとおりである。
(以下余白)
ステージ 間 隔
ダイナ:ブクレノノ9(入力)[−1,+1[2 8(+) [−1,28+、、、1.28+
、、[2,5627(+) [−1,617
,、,1,617,、[3,2346(x)
[−1,281,、,1,281,、[2,5625
(+/−) −1,536,、、l、536.
、 3.0724、(x) −1,3
87,、、I。3117.、 2.7743 (
+/−) −1,961,、、,961,、3
,923,。
ダイナ:ブクレノノ9(入力)[−1,+1[2 8(+) [−1,28+、、、1.28+
、、[2,5627(+) [−1,617
,、,1,617,、[3,2346(x)
[−1,281,、,1,281,、[2,5625
(+/−) −1,536,、、l、536.
、 3.0724、(x) −1,3
87,、、I。3117.、 2.7743 (
+/−) −1,961,、、,961,、3
,923,。
2 (x) [−i、+1[21(+/−
) −1,+l[2人力に他のどんなセンタリ
ングもなしに、単一の「ガード」ビットをもつデータを
提示することがそれなら十分である。
) −1,+l[2人力に他のどんなセンタリ
ングもなしに、単一の「ガード」ビットをもつデータを
提示することがそれなら十分である。
得られる計算正確度は、とりわけ逆のDCTが後続する
直接のDCTの場合に、CCITTにより予見される標
準と完全に両立するということをシミュレーションは図
示する。
直接のDCTの場合に、CCITTにより予見される標
準と完全に両立するということをシミュレーションは図
示する。
必要とされる別のオペレータは商業的に入手可能な構成
要素により形成されてもよい。好ましい結果と結合した
、最小の数の乗算器および算術演算子の観点から、記述
されたようなりCTは、2次元DCTおよび2次元D
CT−1のカスケードされた配置のための不整合エラー
が避けられなければならない応用での使用にとりわけ適
当である。
要素により形成されてもよい。好ましい結果と結合した
、最小の数の乗算器および算術演算子の観点から、記述
されたようなりCTは、2次元DCTおよび2次元D
CT−1のカスケードされた配置のための不整合エラー
が避けられなければならない応用での使用にとりわけ適
当である。
第1図は上に記述されたり一部の方法に従う長さ8のD
CTを計算するためのグラフである。 第2図はグラフ変換規則を図解する。 第1図と同様の第3図および第4図はそれぞれ、リー氏
のそれの可能な修正を示すグラフ、および長さ8のDC
Tの計算のためのこの発明に従うグラフである。 第5図はこの発明に従う長さ16のDCTの計算のため
のグラフである。 図においてX。ないしX7は入力データであり、Foな
いしF7はDCT係数である。
CTを計算するためのグラフである。 第2図はグラフ変換規則を図解する。 第1図と同様の第3図および第4図はそれぞれ、リー氏
のそれの可能な修正を示すグラフ、および長さ8のDC
Tの計算のためのこの発明に従うグラフである。 第5図はこの発明に従う長さ16のDCTの計算のため
のグラフである。 図においてX。ないしX7は入力データであり、Foな
いしF7はDCT係数である。
Claims (3)
- (1)実数ディジタルデータX_jのブロックにより表
わされるイメージの圧縮の方法であって、jは各ブロッ
クにおいて連続的な値0、1、・・・、2^n^−−1
を有する整数であって、nは少なくとも2に等しい整数
であって、少なくとも1つの相の2^n^−^2並列計
算を含む複数個の相の中の各前記ブロックの中に前記デ
ータの実時間計算DCT係数を含み、各々は4つの入力
データと関係しかつ4つの出力データを与え、前記計算
の各々は、(a)前記4つの入力データの2つのそれぞ
れのものについて各々、2つの加算の中間項および2つ
の減算の中間項を生成するための、2つの加算減算と、 (b)それぞれ因数、 C3.(C2)^−^1 C1.(C2)^−^1 により、ステップ(a)の間に得られる2つの中間の減
算の項についての2つの乗算と、 (c)ステップ(a)から結果として生じる1つの前記
加算の項およびステップ(b)の間に乗算される1つの
減算の項について各々、2つの第2の加算の項および2
つの第2の減算の項を生成するための2つの加算減算と
、 (d)(c)で得られる第2の減算の項の1つの因数C
2による乗算と、 (e)ステップ(d)で因数C2により乗算される第2
の減算の項と、ステップ(c)から結果として生じるそ
れぞれの第2の加算の項との加算とを含み、 前記出力データは、加算(e)の結果、それぞれの減算
の項およびステップ(c)の間に得られる他の2つの第
2の加算のおよび減算の項からなり、 因数Ciの各々は1/(2cos[iπ/8])に等し
い方法。 - (2)jが0と2^n−1との間のどんな値もとる整数
である、複数個の実数ディジタルデータX_jからのデ
ィスクリート余弦変換の係数の実時間計算のための装置
であって、 (a)各々が2つの入力項の加算および減算により得ら
れる2つの出力項を与えるための2つの計算蝶形と、 (b)前記蝶形により実行される減算の結果を受取るよ
うに接続されかつ減算の項をそれぞれC3.(C2)^
−^1 C1.(C2)^−^1 により乗算する2つの乗算器と、 (c)前記乗算器の出力を受取るように接続され加算の
項および減算の項を供給するための2つの付加的な蝶形
と、 (d)付加的な蝶形により伝えられる減算の項の1つを
C2で乗算するための乗算器と、(e)C2により乗算
されるような減算の項およびそれぞれの加算の項を受取
るように接続されかつ2つの入力の和を供給するための
加算器とを有する少なくとも1つの基本的な計算モジュ
ールを含み、 各々のCiは1/(2cos.[iπ/8])に等しい
装置。 - (3)イメージのピクセルを表わす実数ディジタル入力
データX_jのブロックから実時間でディスクリート余
弦変換係数を計算するための方法であって、jは全体の
値0、・・・、2^3−1を有する整数であって、 (a)4つの第1の蝶形回路において前記入力データX
_jの4つのそれぞれの組合せを加算しかつ減算し4つ
の第1の加算の項および4つの第1の減算の項を供給す
るステップと、 (b)各係数Ciが1/(2cos.i /16)に等しい、それぞれの係数C1、C3、C7、
およびC5で前記第1の減算の項を乗算し、4つの修正
された第1の減算の項を得るステップと、 (c)2つの前記第2の蝶形回路の2つの同じグループ
を含む4つの第2の蝶形回路において、各々が1つの第
1の加算の項および1つの修正された第1の減算の項の
4つのそれぞれの組合せを加算しかつ減算し4つの第2
の加算の項および4つの第2の減算の項を供給するステ
ップと、 (d)前記グループの各々において、各前記グループの
項の1つについてC6.(C4)^−^1、および各前
記グループの中の他の減算の項についてC2.(C4)
^−^1に等しいそれぞれの係数で前記第2の減算の項
の各々を乗算するステップと、 (e)各前記グループにおいて2つの第3の加算の項お
よび4つの第3の減算の項を得るために、各前記グルー
プにおいて、2つのそれぞれの第3の蝶形回路の中で、
2つのそれぞれの組合せ、そのうちの1つはステップ(
d)から結果として生じるそれぞれの乗算された減算の
項からなりかつ上記組合せはステップ(c)から結果と
して生じる第2の加算の項からなる、を加算しかつ減算
するステップと、 (f)各前記グループにおいて、C4でステップ(c)
から結果として生じる項の組合せから生じる第3の減算
の項を乗算するステップと、 (g)前記ディスクリート余弦変換係数として前記2つ
のグループの中で実行された演算の結果を出力するステ
ップとを含む方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR8902347A FR2643477B1 (fr) | 1989-02-23 | 1989-02-23 | Procede de determination de transformee en cosinus discrete |
FR8902347 | 1989-02-23 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02283170A true JPH02283170A (ja) | 1990-11-20 |
Family
ID=9379046
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4428590A Pending JPH02283170A (ja) | 1989-02-23 | 1990-02-23 | 実数ディジタルデータXjのブロックにより表わされるイメージの圧縮の方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JPH02283170A (ja) |
DE (1) | DE4005830A1 (ja) |
FR (1) | FR2643477B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0713339A2 (en) | 1994-11-10 | 1996-05-22 | Graphics Communications Laboratories | Motion vector searching system |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5831881A (en) * | 1994-12-02 | 1998-11-03 | Sican Gmbh | Method and circuit for forward/inverse discrete cosine transform (DCT/IDCT) |
CN1296852C (zh) * | 1997-11-17 | 2007-01-24 | 索尼电子有限公司 | 用于采用离散变换进行数字视频数据去压缩的方法和系统 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4385363A (en) * | 1978-12-15 | 1983-05-24 | Compression Labs, Inc. | Discrete cosine transformer |
FR2599872B1 (fr) * | 1986-06-06 | 1988-07-29 | Thomson Csf | Dispositifs de calcul de transformees cosinus mono-dimensionnelles, et dispositif de codage et dispositif de decodage d'images comportant de tels dispositifs de calcul |
US4829465A (en) * | 1986-06-19 | 1989-05-09 | American Telephone And Telegraph Company, At&T Bell Laboratories | High speed cosine transform |
-
1989
- 1989-02-23 FR FR8902347A patent/FR2643477B1/fr not_active Expired - Lifetime
-
1990
- 1990-02-23 DE DE19904005830 patent/DE4005830A1/de not_active Withdrawn
- 1990-02-23 JP JP4428590A patent/JPH02283170A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0713339A2 (en) | 1994-11-10 | 1996-05-22 | Graphics Communications Laboratories | Motion vector searching system |
Also Published As
Publication number | Publication date |
---|---|
FR2643477B1 (fr) | 1991-06-07 |
FR2643477A1 (fr) | 1990-08-24 |
DE4005830A1 (de) | 1990-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Nussbaumer | Fast polynomial transform algorithms for digital convolution | |
JP2945487B2 (ja) | 行列乗算器 | |
CA1252212A (en) | Circuit for the fast calculation of the direct or inverse cosine transform of a discrete signal | |
US5467131A (en) | Method and apparatus for fast digital signal decoding | |
EP0412252B1 (en) | System and circuit for the calculation of a bidimensional discrete transform | |
JP2821489B2 (ja) | 静止画像圧縮処理装置及び方法 | |
US20070094320A1 (en) | Parallel Adder-Based DCT / IDCT Design Using Cyclic Convolution | |
JPH0526229B2 (ja) | ||
US5649077A (en) | Modularized architecture for rendering scaled discrete cosine transform coefficients and inverse thereof for rapid implementation | |
Wang et al. | Recursive algorithms for the forward and inverse discrete cosine transform with arbitrary length | |
US7020671B1 (en) | Implementation of an inverse discrete cosine transform using single instruction multiple data instructions | |
US5831881A (en) | Method and circuit for forward/inverse discrete cosine transform (DCT/IDCT) | |
WO2000067147A1 (en) | Methods and systems for performing short integer chen idct algorithm with fused multiply/add | |
US6003058A (en) | Apparatus and methods for performing arithimetic operations on vectors and/or matrices | |
US5625713A (en) | Apparatus and method for increasing the throughput of an acoustic or image compression system | |
US5930160A (en) | Multiply accumulate unit for processing a signal and method of operation | |
JPH02283170A (ja) | 実数ディジタルデータXjのブロックにより表わされるイメージの圧縮の方法 | |
Walmsley et al. | A fast picture compression technique | |
Nussbaumer | New polynomial transform algorithms for multidimensional DFT's and convolutions | |
US6044176A (en) | Method of performing inverse discrete cosine transform | |
JPH03100771A (ja) | アレイ処理方法 | |
US5847980A (en) | Product-summing arithmetic circuit | |
Christopoulos et al. | The vector-radix fast cosine transform: Pruning and complexity analysis | |
JP2002519957A (ja) | 符号関数を処理する方法および装置 | |
US5999958A (en) | Device for computing discrete cosine transform and inverse discrete cosine transform |