JPH02283170A - 実数ディジタルデータＸｊのブロックにより表わされるイメージの圧縮の方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の背景 技術分野 この発明はディジタルデータからのディスクリート余弦
変換の実時間計算のための方法および装置に関する。そ
れは音声およびイメージ処理での使用に適当である。そ
れはイメージコーディングの分野で、それに限られるも
のではないけれども、とりわけ重要な応用である゛こと
がわかる。とりわけ電話ネットワークによるイメージの
伝送の現在の傾向は、長さ８×８の２次元のディスクリ
ート余弦変換（ＤＣＴに短縮される）の使用に向かって
いるように思われる。他の応用のために、１６×１６２
次元ＤＣＴが好ましいと思われる。そのときイメージは
独立して処理される１６Ｘｊ６ピクセルのブロックに細
分される。

ＤＣＴを計算するための方法は、２つの条件を満たすと
なおいっそう申し分なくよく、すなわちプログラムされ
た実装または必要とされる半導体領域の場合に、布線実
装の場合に、必要とされる計算の量は、ソフトウェアの
複雑さを低減するようにできるだけ少なくなければなら
ない。方法はより容易な物理的実装のために、同じ基本
材料で、異なった大きさの、および規則正しい特性のＤ
ＣＴを得るのを可能にする再帰特性を持たなければなら
ない。

最後に、そのような結果は標準に関して最大の許容され
るエラー標準を考慮にいれながら到達されなければなら
ない。この条件はエンコーダとデコーダとの間の両立性
を達するために是非なく満たされなければならず、一方
は提案された方法を用い、他方は別の方法を用いる。

先行技術 現在まで、必要とされる演算の数に関して最も好ましい
と思われたアルゴリズムはおそらく東芝のそれ（ＪＰ−
Ａ−６２−６１，１５９）であり、それは１１個の乗算
および２９個の加算を使って長さ８のＤＣＴを計算する
のを可能にする。しかしアルゴリズムは望ましい再起性
および規則性を有さない。

「聴覚音声および信号処理に関するＩ　ＥＥＥ会報（Ｉ
ＥＥＥ　Ｔｒａｎｓａｃｔｉｏｎｓ　ｏｎＡｃｃｏｕｓ
Ｎｃ　５ｐｅｃｃｈ　ａｎｄ　Ｓｉｇｎａｌ　Ｐｒｏｃ
ｅｓｓｉｎｇ　）　Ｊ、１９８４年１２月、ＡＳＳＰ−
３２巻、６号、１２４３頁、Ｂｙｅｏｎｇ　ＧＬｅｅ　
　（リー）氏による論文［ディスクリート余弦変換を計
算する新しいアルゴリズム（Ａ　Ｎｅｗ　Ａｇａｒ目ｈ
ｆｆｌＴｏ　Ｃｏｍｐｕ＋ｅ　Ｔｈｅ　Ｄｉｓｃｒｅｔ
ｅ　Ｃｏ５１ｎｅ　Ｔｒａｎｓｆｏｒｍ）　Ｊに記述さ
れた方法がまた知られているが、それは再帰性および規
則性の所望の特性を有するが、しかし東芝アルゴリズム
より多い演算を必要とし、長さ８のＤＣＴは１３個の乗
算および２８個の加算を必要とする。東芝アルゴリズム
に関して差が小さいとはいえ、速度および複雑さが本質
的な要因であるとき、特に２次元ＤＣＴを実時間で使用
するのが必要であるとき、それは決定的である。この事
例は特に実時間イメージ圧縮ソフトウェアについて知ら
れ、それにおいて最小の数の命令および最小のイメージ
圧縮電子システムがいやおうなく求められ、必要とされ
る集積回路領域を減少するための最小の数の構成要素を
持つ。

実時間ＤＣＴ計算のための多数の他の方法が知られ、た
とえば参照が、それがまた方法を実施するための回路を
図示する米国特許第４．　３８５゜３６３号に、および
ＩＥＥＥ、ｌ５ＣＡＳ　　　８８．１９５３ないし１９
５６頁、ラーフラ（Ｌｏｅｌｆｌｅａ）氏らによる論文
「カスタムＤＳＰチップのためのアルゴリズムアーキテ
クチャマツピング」になされ得る。

発明の概要 この発明の目的は、上記に述べられたＢｙｕｎｇ　ＧＬ
ｅｅ氏による論文で記述された利点を有するが、しかし
減少された数の演算を必要とするＤＣＴ計算のための方
法を提供することである。

この目的のため、この発明は特に、数により表わされる
実数（複素数に対立するものとして）ディジタルデータ
ＸＪからの実時間ＤＣＴ計算の方法を提供し、ｊ６（０
，、２ｎ−１）が、２ｎ−２並列変換のステージを含み
、各々は４つの入力データに関係し、 各変換が、 ａ）　　２つの加算減算を含み、各々は２つの入力デー
タについてなされ、さらに ｂ）　それぞれ因数、すなわち Ｃ３，（Ｃ２）−１ ＣＬ、　　（Ｃ２）−１ によりステップ（ａ）の減算により得られる項について
の２つの乗算と、 Ｃ）　ステップａ）およびｂ）の結果についての２つの
加算減算と、 ｄ）　　Ｃ２でのＣ）で得られる減算の項の１つの乗算
と、 ｅ）　　Ｃ２により乗算される減算の項および対応する
加算の項の加算とを含むことを特徴とし、変換の出力係
数は加算（ｅ）の結果、および関連した加算の項および
ステップＣ）の間に得られた残余の加算減算項からなり
、 要素Ｃｉは１／（２ｃｏｓ　　［ｉπ／８］）に等しい
。

長さ４の変換の場合、すなわちｎ＝２の状態で、変換は
上記の演算だけで得られる。

長さ８の変換の場合に、方法は上記に規定された型の２
つの変換を伴い、並列に実行され、そのように形成され
たステージに対して加算減算および乗算演算を伴う入力
段が先行し、加算のみを伴う出力段が後続する。

長さが各々２倍になることについて、方法は付加的な入
力段および付加的な出力段を含む。

ディスクリート余弦変換について真であることが、また
対応する逆余弦関数変換、またはＤＣＴ＝１について有
効なままである。

この発明は、非制限的例として与えられた特定の実施例
の次の説明からよりよく理解されるであろう。

下文において、ディスクリート余弦変換（ＤＣＴ）を計
算する方法が説明され、それはディジタルデータが処理
されることになる全ての場合に適用可能である。そのよ
うなデータはたとえばバイナリワードであり得、各々は
たとえば画像の一部または全部を表わすピクセルのブロ
ックの中の１つのピクセルの輝度またはクロミナンスの
ような特徴を表わす。参照が、ＤＣＴの基本の説明およ
びＣＣＩＴＴベースラインと両立するＤＣＴの種々のプ
ロセッサがベースの実装について、上記に示された参照
になされ得る。

好ましい実施例の詳細な説明 この発明により提供される利点をよりよくはつきりさせ
るために、り一部の計算方法の構造が最初に想起される
であろうが、完全な記述は上記の論文に見出され得る。

長さ８の変換に適用されるとき、この方法は第１図のグ
ラフにより表わされ得る。その図において、ディジタル
入力データはＸ０１Ｘｊ、・・・、Ｘ７として、ＤＣＴ
係数はＦＯｌ・・・、Ｆｌ、・・・、Ｆｌとして示され
る。

第１図において、２つの入力データから生じる［蝶形Ｊ
　　（ｂｕＨｅｔｌｌｉｅｓ　）　、２つの入力の和お
よび差が通常の方法で図示される。係数Ｃは、それに関
してそれらが図示される出力の乗数であり、それで２つ
の入力値Ｘおよびｙについて、出力値ｙ＋ｘおよびＣ（
ｙ−ｘ）が次の表現により図示される。

Ｃｉと参照符号をつけられた係数の値は、長さ８の変換
について、 Ｃ１＝１／　（２ｃｏｓ　　ｉπ／１６）である。

第１図のグラフの係数０４は、 分母としてｃｏｓ　　ｔπ／８がｃｏｓ　　ｉπ／１６
の代わりである、係数０２があるであろうものに、およ
び 分母としてＣＯＳ　　π／３２で、係数Ｃ８があるであ
ろうものに等しいということが指摘されるべきである。

最後に、２つの入力値の和ｙ＋ｘまたはデータ、すなわ
ち加算演算は、 として図示される。

第１図のグラフは２つのサブグラフを含むと考えられて
もよく、各々は破線フレーム１０により示される、長さ
４の変換に対応する。

上に述べられたように、グラフの再帰性および規則性が
なくなることなく、必要とされる演算の数を減少するこ
とが望まれる。そのために、第２図に図示された等価規
則が使用された。

規則１および３を適用することにより、第３図に図示さ
れるグラフ表現が得られ、すなわち規則１によれば、蝶
形の２つの出力における係数０４による乗算は、第１図
の破線矢印により図示されるように、２つの入力におけ
る同じ乗算により置換され得る。これらの入力はすぐ上
流におかれた蝶形ステージの加算の出力により形成され
るので、第３図の連続的な線の矢印により図示されるよ
うに、減算の出力がＣ４−１により乗算されるとすれば
、係数０４は上流の蝶形ステーンの入力へさらに移され
得る。

入力データＸｉは、１／、／１に等しい、乗算係数また
は因数０４により乗算されるということが理解され得る
。しかしそのような乗算はまた出力係数Ｆｉについてな
され得、なぜなら使用される関数は蝶形であるからであ
り、それは示されなかった。さらに２次元ＤＣＴを計算
するのが望まれるよくある場合には、Ｃ４による２つの
カスケード乗算は同じ点でなされなければならず、それ
は（Ｃ４）２により、すなわち２−１により乗算するの
と同等であり、すなわちそのような乗算は簡単なシフト
であり補足的な計算回路または計算サイクルを必要とし
ない。第３図のグラフの中の入力乗算はそのとき完全に
省略されてもよい。

その後再び規則２および３を適用することにより、長さ
８の変換について、第４図のグラフが得られ、それは（
２）”’による乗算を除いて、係数Ｆｉを供給する。

８ステージグラフがこのように得られ、３つのユニット
を含み、各々は蝶形のステージ、乗算器ステージ、それ
から２つの加算器ステージを有するということが理解さ
れ得る。全体は１１個の乗算および２９個の加算を必要
とし　２１７２での乗算因数を除いては、単一次元ＤＣ
Ｔを伝える。

第５図は、長さ８の変換を決定するための方法から長さ
１６の変換へ変化するのが容易であるということを図示
する。

関係する値の数が２倍にされるときはいつでも、２つの
入力ステップおよび１つの出力ステップを付加すること
が必要である。

第５図において、長さ４の変換を計算するためのグラフ
の１つが１０ａとして示されて、係数Ｃの添字は長さ１
６の変換に対応する完全なグラフに簡単に適合され、し
たがって、 Ｃｊ＝１／（２ｃｏｓ　　ｉπ／３２）である。

より一般的に、２９点から計算される変換について、係
数Ｃｉの値はＣ１＝１／（２Ｃ０３ｉπ／２”’）であ
ろう。

第５図に図示されるグラフにおいて、長さ８の変換を計
算するための２つのグラフがあり、そのうちの１つは１
点鎖線フレーム１２により示される。１組の２つのステ
ージが上流に付加される（蝶形ステージおよび乗算器ス
テージ）ということがここで再び理解され得る。加算器
ステージおよび混合ステージがさらに下流に設けられる
。

グラフに沿った各レベルにおいて、サブグラフの１つは
他のものかられずかに異なる。ＦＯを伝える４つの点と
関係する変換はＣ４−１による乗算器（第４図）、また
は０８−１による乗算器（第５図）をまったく含まない
ということが図面で理解され得る。しかし実際それは１
による乗算と等価であり、それで恒等であると考えられ
得る。

２次元ＤＣＴは、メモリと関連して、上記の型の数個の
回路を並列の関係に相互に接続することにより従来通り
計算されてもよい。

できるだけ少なくなければならないビットの散開の最も
よい妥協、および必要とされる正確さを探すのはさらに
望ましい。所与の数のビットで、あふれのりスフなしに
最もよい計算正確度に達するように、そのことは乗算定
数因数の、グラフの各点のデータのフネーマットを最適
化することを伴う。

１６点の単一次元ＤＣＴの場合には、最も近い値に丸め
られた状態で、１２の位のビットにわたる乗算定数因数
を符号化することがしばしば有利である。符号化システ
ムにより課された条件でのコンピュータシミュレーショ
ンは、１３のビットの使用が正確度においてまったく著
しい改良をもたらさないこと、および１１のビットの使
用が結果に著しく有害に影響するということを示す。

そのことは次の２進化表現を採用することとなる。

（以下余白） 内部データの１６のコーディングビットの最大の使用は
、あふれなしの最大の正確度を有するのになされる。

直接（逆よりもむしろ）ＤＣＴの場合には、入力データ
（Ｘｉ）がレンジ［−１，＋１］で変化すると仮定すれ
ば、グラフの各ノードにおいてデータ変化間隔を見出す
ことが可能である。

実際１つのステージから次への通過はマトリックス乗算
により表わされ得る。もしステージの左手（上流）およ
び右手（下流）データのベクトルがＧおよびＤにより示
されるならば、 Ｇ＝ＭＤ と書くことが可能であり、ここにＭはステージと関連し
たマトリックスである。

グラフの入力からステージのどれか１つの出力へ通過す
るためのマトリックスは、連続する関連したマトリック
スの積を形成することにより、そのように計算され得る
。このことはグラフのノードの各々に達せられ得る最大
値を計算するのを可能にする。

結果の最良の正確度に導く解法は、グラフのノードの各
々におけるフォーマットを最適化することにある。しか
しそれは最適化がステージごとに得られる解法よりも複
雑な制御を必要とし、この理由で第２の解法が一般的に
使用されるであろう。

次の表は第４図に図示されたグラフの８つのステージの
各々における最大ダイナミックレンジの数列を図示する
。

（ニス丁を、０） ステージ　　　　　　　　　　間隔　　　　　　　　　
　ダイナミックレンツ０（入力）　　　−１，＋１［２ １（＋／−）　　　　　−２，＋２［４２（ｘ）　　　
　　　　−５、＋２６．、．５．＋２６．、　　　１０
．２５．。

３（＋／−）　　　　　−６，１４５，、，６，＋４５
．、　　　１２．２９゜４　　（Ｘ）　　　　　　　−
７Ｊ９１．、．７．３９１．、　　　１４．７ｇ、。

５　　（＋／−）　　　　　−１０，４５，、，１Ｇ、
４５１．　　　２０．９０６（ｘ）　　　　　　　−１
２，９３，、，１２，９３，、２５，８？、。

７　　（＋）　　　　　　［−１２，９３１，１１２，
９３，、２５，８？。

８’　　（＋）　　　　　　［−８，＋８［＋６第１の
解法は、４つの最上位のビットがガードビットとして予
約された状態で（すなわちゼロで）１６のビットにわた
りグラフの入力でデータをフォーマットすることにある
。１６ビツトワード以内の使用されるビットのセンタリ
ングは計算の間一定のままであり、どんなあふれも起こ
り得ず、なぜなら最大ダイナミックレンジは入力ダイナ
ミックレンジより１６倍未満大きいからである。４つの
予約されたビットはステージ６で発生するかもじれない
最大可能値を符号化するのを可能にする。

もう１つの解法は、最上位のガード（予約された）ＭＳ
Ｂがないデータ（すなわち先行する事例と比べて、１６
により乗算されるデータ）をグラフの入力で呈すること
にあり、それはより多くのビットおよび高められた正確
度を有するのを可能にする。

ステージ１は２により除算される結果をそのとき伝えな
ければならず、ステージ２は４により除算される結果を
伝えなければならず、ステージ５は２により除算される
結果を伝えなければならない。

このように１６による除算が全体で得られ、グラフの出
力における結果は前の解法に関する限りではセンタリン
グされる。そのときあふれはあるはずがなく、結果の正
確度は先行する事例よりよい。

結果の正確度と実装の簡単さとの間のよい妥協は、３つ
の「ガード」最上位ビットをもつデータを提示すること
、および２により除算される結果を伝えるステージ５を
設けることにあるということを、別の可能な事例のデイ
ジタルシミュレーンヨンが図示し、すなわち２次元ＤＣ
Ｔの場合に［行ｊＤｃＴの入力においてデータのために
３つのガードＭＳＢを有するように、４による除算がそ
のとき［ラインＪ　ＤＣＴと「行Ｊ　ＤＣＴとの間で果
たされるであろう。

逆のＤＣＴまたはＤ　ＣＴ−１の場合には、ＤからＧへ
の通過（逆の変換）はＤ＝　’ＭＧである。グラフのノ
ードの各々に現われそうな最大値は再び計算されてもよ
い。各ステージにおける最大ダイナミックレンジの数列
の表は以下のとおりである。

（以下余白） ステージ　　　　　　　　　　間　　隔　　　　　　　
　ダイナ：ブクレノノ９（入力）［−１，＋１［２ ８（＋）　　　　　　［−１，２８＋、、、１．２８＋
、、［２，５６２７（＋）　　　　　　［−１，６１７
，、，１，６１７，、［３，２３４６（ｘ）　　　　　
　［−１，２８１，、，１，２８１，、［２，５６２５
（＋／−）　　　　　−１，５３６，、、ｌ、５３６．
、　　　３．０７２４、（ｘ）　　　　　　　−１，３
８７，、、Ｉ。３１１７．、　　　２．７７４３　　（
＋／−）　　　　　−１，９６１，、、，９６１，、３
，９２３，。

２　　（ｘ）　　　　　　［−ｉ、＋１［２１（＋／−
）　　　　　−１，＋ｌ［２人力に他のどんなセンタリ
ングもなしに、単一の「ガード」ビットをもつデータを
提示することがそれなら十分である。

得られる計算正確度は、とりわけ逆のＤＣＴが後続する
直接のＤＣＴの場合に、ＣＣＩＴＴにより予見される標
準と完全に両立するということをシミュレーションは図
示する。

必要とされる別のオペレータは商業的に入手可能な構成
要素により形成されてもよい。好ましい結果と結合した
、最小の数の乗算器および算術演算子の観点から、記述
されたようなりＣＴは、２次元ＤＣＴおよび２次元Ｄ　
ＣＴ−１のカスケードされた配置のための不整合エラー
が避けられなければならない応用での使用にとりわけ適
当である。

【図面の簡単な説明】

第１図は上に記述されたり一部の方法に従う長さ８のＤ
ＣＴを計算するためのグラフである。 第２図はグラフ変換規則を図解する。 第１図と同様の第３図および第４図はそれぞれ、リー氏
のそれの可能な修正を示すグラフ、および長さ８のＤＣ
Ｔの計算のためのこの発明に従うグラフである。 第５図はこの発明に従う長さ１６のＤＣＴの計算のため
のグラフである。 図においてＸ。ないしＸ７は入力データであり、Ｆｏな
いしＦ７はＤＣＴ係数である。

Claims (3)

【特許請求の範囲】
1. （１）実数ディジタルデータＸ＿ｊのブロックにより表
   わされるイメージの圧縮の方法であって、ｊは各ブロッ
   クにおいて連続的な値０、１、・・・、２＾ｎ＾−−１
   を有する整数であって、ｎは少なくとも２に等しい整数
   であって、少なくとも１つの相の２＾ｎ＾−＾２並列計
   算を含む複数個の相の中の各前記ブロックの中に前記デ
   ータの実時間計算ＤＣＴ係数を含み、各々は４つの入力
   データと関係しかつ４つの出力データを与え、前記計算
   の各々は、（ａ）前記４つの入力データの２つのそれぞ
   れのものについて各々、２つの加算の中間項および２つ
   の減算の中間項を生成するための、２つの加算減算と、 （ｂ）それぞれ因数、 Ｃ３．（Ｃ２）＾−＾１ Ｃ１．（Ｃ２）＾−＾１ により、ステップ（ａ）の間に得られる２つの中間の減
   算の項についての２つの乗算と、 （ｃ）ステップ（ａ）から結果として生じる１つの前記
   加算の項およびステップ（ｂ）の間に乗算される１つの
   減算の項について各々、２つの第２の加算の項および２
   つの第２の減算の項を生成するための２つの加算減算と
   、 （ｄ）（ｃ）で得られる第２の減算の項の１つの因数Ｃ
   ２による乗算と、 （ｅ）ステップ（ｄ）で因数Ｃ２により乗算される第２
   の減算の項と、ステップ（ｃ）から結果として生じるそ
   れぞれの第２の加算の項との加算とを含み、 前記出力データは、加算（ｅ）の結果、それぞれの減算
   の項およびステップ（ｃ）の間に得られる他の２つの第
   ２の加算のおよび減算の項からなり、 因数Ｃｉの各々は１／（２ｃｏｓ［ｉπ／８］）に等し
   い方法。
2. （２）ｊが０と２＾ｎ−１との間のどんな値もとる整数
   である、複数個の実数ディジタルデータＸ＿ｊからのデ
   ィスクリート余弦変換の係数の実時間計算のための装置
   であって、 （ａ）各々が２つの入力項の加算および減算により得ら
   れる２つの出力項を与えるための２つの計算蝶形と、 （ｂ）前記蝶形により実行される減算の結果を受取るよ
   うに接続されかつ減算の項をそれぞれＣ３．（Ｃ２）＾
   −＾１ Ｃ１．（Ｃ２）＾−＾１ により乗算する２つの乗算器と、 （ｃ）前記乗算器の出力を受取るように接続され加算の
   項および減算の項を供給するための２つの付加的な蝶形
   と、 （ｄ）付加的な蝶形により伝えられる減算の項の１つを
   Ｃ２で乗算するための乗算器と、（ｅ）Ｃ２により乗算
   されるような減算の項およびそれぞれの加算の項を受取
   るように接続されかつ２つの入力の和を供給するための
   加算器とを有する少なくとも１つの基本的な計算モジュ
   ールを含み、 各々のＣｉは１／（２ｃｏｓ．［ｉπ／８］）に等しい
   装置。
3. （３）イメージのピクセルを表わす実数ディジタル入力
   データＸ＿ｊのブロックから実時間でディスクリート余
   弦変換係数を計算するための方法であって、ｊは全体の
   値０、・・・、２＾３−１を有する整数であって、 （ａ）４つの第１の蝶形回路において前記入力データＸ
   ＿ｊの４つのそれぞれの組合せを加算しかつ減算し４つ
   の第１の加算の項および４つの第１の減算の項を供給す
   るステップと、 （ｂ）各係数Ｃｉが１／（２ｃｏｓ．ｉ ／１６）に等しい、それぞれの係数Ｃ１、Ｃ３、Ｃ７、
   およびＣ５で前記第１の減算の項を乗算し、４つの修正
   された第１の減算の項を得るステップと、 （ｃ）２つの前記第２の蝶形回路の２つの同じグループ
   を含む４つの第２の蝶形回路において、各々が１つの第
   １の加算の項および１つの修正された第１の減算の項の
   ４つのそれぞれの組合せを加算しかつ減算し４つの第２
   の加算の項および４つの第２の減算の項を供給するステ
   ップと、 （ｄ）前記グループの各々において、各前記グループの
   項の１つについてＣ６．（Ｃ４）＾−＾１、および各前
   記グループの中の他の減算の項についてＣ２．（Ｃ４）
   ＾−＾１に等しいそれぞれの係数で前記第２の減算の項
   の各々を乗算するステップと、 （ｅ）各前記グループにおいて２つの第３の加算の項お
   よび４つの第３の減算の項を得るために、各前記グルー
   プにおいて、２つのそれぞれの第３の蝶形回路の中で、
   ２つのそれぞれの組合せ、そのうちの１つはステップ（
   ｄ）から結果として生じるそれぞれの乗算された減算の
   項からなりかつ上記組合せはステップ（ｃ）から結果と
   して生じる第２の加算の項からなる、を加算しかつ減算
   するステップと、 （ｆ）各前記グループにおいて、Ｃ４でステップ（ｃ）
   から結果として生じる項の組合せから生じる第３の減算
   の項を乗算するステップと、 （ｇ）前記ディスクリート余弦変換係数として前記２つ
   のグループの中で実行された演算の結果を出力するステ
   ップとを含む方法。