JPH02278356A - Testing system for main storage device - Google Patents

Testing system for main storage device

Info

Publication number
JPH02278356A
JPH02278356A JP1098945A JP9894589A JPH02278356A JP H02278356 A JPH02278356 A JP H02278356A JP 1098945 A JP1098945 A JP 1098945A JP 9894589 A JP9894589 A JP 9894589A JP H02278356 A JPH02278356 A JP H02278356A
Authority
JP
Japan
Prior art keywords
memory
test
testing
storage device
main storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1098945A
Other languages
Japanese (ja)
Inventor
Toshimasa Arai
新井 利政
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1098945A priority Critical patent/JPH02278356A/en
Publication of JPH02278356A publication Critical patent/JPH02278356A/en
Pending legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

PURPOSE:To execute a memory test and the starting processing of a program in parallel by testing a first memory in a main storage device by a first testing means prior to the start of a system, and afterwards, testing a second memory by a second testing means, and starting the program to execute the processing of the system by a controlling means. CONSTITUTION:When a memory test part 13 receives a test start signal (a), it accesses the main storage device 2 through a memory access control part 12, and tests a starting area 21 and a memory control part 23 (first testing means). Besides, when the memory test part 13 receives the test start signal (b) from a main control part 11, it accesses the main storage device 2 through the memory access control part 12, and tests similarly an expanded area 22 (second testing means), and the controlling means 11 starts software. Thus, both the test of the second memory by the second testing means and the starting processing of the program by the controlling means are executed in parallel.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はシステム内の主記憶装置の試験方式に関し、特
にシステム立ち上げ時の主記憶装置の試験方式に関する
ものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for testing a main memory device in a system, and particularly to a method for testing a main memory device at the time of system startup.

[従来の技術] 従来の主記憶装置の試験方式は、システムを立ち上げた
後で主記憶装置の不良が発見されると余計な時間を費や
すことになるので、不良の早期発見、早期修理を行うた
め、システムを立ち丘げろ前に主記憶装置の試験を行う
ものとなっている。
[Prior Art] Conventional main memory testing methods require additional time if a defect in the main memory is discovered after the system has been started up. In order to do this, the main memory device will be tested before the system is taken down.

[発明が解決しようとする課題] このような従来の主記憶装置の試験方式は、システムを
立ち上げる前に主記憶装置の試験を行うので、主記憶装
置の容量が増大すると試験時間もそれにつれて増大し、
従ってシステムの立ち上げも遅くなってシステムめ運用
サービス開始が遅れるという問題があった。
[Problems to be Solved by the Invention] In this conventional main memory testing method, the main memory is tested before starting up the system, so as the capacity of the main memory increases, the test time also increases. increase,
Therefore, there was a problem in that the start-up of the system was delayed and the start of system operational services was delayed.

[課題を解決するための手段] このような課題を解決するために本発明に係る主記憶装
置の試験方式は、システムの処理を行うプログラムとデ
ータとが格納された主記憶装置内の第1のメモリおよび
第2のメモリと、上記プログラムの立ち上げに先立ち上
記第1のメモリの試験を行う第1の試験手段と、この第
1の試験手段による試験結果が正常であるとき上記第2
のメモリの試験を行う第2の試験手段と、この第2の試
験手段による試験が開始されたとき上記プログラムの立
ち上げを行う制御手段と、上記第2の試験手段による試
験結果に応じて上記プログラムによる処理を実行するか
否かを判断する判断手段とを備えたものである。
[Means for Solving the Problems] In order to solve such problems, the main storage device testing method according to the present invention provides a test method for main storage devices in which programs and data for processing the system are stored. and a second memory, a first test means for testing the first memory prior to starting the program, and when the test result by the first test means is normal, the second memory.
a second test means for testing the memory of the second test means; a control means for starting the program when the test by the second test means is started; and a determination means for determining whether or not to execute processing by the program.

[牛用] システムの処理を行うプログラムの立ち上げに先立ち、
第1の試験手段は第1のメモリの試験を行う。これが終
了すると第2の試験手段は第2のメモリの試験を行い、
制御手段はソフトウェアの立ち上げを行う。この結果、
第2の試験手段による第2のメモリの試験と制御手段に
よるプログラムの立ち上げ処理とが並行して実行される
[For cattle] Before launching the program that processes the system,
The first test means tests the first memory. When this is completed, the second test means tests the second memory;
The control means starts up the software. As a result,
The test of the second memory by the second test means and the program start-up process by the control means are executed in parallel.

[実施例] 次に本発明について図面を参照して説明する。[Example] Next, the present invention will be explained with reference to the drawings.

第1図は本発明に係る主記憶装置の試験方式の一実施例
を示すブロック構成図である。同図において、1は中央
処理装置、2は中央処理装置1と接続された主記憶装置
である。そして、中央処理装置1と主記憶装置2とから
このシステムは構成されている。また、中央処理装置1
は、次のように構成されている。すなわち、中央処理装
置1内において、11は主な制御を行う主制御部、12
はメモリのアクセスと行うメモリアクセス制御部、13
はメモリ試験を実行するメモリ試験部、14はメモリ試
験結果を表示する表示レジスタ、aおよびbはそれぞれ
後述するメモリ試験を起動するための試験起動信号であ
る。また、主記憶装置2は次のように構成されている。
FIG. 1 is a block diagram showing an embodiment of a test method for a main memory device according to the present invention. In the figure, 1 is a central processing unit, and 2 is a main storage device connected to the central processing unit 1. This system is composed of a central processing unit 1 and a main storage device 2. In addition, the central processing unit 1
is structured as follows. That is, in the central processing unit 1, 11 is a main control unit that performs main control, and 12 is a main control unit that performs main control.
is a memory access control unit that performs memory access, 13
14 is a display register for displaying the memory test result, and a and b are test start signals for starting the memory test, which will be described later. Further, the main storage device 2 is configured as follows.

すなわち、主記憶装置2内において、21はシステムの
立ち上げ当初に必要なプログラムやデータを記憶する立
ち上(す領域(第1のメモリ)、22はシステムの立ち
上げ当初は不要であるが立ち上げ以降に実行されるプロ
グラムやデータを記憶する拡張領域(第2のメモリ)、
23はメモリアクセス制御部12により制御されて立ち
上げ領域21および拡張領域22の制御を行うメモリ制
御部である。なお、拡張#i、域22は、立ち上げ領域
21に比較して大きな記憶容量を有していて、機能が追
加されるにつれて記憶容量が増大する領域であり、従っ
て試験時間がかかる記憶領域である。
That is, in the main storage device 2, 21 is a startup area (first memory) that stores programs and data necessary at the beginning of system startup, and 22 is a startup area (first memory) that is unnecessary at the beginning of system startup. Expansion area (second memory) that stores programs and data to be executed after startup,
Reference numeral 23 denotes a memory control unit that is controlled by the memory access control unit 12 and controls the startup area 21 and the expansion area 22. Note that the expansion #i area 22 has a larger storage capacity than the startup area 21, and the storage capacity increases as more functions are added, so it is a storage area that takes a long time to test. be.

そして、メモリ試験部13は試験起動信号aを受信する
と、メモリアクセス制御部12を介して主記憶装置2に
対してアクセスし、立ち上げ領域21およびメモリ制御
部23を試験する(第1の試験手段)。なお、この立ち
上げ領域21およびメモリ制御部23の試験内容につい
ては、公知のメモリ試験内容と同様である。また、メモ
リ試験部13は、主制御部11から試験起動信号すを受
信すると、メモリアクセス制御部12を介して主記憶装
置2に対してアクセスし、拡張領域22を同様に試験す
る(第2の試験手段)。
When the memory test section 13 receives the test activation signal a, it accesses the main storage device 2 via the memory access control section 12 and tests the startup area 21 and the memory control section 23 (first test). means). Note that the test contents of the start-up area 21 and the memory control section 23 are similar to known memory test contents. Further, upon receiving the test activation signal from the main control unit 11, the memory test unit 13 accesses the main storage device 2 via the memory access control unit 12, and similarly tests the extended area 22 (second test methods).

そして、上記いずれの試験の場合もメモリ試験部13は
、表示レジスタ14アクセスしてその試験結果を表示す
る。
In any of the above tests, the memory test section 13 accesses the display register 14 and displays the test results.

なお、メモリアクセス制御部12は、主制御部11およ
びメモリ試験部13からのアクセス要求に従って主記憶
装置2に対する書き込みまたは読みだし制御を行うもの
であるが、主制御部11とメモリ試着部13とから同時
にアクセス要求がある場合は、主制御部11からのアク
セス要求を優先して受は付けるようにするものとなって
いる。
Note that the memory access control section 12 performs write or read control for the main storage device 2 according to access requests from the main control section 11 and the memory testing section 13; If there are simultaneous access requests from the main control unit 11, priority is given to the access request from the main control unit 11.

以上のように構成された主記憶装置の試験方式について
、第2図ないし第3図のフローチャートに基づいてその
詳細な動作を説明する。
The detailed operation of the test method for the main memory device configured as described above will be explained based on the flowcharts shown in FIGS. 2 and 3.

第2図は、中央処理装置1のスタートアップ動作、すな
わちシステムの処理を行うプログラム(以下、ソフトウ
ェアという)を立ち上げる前に行うメモリ試験のフロー
チャートである。電源投入や起動スイッチ(図示せず)
が押下されると中実処理装置1内の主制御部11はメモ
リ試験部13に対して試験起動信号aを送信する。メモ
リ試験部13はこれを受信してメモリ試験を実行する。
FIG. 2 is a flowchart of a startup operation of the central processing unit 1, that is, a memory test performed before launching a program (hereinafter referred to as software) that performs system processing. Power on or start switch (not shown)
When is pressed, the main control section 11 in the solid processing device 1 transmits a test activation signal a to the memory testing section 13. The memory test section 13 receives this and executes a memory test.

すなわち、メモリ試験部13はステップ31で予め定め
られた立ち上げ領域21とメモリ制御部23との試験を
行う。この立ち上げ領域21はソフトウェア立ち上げに
必要な最小限のメモリ領域である。
That is, the memory test section 13 tests the predetermined start-up area 21 and the memory control section 23 in step 31. This startup area 21 is the minimum memory area necessary for software startup.

次に、このメモリ試験が終了するとメモリ試験部13は
、表示レジスタ14にこの試験結果を設定する。一方主
制御部11は、ステップ32でこのメモリ試験終了する
まで待ち、これが[Y」のとき、すなわちメモリ試験部
13によって表示レジスタ14に設定された試験結果を
検出したとき、ステップ33でこの結果が正常であるか
否かを判断する。これが「Y」のとき、すなわち正常で
あれば主制御部11は、ステップ34でシステムの立ち
上げ制御、すなわちブートストラップ動作を起動してシ
ステムの処理を行うソフトウェアに制御を渡すとともに
、ステップ35で拡張領域22の試験起動、すなわちメ
モリ試験部13に対して試験起動信号b3送信してシス
テム立ち上げ状態に移行する。ステップ33で「N」の
とき、すなわち異常であればステップ36でエラー表示
を行い試験を停止する。
Next, when this memory test is completed, the memory test section 13 sets this test result in the display register 14. On the other hand, the main control section 11 waits until this memory test is completed in step 32, and when this is [Y], that is, when the test result set in the display register 14 by the memory test section 13 is detected, the main control section 11 proceeds to step 33 to detect the test result set in the display register 14. Determine whether or not it is normal. When this is "Y", that is, if it is normal, the main control unit 11 performs system start-up control in step 34, that is, passes control to the software that starts the bootstrap operation and processes the system, and in step 35 To start the test of the expansion area 22, that is, to send the test start signal b3 to the memory test section 13, the system starts up. When "N" is determined in step 33, that is, if it is abnormal, an error is displayed in step 36 and the test is stopped.

第3図は、システム立ち上げ状態以降、すなわちスター
トアップ動作以後のソフトウェア命令に従った主制御部
11のフローチャートである。まず、ステップ41での
システム立ち上げ処理を行う。この処理は、既に試験さ
れた立ち上げ領域21内に格納されたソフトウェアによ
って遂行されるシステムの初期設定処理である。次に、
ステップ42で拡張領域22の試験の終了、すなわちス
テップ35で起動されたメモリ試験部13が行う試験の
結果が表示レジスタ14に設定されているか否かを検出
し、これが「N」のときは終了するまで待ち、「Y」の
とき、すなわち検出されればステップ43でこの試験結
果が正常であるか否かを判断する。これが「Y」、すな
わち正常であるときはステップ44で拡張領域22を使
用してシステムの運用処理を開始する。なお、このとき
ステップ41で実行されたシステム立ち上げ処理が終了
していないときは、この立ち上げ処理を続行しこれが終
了後システムの運用処理を開始する。
FIG. 3 is a flowchart of the main control unit 11 in accordance with software instructions after the system startup state, that is, after the startup operation. First, the system startup process in step 41 is performed. This process is a system initialization process performed by software stored in the start-up area 21 that has already been tested. next,
In step 42, it is detected whether or not the test of the extended area 22 is finished, that is, the result of the test performed by the memory test unit 13 started in step 35 is set in the display register 14. If this is "N", the test is finished. If the result is "Y", that is, if it is detected, it is determined in step 43 whether or not this test result is normal. If this is "Y", that is, normal, system operation processing is started using the expansion area 22 in step 44. Note that if the system start-up process executed in step 41 has not been completed at this time, this start-up process is continued, and after it is completed, system operation processing is started.

ステップ43で「N」、すなわち試験結果が異常であれ
ばステップ45でエラー表示を行う。そして−この試験
結果の内容を解析して、ステップ46でこの内容がデグ
レードしてもシステムの運用か可能であるか否かを判断
する。これが「N」、すなわち致命的なエラーであると
きはシステムの処理を停止し、「Y」のとき、すなわち
一部のメモリ不良等でシステムを縮小して立ち上げるこ
とが可能であるときは、ステップ44に移行してシステ
ムの運用処理を開始する。
If the result in step 43 is "N", that is, the test result is abnormal, an error is displayed in step 45. Then, the content of this test result is analyzed, and it is determined in step 46 whether or not the system can be operated even if the content is degraded. If this is "N", that is, it is a fatal error, system processing will be stopped, and if it is "Y", that is, if it is possible to downsize and start up the system due to some memory failure, etc. The process moves to step 44 and system operation processing is started.

以上説明したように、システムの立ち上げに先立ち、予
め記憶容量の小さな立ちLげ領域21を試験してこれが
終了すると、記憶容量が大きく、従って試験時間がかか
る拡張領域22の試験とシステムの立ち上げ処理とを並
行して実行するようにしたものである。
As explained above, prior to starting up the system, after testing the low storage area 21 with a small storage capacity, the expansion area 22, which has a large storage capacity and therefore takes a long time to test, is tested and the system is started. This is done in parallel with the uploading process.

[発明の効果] 以−F説明したことから明らかなように、本発明に係る
主記憶装置の試験方式によれば、システム立ち上げに先
立ち第1の試験手段が主記憶装置内の第1のメモリを試
験し、これが終了すると第2の試験手段は主記憶装置内
の第2のメモリを試験し、制御手段はシステムの処理を
行うプログラムを立ち上げるように構成したので、メモ
リ試験とプログラムの立ち上げ処理とが並行して実行で
き、主記憶装置の記憶容量が増大しても、システムの運
用サービス開始か遅くならないという効果がある。また
同時に、主記憶装置の不良の早期発見、早期修理も行え
るという効果がある。
[Effects of the Invention] As is clear from the explanation below, according to the main storage testing method according to the present invention, the first testing means tests the first test in the main storage before starting the system. The second test means tests the second memory in the main storage device after testing the memory, and the control means starts up a program that performs system processing, so the memory test and program The start-up process can be executed in parallel, and even if the storage capacity of the main storage device increases, there is no delay in starting system operation services. At the same time, it also has the effect of allowing early detection and early repair of defects in the main storage device.

【図面の簡単な説明】[Brief explanation of drawings]

第11図は本発明に係る主記憶装置の試験方式の一実施
例を示すブロック構成図、第2図ないし第3図はこの動
作説明に供するフローチャートである。 1・・・・中央処理装置、2・・・・主記憶装置、11
・・・・主制御部、12・・・・メモリアクセス制御部
、13・・・・メモリ試験部、14・・・・表示レジス
タ、21・・・・立ち上げ領域、22・・・・拡張領域
、23・・・・メモリ制御部、a、b・・・・試験起動
信号。
FIG. 11 is a block diagram showing an embodiment of the main memory device testing method according to the present invention, and FIGS. 2 and 3 are flowcharts for explaining this operation. 1...Central processing unit, 2...Main storage device, 11
...Main control section, 12..Memory access control section, 13..Memory test section, 14..Display register, 21..Startup area, 22..Extension Area, 23...Memory control unit, a, b...Test activation signal.

Claims (1)

【特許請求の範囲】 システムの立ち上げ時における主記憶装置の試験方式に
おいて、 前記システムの処理を行うプログラムとデータとが格納
された前記主記憶装置内の第1のメモリおよび第2のメ
モリと、 前記プログラムの立ち上げに先立ち前記第1のメモリの
試験を行う第1の試験手段と、 前記第1の試験手段による試験結果が正常であるとき前
記第2のメモリの試験を行う第2の試験手段と、 前記第2の試験手段による試験が開始されたとき前記プ
ログラムの立ち上げを行う制御手段と、前記第2の試験
手段による試験結果に応じて前記プログラムによる処理
を実行するか否かを判断する判断手段と を備え、前記第2の試験手段によるメモリ試験と前記プ
ログラムの立ち上げ処理とを並行して行うようにしたこ
とを特徴とする主記憶装置の試験方式。
[Claims] In a main storage device testing method at the time of system startup, a first memory and a second memory in the main storage device in which programs and data for processing the system are stored; , a first test means for testing the first memory prior to starting the program; and a second test means for testing the second memory when the test result by the first test means is normal. a test means; a control means for starting the program when a test by the second test means is started; and whether or not to execute processing by the program according to a test result by the second test means. 1. A test method for a main storage device, characterized in that the memory test by the second test means and the program start-up process are performed in parallel.
JP1098945A 1989-04-20 1989-04-20 Testing system for main storage device Pending JPH02278356A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1098945A JPH02278356A (en) 1989-04-20 1989-04-20 Testing system for main storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1098945A JPH02278356A (en) 1989-04-20 1989-04-20 Testing system for main storage device

Publications (1)

Publication Number Publication Date
JPH02278356A true JPH02278356A (en) 1990-11-14

Family

ID=14233241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1098945A Pending JPH02278356A (en) 1989-04-20 1989-04-20 Testing system for main storage device

Country Status (1)

Country Link
JP (1) JPH02278356A (en)

Similar Documents

Publication Publication Date Title
JPH02278356A (en) Testing system for main storage device
JP4226108B2 (en) Digital signal processor and processor self-test method
JPS6045829B2 (en) fail memory
JP2972610B2 (en) Personal computer
JPH05144300A (en) Diagnostic system for information machine
JPH09259004A (en) Debugging method
JPH06332744A (en) Testing method for information processor
JPH11175366A (en) Electronic circuit analysis device, electronic circuit analysis method, medium recording electronic circuit analysis program and electronic circuit analysis system
JP2000298599A (en) Automatic testing system for exchange software
JPH06161737A (en) Program development supporting device
JP2002157143A (en) Debug support system for integrated circuit test program
JPH04256000A (en) Memory test method
JPH1048261A (en) Waveform indicating method for waveform recorder
JPS6269329A (en) Detecting system for breakage position of memory
JPH1145215A (en) Device and method for evaluating and testing system bus and record medium
JPH0358254A (en) Data transfer testing system for channel
JPH03282830A (en) Circuit test system
JPS61170847A (en) Automatic testing equipment of peripheral device
JPH0573347A (en) Emulation device
JPH03107254A (en) Method and apparatus for multi-file system control in exchange system
JPH03125246A (en) Memory test device
JPH01154087A (en) Display-input apparatus
JPS63153647A (en) Diagnostic system in input/output device in computer system
JPS59168529A (en) Initial program loading system
JPH1040125A (en) Microcomputer