JPH02278169A - Apparatus for inspecting semiconductor - Google Patents

Apparatus for inspecting semiconductor

Info

Publication number
JPH02278169A
JPH02278169A JP1099814A JP9981489A JPH02278169A JP H02278169 A JPH02278169 A JP H02278169A JP 1099814 A JP1099814 A JP 1099814A JP 9981489 A JP9981489 A JP 9981489A JP H02278169 A JPH02278169 A JP H02278169A
Authority
JP
Japan
Prior art keywords
inspection
tray
chip
alignment
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1099814A
Other languages
Japanese (ja)
Inventor
Toshihiro Yonezawa
俊裕 米沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP1099814A priority Critical patent/JPH02278169A/en
Publication of JPH02278169A publication Critical patent/JPH02278169A/en
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

PURPOSE:To perform alignment and inspection with high accuracy by raising an inspection stage to bring the electrode terminal row of semiconductor elements into contact with a probe contact row. CONSTITUTION:This apparatus is constituted of a tray loader system 4 for loading or unloading a tray 3 having semiconductor elements (chips) 2 arranged and received, for example, in a lattice state therein and an inspection stage system 5 mounting the chips taken out of the tray 3 one at a time to feed the same to an inspection part. At the time of the inspection of the chips 2 in the inspection stage system 5, an inspection table 18 is raised to bring the lead row of the chips 2 into contact with the probe needle provided on the under surface of a test head 24 and, therefore, alignment becomes easy. Since pre-alignment and fine alignment can be directly performed on the inspection table 18, the generation of the positional shift at the time of the transfer of the inspection table after pre-alignment is eliminated and highly accurate alignment also becomes possible.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は半導体検査装置に関する。[Detailed description of the invention] [Purpose of the invention] (Industrial application field) The present invention relates to a semiconductor inspection device.

(従来の技術) 従来、パッケージング済みの半導体の電気的諸特性を検
査する工程では、半導体素子のノ々・ノケージが多種多
用にわたるため、夫々の、(・ソケージの種類に合わせ
た専用検査装置(ICハンドラ)が必要とされていたが
、近年の半導体素子の多品種少量生産化に対応し、測定
部のユニット等を交換することで1台で多くの形状の半
導体素子の測定が可能ないわゆるユニバーサルハンドラ
が開発されている。
(Prior art) Conventionally, in the process of inspecting the electrical characteristics of packaged semiconductors, various types of nodes and cages are used for semiconductor elements, so a dedicated testing device is required for each type of node and cage. (IC handler) was required, but in response to the recent trend toward high-mix, low-volume production of semiconductor devices, it is now possible to measure semiconductor devices of many shapes with one device by replacing the measuring unit, etc. So-called universal handlers have been developed.

このようなユニバーサルハンドラへの半導体素子供給の
形頓として、トレ一方式が知られている。
A tray type is known as a simple method of supplying semiconductor elements to such a universal handler.

このトレ一方式のICハンドラは、トレー上に多数の例
えば格子状に素子収容部を設け、この素子収容部内にパ
ッケージ済みの半導体素子例えばQFP、SOP等を収
容し、該トレーから半導体素子を 1つずつ取出して、
ICハンドラのテストヘッドに設けられたプローブ針等
の検査端子に上記のトレー上の各半導体素子を順次当接
して検査するように構成されている。
In this one-tray type IC handler, a large number of device housing sections are provided on the tray in a grid pattern, packaged semiconductor devices such as QFP, SOP, etc. are accommodated in the device housing sections, and the semiconductor devices are loaded from the tray one by one. Take them out one by one,
The IC handler is configured so that each semiconductor element on the tray is sequentially brought into contact with an inspection terminal such as a probe needle provided on the test head of the IC handler for inspection.

ところで、半導体素子の高集積化に伴い、このパッケー
ジングされた半導体素子の端子も多端子化、端子の狭ピ
ッチ化が進んでおり、このような多端子化、狭ピッチ化
された半導体素子の1)IJ定を行う場合には、高精度
の位置合せが必要とされるとともに、高精度の検査方式
の開発が要望されていた。
By the way, as semiconductor devices become more highly integrated, the number of terminals of these packaged semiconductor devices also increases, and the pitch of the terminals becomes narrower. 1) When performing IJ determination, highly accurate alignment is required, and there has been a demand for the development of a highly accurate inspection method.

(発明が解決しようとする課題) このように、上述した従来の半導体検査装置では、高精
度の位置合せが必要とされるとともに、高精度の検査方
式の開発が望まれている。
(Problems to be Solved by the Invention) As described above, the conventional semiconductor inspection apparatus described above requires highly accurate alignment, and there is a desire to develop a highly accurate inspection method.

本発明は、このような事情に対処して成されたもので、
高精度の位置合せを行うことができかつ高精度の検査を
行うことができる半導体検査装置を提供することを目的
とする。
The present invention was made in response to these circumstances, and
It is an object of the present invention to provide a semiconductor inspection device capable of performing highly accurate alignment and highly accurate inspection.

[発明の構成] (課題を解決するための手段) 本発明の半導体検査装置は、上記目的を達成するために
、位置決めされた半導体素子を載置した検査ステージを
上昇させて半導体素子の電極端子をプローブ触子に当接
させる当接手段と、この当接手段により半導体素子の電
極端子をプローブ触子に当接させた後にこの半導体素子
を検査する検査手段とを具備しているものである。
[Structure of the Invention] (Means for Solving the Problems) In order to achieve the above object, a semiconductor inspection apparatus of the present invention raises an inspection stage on which a positioned semiconductor element is mounted to inspect the electrode terminals of the semiconductor element. and an inspection means for inspecting the semiconductor element after the contact means brings the electrode terminal of the semiconductor element into contact with the probe contact. .

(作 用) 本発明の半導体検査装置では、検査ステージを上昇させ
て半導体素子の電極端子列をプローブ触子列に当接させ
るようにしたので、その半導体素子の位置合せを高精度
で実行することができ、しかも押込み嵌合式と異なり検
査の高速化に有効となる。
(Function) In the semiconductor inspection apparatus of the present invention, the inspection stage is raised to bring the electrode terminal row of the semiconductor element into contact with the probe contact row, so that the alignment of the semiconductor element can be performed with high precision. Moreover, unlike the push-fit type, it is effective in speeding up inspection.

(実施例) 以下、本発明の一実、施例について図を参照して説明す
る。
(Example) Hereinafter, one embodiment of the present invention will be described with reference to the drawings.

装置本体1は、半導体素子(以下、チップと呼ぶ)2を
多数例えば格子状に配列収容したトレー3をロードまた
はアンロードするためのトレーローダ−系4と、このト
レー3から一つずつ取出されたチップ2を検査台上に搭
載し、該チップ2を検査部へ搬送する検査ステージ系5
がら構成されている。また、上記トレーローダ−系4の
検査ステージ県側境界部には、チップ2を一つずつ保持
してトレーローダ−系4#検査ステージ系5間のチップ
移載を行うためのチップ移載機(146が具備されてい
る。
The apparatus main body 1 includes a tray loader system 4 for loading or unloading a tray 3 containing a large number of semiconductor devices (hereinafter referred to as chips) 2 arranged in a grid pattern, and a tray loader system 4 for loading or unloading a tray 3 containing a large number of semiconductor devices (hereinafter referred to as chips) 2 arranged in a grid pattern, and a tray loader system 4 for loading or unloading a tray 3 containing a large number of semiconductor devices (hereinafter referred to as chips) 2 arranged in a grid pattern. An inspection stage system 5 that mounts the chip 2 on an inspection table and transports the chip 2 to the inspection section.
It is composed of In addition, a chip transfer machine (146 is equipped.

本実施例に用いるトレー3は、例えば第2図に示すよう
に、寸法が280X 220m1m、厚さか8.5II
IIIの導電性樹脂からなるトレー本体3〕の表面にチ
ップ2を収容する収容四部32を5行6列の格子状に形
成し、該収容凹部32にチップ2を収容するように構成
されている。また、トレー本体31の4隅から 2行2
列の四部は、後述するトレー搬送機構の保持部によりト
レー2を保持するための保持板33を形成している。ま
た、トレー本体31の4隅の一角には、トレー2の方向
性を規定するための面取り部34が形成されている。
For example, as shown in FIG. 2, the tray 3 used in this embodiment has dimensions of 280 x 220 m and a thickness of 8.5 mm.
Four accommodating parts 32 for accommodating the chips 2 are formed in a lattice shape of 5 rows and 6 columns on the surface of the tray body 3 made of conductive resin of III, and the chips 2 are accommodated in the accommodating recesses 32. . Also, from the four corners of the tray body 31, 2 rows 2
The four parts of the row form a holding plate 33 for holding the tray 2 by a holding section of a tray transport mechanism, which will be described later. Furthermore, chamfered portions 34 for defining the directionality of the tray 2 are formed at one of the four corners of the tray body 31.

ところで、上記トレーローダ−系4には、トレー3を多
数棚積み積層した昇降自在のセンダー機構7、空トレー
を一時保管するためのトレーバッファ機構8、検査の終
了したチップ2を収容したトレー3を多数棚積み積層し
た昇降自在のレシーバ機構9が夫々上記チップ移載機構
6に沿って並設されている。以下これらセンダー機構7
、トレーバッファ機構8、レシーバ機構9の並設方向を
Y方向とし、これに直交する方向をX方向とする。
Incidentally, the tray loader system 4 includes a sender mechanism 7 which can be raised and lowered in which a large number of trays 3 are stacked on shelves, a tray buffer mechanism 8 for temporarily storing empty trays, and trays 3 containing chips 2 that have been inspected. A large number of stacked receiver mechanisms 9 that can be raised and lowered are arranged in parallel along the chip transfer mechanisms 6, respectively. Below these sender mechanisms 7
, the tray buffer mechanism 8, and the receiver mechanism 9 are arranged side by side in the Y direction, and the direction perpendicular thereto is the X direction.

チップ移載機構6の構成は、トレーローダ−系4と検査
ステージ系5の境界に配置した基台]0を中心にしてチ
ップ移載のための各種機構を展開した構成となっており
、基台10のトレーローダ−系4側側面には、センダー
機構7、トレーバッファ機構8、レシーバ機構9の上方
に沿ってY−Z方向に移動自在なトレー移載機hllS
11か配設されている。このトレー移載機構11の保持
部]1aにより第2図に示したトレー2の保持板33が
吸着保持される。
The structure of the chip transfer mechanism 6 is such that various mechanisms for chip transfer are developed around a base 0 placed at the boundary between the tray loader system 4 and the inspection stage system 5. On the side surface of the tray loader system 4 of No. 10, there is a tray transfer machine hllS that is movable in the Y-Z direction along the upper part of the sender mechanism 7, the tray buffer mechanism 8, and the receiver mechanism 9.
11 are arranged. The holding portion 1a of the tray transfer mechanism 11 attracts and holds the holding plate 33 of the tray 2 shown in FIG.

また、基台10のセンダー機構7側端部に直交して、セ
ンダー機構7の最上段に棚積みされたトレー3から一つ
ずつチップ2を保持して検査ステジ系5へと搬送するチ
ップ搬入機構12が設けられており、−刃基台10のレ
シーバ機構9側端部に直交して、検査ステージ系5で検
査の終了したチップ2を保持してレシーバ機構9の最上
段に棚積みされたトレー3上へと搬送するチップ産出機
構13が設けられている。
Also, perpendicular to the end of the base 10 on the side of the sender mechanism 7, a chip carry-in system is used to hold the chips 2 one by one from the tray 3 stacked on the top shelf of the sender mechanism 7 and transport them to the inspection stage system 5. A mechanism 12 is provided, which is perpendicular to the edge of the blade base 10 on the side of the receiver mechanism 9 and holds the chips 2 that have been inspected in the inspection stage system 5 and stacks them on the top stage of the receiver mechanism 9. A chip production mechanism 13 is provided for transporting chips onto the tray 3.

これらチップ搬入機構12およびチップ搬出機構13は
、夫々、Y方向へ突出した搬送腕14をX−Z方向に移
動させるための例えばLMガイドとボールスクリュー等
から組合されるX−Zステージ15と、搬送腕14の側
面にY方向に対して移動自在に設けられチップ2を保持
例えば吸着保持するための保持部16とから構成されて
いる。
These chip loading mechanism 12 and chip loading mechanism 13 each include an X-Z stage 15 that is combined with an LM guide and a ball screw, etc., for moving the transport arm 14 protruding in the Y direction in the X-Z direction, and The holding portion 16 is provided on the side surface of the transfer arm 14 so as to be movable in the Y direction, and is used to hold the chip 2, for example, to hold the chip 2 by suction.

基台10の検査ステージ系5側側面には、チップ2を保
持例えば吸着保持するための保持部17a、17bを所
定の間隔をおいて一対設け、一方の保持部17aで上記
チップ搬入機構12により検査ステージ系5へと搬送さ
れたチップ2を検査ステージ系5の検査台18上へと移
載すると同時に、他方の保持部17bで検査台18上の
検査終了済みのチップ2を上記チップ搬出機構13への
受渡し部へと移載するダブル移載機構17がY−Z方向
に移動自在に配設されている。
A pair of holding parts 17a and 17b are provided at a predetermined interval on the side surface of the base 10 on the side of the inspection stage system 5 for holding the chip 2, for example, by suction. At the same time, the chip 2 transported to the inspection stage system 5 is transferred onto the inspection table 18 of the inspection stage system 5, and at the same time, the chip 2 that has been inspected on the inspection table 18 is transferred to the chip unloading mechanism using the other holding section 17b. A double transfer mechanism 17 for transferring to the delivery section 13 is disposed so as to be movable in the Y-Z direction.

また、検査ステージ系5は、チップ2を載置する検査台
18と、この検査台18を搭載し該検査台18をx−y
−z−θ方向に移動させる検査台ステージ]つと、検査
台18の移動軌道上に配設され検査台18上のチップ2
の画像を撮像し、最終の位置合せ(以下、ファインアラ
イメントと呼ぶ)時における位置合せ情報を検査台ステ
ージ1つの駆動制御機構へと提供するファインアライメ
ント機構20とから構成されている。
In addition, the inspection stage system 5 includes an inspection table 18 on which the chip 2 is placed, and an inspection table 18 on which the inspection table 18 is mounted.
-Z-θ direction] and the chip 2 on the inspection table 18, which is arranged on the movement trajectory of the inspection table 18.
and a fine alignment mechanism 20 that captures images of and provides alignment information at the time of final alignment (hereinafter referred to as fine alignment) to the drive control mechanism of one inspection table stage.

ここで、検査台ステージ19は、例えば第3図に示すよ
うに、ベース35の各支持部35aに取付けられたY方
向レール36と、このY方向レール36上に係合部37
aを介して取付けられたX方向レールと、検査台18を
Zおよびθ方向に移動させる移動軸39とから構成され
ている。
Here, the inspection table stage 19 includes, for example, as shown in FIG.
It is composed of an X-direction rail attached via a, and a moving shaft 39 that moves the inspection table 18 in the Z and θ directions.

このような構成の半導体検査装置の動作について以下に
説明する。
The operation of the semiconductor inspection apparatus having such a configuration will be described below.

まず、チップ搬入機構12のX−Yステージを駆動して
、搬送腕14をトレー3上の所定のチップ列上へ搬送さ
せた後、搬送腕14のチップ保持部16をY方向に移動
させて検査を行うチップ上に移動し、搬送腕14を下降
させてチップ2を保持部16にて保持例えば吸着保持す
る。
First, the X-Y stage of the chip loading mechanism 12 is driven to transport the transport arm 14 onto a predetermined chip row on the tray 3, and then the chip holding section 16 of the transport arm 14 is moved in the Y direction. The chip 2 is moved over the chip to be inspected, the transport arm 14 is lowered, and the chip 2 is held, for example, by suction, in the holding section 16 .

この後、チップ搬入機構12を駆動して吸着保持したチ
ップ2を検査ステージ系5側の1■位置合せ(以下、プ
リアライメントと呼ぶ)用載置台21上へと搬送し、該
プリアライメント用載置台21上に移載する。
After that, the chip carrying mechanism 12 is driven to transport the sucked and held chip 2 onto the stage 21 for 1 positioning (hereinafter referred to as pre-alignment) on the inspection stage system 5 side, and Transfer it onto the mounting table 21.

このプリアライメント用載置台21上には、載置台21
上のチップ2の画像を撮像して正規の基準位置情報との
ずれ量を検出するプリアライメント用画像認識機構22
が設けられている。
On this pre-alignment mounting table 21, there is a mounting table 21.
A pre-alignment image recognition mechanism 22 that captures an image of the upper chip 2 and detects the amount of deviation from the regular reference position information.
is provided.

プリアライメント用画像認識機構22における位置情報
の検出方式としては、例えばチップ2のモールド部にお
ける所定の部位の面積を撮像し、その撮像部における基
準位置例えば重心を4I11定し、該測定した基準位置
情報と予め定められている正規の重心の基準位置情報と
を比較してそのずれ量情報を求める方式等が好適である
As a method for detecting position information in the pre-alignment image recognition mechanism 22, for example, the area of a predetermined part in the mold part of the chip 2 is imaged, a reference position in the imaging part, for example, the center of gravity 4I11 is determined, and the measured reference position is A suitable method is to compare the information with predetermined regular reference position information of the center of gravity to obtain the deviation amount information.

こうして、プリアライメント用の位置情報を4−1定し
た後、ダブル移載機構17の一方のチップ保持部17a
にてプリアライメント用載置台21上のチップ2を保持
し、検査ステージ系5の検査部25の検査台18上へと
搬送移載するとともに、ダブル移載機構17の他方のチ
ップ保持部17bにて検査台18上の検査終了済みチッ
プ2を上記チップ搬出機構13への受渡し部である受渡
し載置台23上へと搬送移載する。
In this way, after the position information for pre-alignment is determined 4-1, one chip holding section 17a of the double transfer mechanism 17 is
The chip 2 on the pre-alignment mounting table 21 is held and transferred to the inspection table 18 of the inspection section 25 of the inspection stage system 5, and the chip 2 is transferred to the other chip holding section 17b of the double transfer mechanism 17. The inspected chip 2 on the inspection table 18 is transferred and transferred onto the delivery table 23 which is a delivery section to the chip delivery mechanism 13.

ここで、プリアライメント用載置台21から検査台18
へのチップ移載動作の際には、検査台18は予め所定の
受渡し位置例えば基台10の検査ステージ系5側側面の
略中央部にて待機しているが、上記プリアライメント用
画像認識機構22によりチップ2の位置ずれが検出され
た場合には、この位置ずれ情報に基づいて、チップ2が
検査台18の予め定められた基準位置上に載置されるよ
うに位置ずれ針移動補正した状態で待機する。こうして
、チップ2は、常に、検査台18の定められた位置上に
搭載される。
Here, from the pre-alignment mounting table 21 to the inspection table 18
During the chip transfer operation, the inspection table 18 waits in advance at a predetermined delivery position, for example, approximately at the center of the side surface of the inspection stage system 5 of the base 10. 22, when the positional deviation of the chip 2 is detected, based on this positional deviation information, the positional deviation needle movement is corrected so that the chip 2 is placed on a predetermined reference position on the examination table 18. Wait in state. In this way, the chip 2 is always mounted at a predetermined position on the inspection table 18.

チップ2を搭載した検査台18は、テストヘッド24等
を配設した検査部25へ移動する途中、ファインアライ
メント機構20下方で一旦停止し、ここでチップ2のフ
ァインアライメント動作が行われる。
The inspection table 18 on which the chip 2 is mounted temporarily stops below the fine alignment mechanism 20 while moving to the inspection section 25 where the test head 24 and the like are arranged, and a fine alignment operation of the chip 2 is performed here.

本実施例のファインアライメント機構20は、画像認識
機構により行われるように構成されており、その位置合
せ方式としては、例えばチップ2の直交する2辺のリー
ド列の一部を撮像し、この撮像した情報から撮像部の重
心位置を算出し、該算出した重心位置情報と、予め定め
られている基準の重心位置情報とを比較して位置ずれ量
を求め該位置ずれ量の情報に基づいてチップ2が正規の
位置となるように検査台18を移動させる方式等が好適
である。
The fine alignment mechanism 20 of this embodiment is configured to perform the alignment using an image recognition mechanism, and its alignment method includes, for example, imaging a part of the lead rows on two orthogonal sides of the chip 2, and The center of gravity position of the imaging unit is calculated from the information obtained, and the calculated center of gravity position information is compared with predetermined standard center of gravity position information to determine the amount of positional deviation, and the chip is adjusted based on the information on the amount of positional deviation. It is preferable to move the examination table 18 so that the position 2 is at the normal position.

こうしてチップ2のファインアライメントを終了した後
、検査台18をテストヘッド24の下方へと移動させ、
検査台18を上昇させてチップ2のリード列2aをテス
トヘッド24下面に設けられたプローブ針27に当接さ
せ検査を行う。
After finishing the fine alignment of the chip 2 in this way, the inspection table 18 is moved below the test head 24,
The inspection table 18 is raised and the lead array 2a of the chip 2 is brought into contact with the probe needle 27 provided on the lower surface of the test head 24 to perform inspection.

検査終了後は、検査台18を再び移載位置まで移動させ
て、ここで、ダブル移載機溝17の一方のチップ保持部
17bにて検査台18上の検査終了済みチップ2を保持
しチップ受渡し載置台23上へと搬送移載するとともに
、ダブル移載機構17の他方のチップ保持部17aにて
プリアライメント用載置台21上の次検査用のチップ2
を保持し、検査台18上へと搬送移載する。
After the inspection is completed, the inspection table 18 is moved to the transfer position again, and here, one chip holding part 17b of the double transfer machine groove 17 holds the inspected chip 2 on the inspection table 18, and then the chip is removed. At the same time, the chip 2 for the next inspection on the pre-alignment stage 21 is transferred to the delivery stage 23, and the other chip holder 17a of the double transfer mechanism 17 transfers the chip 2 onto the delivery stage 23.
is held and transferred onto the inspection table 18.

検査終了済みチップ2をチップ受渡し載置台23上へ移
載した後、チップ搬出機構13の搬送腕14に設けられ
たチップ保持部16にてチップ2を保持例えば吸着保持
し、この搬送腕14をレシーバ機構9のトレー3上へと
移動させ、トレー3上の所定の位置に該チップ2を搭載
する。このとき、検査により不良と判定されたチップ2
は、搬送腕14の移動軌道の下方に配置された不良品収
容箱26に落される。
After the inspected chip 2 is transferred onto the chip delivery/mounting table 23, the chip 2 is held by the chip holder 16 provided on the transport arm 14 of the chip unloading mechanism 13, for example, by suction. The chip 2 is moved onto the tray 3 of the receiver mechanism 9 and mounted at a predetermined position on the tray 3. At this time, the chip 2 that was determined to be defective by the inspection
are dropped into a defective product storage box 26 arranged below the movement track of the transport arm 14.

上述した一連の動作を検査部25にて繰返すことにより
、センダー機構7のトレー3に収容されたチップ2が順
次検査されてレシーバ機構9のトレー3上へと収容され
る。
By repeating the above-described series of operations in the inspection section 25, the chips 2 accommodated in the tray 3 of the sender mechanism 7 are sequentially inspected and accommodated onto the tray 3 of the receiver mechanism 9.

そして、センダー機構7のトレー3上のチップ2が全て
検査終了し、レシーバ機構9のトレー2がチップ2を満
載した状態となると、トレー移載機構1]がそのトレー
保持部11aによりセンダー機構7の空トレー3aを保
持例えば吸着保持してレシーバ機構9のチップ2を満載
したトレー3上へ搬送しこれを搭載する。この後、セン
ダー機構7は、次検査用のトレーが上記空トレー3aの
あった位置と同様の位置になるように該次検査用トレー
を上昇させ、一方、レシーバ機構9は、搭載された空ト
レー3aが上記チップ2を満載したトレー3と同様な位
置となるように該空トレー3aを下降させる。
Then, when all the chips 2 on the tray 3 of the sender mechanism 7 have been inspected and the tray 2 of the receiver mechanism 9 is fully loaded with chips 2, the tray transfer mechanism 1] is moved to the sender mechanism 7 by the tray holding portion 11a. The empty tray 3a is held, for example, by suction, and transferred onto the tray 3 full of chips 2 of the receiver mechanism 9, and is loaded thereon. Thereafter, the sender mechanism 7 raises the tray for the next inspection so that it is at the same position as the empty tray 3a, while the receiver mechanism 9 raises the tray for the next inspection so that it is in the same position as the empty tray 3a. The empty tray 3a is lowered so that the tray 3a is in the same position as the tray 3 full of chips 2.

また、不良チップが発生した場合には、レシーバ機構9
のトレー3がチップ満載状態となる前にセンダー機構7
のトレー3が空トレーとなり、次検査用トレーをセツテ
ィングすることが不可能となるが、このような場合には
、センダー機構7とレシーバ機構9間に配設されたトレ
ーバッファ機構8上にて空トレー3aを一時待機させる
。そして、レシーバ機構9のトレー2がチップ満載状態
となった際に、上記動作と同様にしてトレーバッファ機
構8に待機した空トレー3aをレシーバ機構9へ搭載す
ることにより、センダー機構7の次検査トレーが空トレ
ー3aによりセツティング不可能となる状態が防止でき
、連続的な処理が可能となる。
In addition, if a defective chip occurs, the receiver mechanism 9
The sender mechanism 7 is activated before the tray 3 becomes fully loaded with chips.
The tray 3 becomes empty and it becomes impossible to set a tray for the next inspection. The empty tray 3a is temporarily put on standby. Then, when the tray 2 of the receiver mechanism 9 is full of chips, the empty tray 3a that has been waiting in the tray buffer mechanism 8 is loaded onto the receiver mechanism 9 in the same manner as the above operation, so that the next inspection of the sender mechanism 7 can be carried out. It is possible to prevent a situation in which the tray cannot be set due to an empty tray 3a, and continuous processing becomes possible.

このように、本実施例では、検査ステージ系5における
チップ2の検査の際に、検査台18を上昇させてチップ
2のリード列2aをテストヘッド24下面に設けられた
プローブ針27に当接させるので、位置合せが容易とな
り、従来の検査方式によるソケットに上方からチップを
押込む方式での多端子および端子が狭ピッチとされたチ
ップの検査に対応しきれなかった面を大幅に改遷するこ
とが可能となる。
In this embodiment, when testing the chip 2 on the test stage system 5, the test table 18 is raised and the lead array 2a of the chip 2 is brought into contact with the probe needle 27 provided on the lower surface of the test head 24. This makes positioning easier, and is a major change from the conventional inspection method of pushing the chip into the socket from above, which was not able to handle the inspection of chips with multiple terminals and narrow terminal pitches. It becomes possible to do so.

また本実施例では、プリアライメントおよびファインア
ライメントを検査台18上で直接行うことが可能である
ため、従来行われているようなプリアライメントを独立
したアライメント機構により行った後検査台に移載する
間接的な方式と異なり、プリアライメント後の検査台移
載時における位置ずれの発生がなく高精度の位置合せも
可能となる。
In addition, in this embodiment, since pre-alignment and fine alignment can be performed directly on the inspection table 18, the conventional pre-alignment is performed by an independent alignment mechanism and then transferred to the inspection table. Unlike the indirect method, there is no positional shift when transferring the examination table after pre-alignment, and highly accurate positioning is possible.

さらに、検査台18上で全ての位置合せを行う位置合せ
機構を用いたことにより位置合せ速度が向上し、また検
査終了済みチップと次検査チップとを同時搬送するチッ
プ移載機構により搬送効率が向上し、これらの作用によ
り装置スルーブツトの向上を図ることも可能である。
Furthermore, by using an alignment mechanism that performs all alignments on the inspection table 18, alignment speed is improved, and a chip transfer mechanism that simultaneously transfers inspected chips and next inspection chips improves conveyance efficiency. It is also possible to improve the device throughput by these actions.

さらにまた、従来のような独立したプリアライメント機
構が不要となることから、装置が簡素化し、低コスト化
を図ることもできる。
Furthermore, since there is no need for an independent pre-alignment mechanism as in the prior art, the device can be simplified and costs can be reduced.

また本実施例では、フラットパッケージICの検査につ
いて説明したが、これに限らずICチップやLCI)基
板等の方形状デバイスであればいずれでも適用可能であ
る。
Further, in this embodiment, the inspection of a flat package IC has been described, but the present invention is not limited to this, and can be applied to any rectangular device such as an IC chip or an LCI (LCI) board.

[発明の効果] 以上説明したように、本発明の半導体検査装置によれば
、高精度の位置合せを行うことができかつ高精度の検査
を行うことができる。
[Effects of the Invention] As described above, according to the semiconductor inspection apparatus of the present invention, highly accurate alignment and highly accurate inspection can be performed.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例による半導体検査装置の構成
を示す平面図、第2図は第1図の実施例に用いるトレー
の一例を示す平面図、第3図は第1図の検査台ステージ
を示す一部切欠の側面図である。 1・・・装置本体、2・・・チップ、3・・・トレー 
4・・・トレーローダ−系、5・・・検査ステージ系、
6・・・チップ移載機構、7・・・センダー機構、8・
・・バッファ機構、9・・・レシーバ機構、10・・・
基台、11・・・トレー搬送機構、12・・・チップ搬
入機構、13・・・チップ搬送機構、14・・・搬送腕
、17・・・ダブル移載機構、18・・・検査台、19
・・・検査台ステージ、20・・・ファインアライメン
ト機構、22・・・プリアライメント用画像認識機構、
24・・・テストヘッド、25・・・検査部。 出願人     東京エレクトロン株式会社代理人 弁
理士 須 山 佐 − (ばか1名) 纂2図 ^グ 矛 フ@
FIG. 1 is a plan view showing the configuration of a semiconductor inspection device according to an embodiment of the present invention, FIG. 2 is a plan view showing an example of a tray used in the embodiment of FIG. 1, and FIG. 3 is an inspection of the semiconductor inspection device shown in FIG. FIG. 3 is a partially cutaway side view showing the base stage. 1...Device body, 2...Chip, 3...Tray
4... Tray loader system, 5... Inspection stage system,
6...Chip transfer mechanism, 7...Sender mechanism, 8.
...Buffer mechanism, 9...Receiver mechanism, 10...
Base, 11... Tray transport mechanism, 12... Chip transport mechanism, 13... Chip transport mechanism, 14... Transport arm, 17... Double transfer mechanism, 18... Inspection table, 19
...Inspection table stage, 20... Fine alignment mechanism, 22... Image recognition mechanism for pre-alignment,
24...Test head, 25...Inspection section. Applicant Tokyo Electron Co., Ltd. Agent Patent Attorney Suyama Sa - (1 idiot) Figure 2

Claims (1)

【特許請求の範囲】[Claims] (1)位置決めされた半導体素子を載置した検査ステー
ジを上昇させて前記半導体素子の電極端子をプローブ触
子に当接させる当接手段と、 この当接手段により前記半導体素子の電極端子をプロー
ブ触子に当接させた後にこの半導体素子を検査する検査
手段と を具備していることを特徴とする半導体検査装置。
(1) A contacting means for raising an inspection stage on which a positioned semiconductor element is placed and bringing the electrode terminals of the semiconductor element into contact with a probe contact; and the contacting means causes the electrode terminals of the semiconductor element to be brought into contact with the probe. 1. A semiconductor testing device comprising: testing means for testing the semiconductor element after it is brought into contact with a contactor.
JP1099814A 1989-04-19 1989-04-19 Apparatus for inspecting semiconductor Pending JPH02278169A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1099814A JPH02278169A (en) 1989-04-19 1989-04-19 Apparatus for inspecting semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1099814A JPH02278169A (en) 1989-04-19 1989-04-19 Apparatus for inspecting semiconductor

Publications (1)

Publication Number Publication Date
JPH02278169A true JPH02278169A (en) 1990-11-14

Family

ID=14257316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1099814A Pending JPH02278169A (en) 1989-04-19 1989-04-19 Apparatus for inspecting semiconductor

Country Status (1)

Country Link
JP (1) JPH02278169A (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61237444A (en) * 1985-04-15 1986-10-22 Tokyo Erekutoron Kk Handler device for inspecting ic product
JPS6235638A (en) * 1985-08-09 1987-02-16 Nippon Kogaku Kk <Nikon> Automatic wafer positioning device
JPS6289336A (en) * 1985-10-16 1987-04-23 Hitachi Ltd Inspecting device for semiconductor wafer
JPS63257240A (en) * 1987-04-15 1988-10-25 Hitachi Ltd Inspection using probe

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61237444A (en) * 1985-04-15 1986-10-22 Tokyo Erekutoron Kk Handler device for inspecting ic product
JPS6235638A (en) * 1985-08-09 1987-02-16 Nippon Kogaku Kk <Nikon> Automatic wafer positioning device
JPS6289336A (en) * 1985-10-16 1987-04-23 Hitachi Ltd Inspecting device for semiconductor wafer
JPS63257240A (en) * 1987-04-15 1988-10-25 Hitachi Ltd Inspection using probe

Similar Documents

Publication Publication Date Title
US5956134A (en) Inspection system and method for leads of semiconductor devices
TWI442509B (en) Check the device
WO2019080342A1 (en) Electronic device detection apparatus
US5894217A (en) Test handler having turn table
KR20200120704A (en) Contact precision guarantee method, contact precision guarantee mechanism, and inspection device
US5619145A (en) Probe apparatus and method for inspecting object using the probe apparatus
US20050162151A1 (en) Device transfer mechanism for a test handler
JP4222442B2 (en) Insert for electronic component testing equipment
JP2952331B2 (en) Probe device
JPH04330753A (en) Semiconductor inspection device
JP2023090977A (en) Tilt angle detection device and tilt angle detection method
JPH05136219A (en) Probe device
JPH04312939A (en) Probe device
JPH02278169A (en) Apparatus for inspecting semiconductor
JP2784793B2 (en) Semiconductor inspection apparatus and semiconductor element alignment method
JPH02281101A (en) Semiconductor inspecting apparatus
JP2652711B2 (en) Semiconductor inspection apparatus and inspection method
JPH02278166A (en) Apparatus for inspecting semiconductor
KR101218507B1 (en) Probe apparatus
JP3080845B2 (en) Inspection apparatus and method
JP2750448B2 (en) Semiconductor inspection equipment
JPH03141657A (en) Inspecting apparatus
JPH0329335A (en) Semiconductor chip prober
JP2519041B2 (en) Method and apparatus for marking semiconductor wafer
JPH0266474A (en) Method for inspecting semiconductor element