JPH0226466B2 - - Google Patents

Info

Publication number
JPH0226466B2
JPH0226466B2 JP56134515A JP13451581A JPH0226466B2 JP H0226466 B2 JPH0226466 B2 JP H0226466B2 JP 56134515 A JP56134515 A JP 56134515A JP 13451581 A JP13451581 A JP 13451581A JP H0226466 B2 JPH0226466 B2 JP H0226466B2
Authority
JP
Japan
Prior art keywords
circuit
thyristors
current
series
thyristor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56134515A
Other languages
Japanese (ja)
Other versions
JPS5836178A (en
Inventor
Hitoshi Kono
Atsushi Okuno
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Co Ltd
Original Assignee
Shinko Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Co Ltd filed Critical Shinko Electric Co Ltd
Priority to JP56134515A priority Critical patent/JPS5836178A/en
Publication of JPS5836178A publication Critical patent/JPS5836178A/en
Publication of JPH0226466B2 publication Critical patent/JPH0226466B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/505Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
    • H02M7/515Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Description

【発明の詳細な説明】 この発明は、高周波加熱用等として用いられる
高周波インバータ回路に係り、特に可飽和リアク
トルを効果的に使用することにより電力損失、コ
スト等の低減をはかつた高周波インバータ回路に
関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a high frequency inverter circuit used for high frequency heating, etc., and in particular to a high frequency inverter circuit that reduces power loss, cost, etc. by effectively using a saturable reactor. Regarding.

まず、この種の高周波インバータ回路の動作原
理を第1図に基づいて説明する。この第1図に示
す高周波インバータ回路において、1は端子2,
3,4に供給される3相交流電源U,V,Wを任
意の2つの電圧の直流電源に変換する電源回路で
あり、導通角制御された6個のサイリスタがブリ
ツジ接続された整流回路1aを有すると共に、チ
ヨークコイル5と、直列接続された2個のコンデ
ンサ6,7とからなる平滑回路1bとを有してな
つている。8は直列接続された第1、第2のサイ
リスタ9a,9bと同じく直列接続された第3、
第4のサイリスタ9c,9dとを電流方向を一致
させて並列接続すると共に、サイリスタ9a,9
bの接続点とサイリスタ9c,9dの接続点との
間に転流用のコンデンサ10(容量C)を介挿し
てなるブリツジ回路であり、また、11は前記コ
ンデンサ10と共振回路を構成する転流用のコイ
ル(インダクタンスL)、12は誘導加熱コイル
等の負荷である。また13は前記コイル11と対
をなす転流用のコイル(インダクタンスL)、1
4は前記ブリツジ回路8と対をなすブリツジ回路
であり、ブリツジ回路14は直列接続されたサイ
リスタ15a,15bと同じく直列接続されたサ
イリスタ15c,15dとを電流方向を一致させ
て並列接続すると共に、サイリスタ15a,15
bの接続点とサイリスタ15c,15dの接続点
との間に転流用のコンデンサ16(容量C)を介
挿してなつている。
First, the operating principle of this type of high frequency inverter circuit will be explained based on FIG. In the high frequency inverter circuit shown in FIG. 1, 1 is terminal 2,
This is a power supply circuit that converts the three-phase AC power supplies U, V, and W supplied to terminals 3 and 4 into DC power supplies of two arbitrary voltages, and a rectifier circuit 1a in which six thyristors whose conduction angles are controlled are bridge-connected. It also has a smoothing circuit 1b consisting of a chiyoke coil 5 and two capacitors 6 and 7 connected in series. 8 is the first and second thyristors 9a and 9b connected in series, and the third thyristor 8 is also connected in series.
The fourth thyristors 9c and 9d are connected in parallel with the same current direction, and the thyristors 9a and 9d are connected in parallel.
This is a bridge circuit in which a commutation capacitor 10 (capacitance C) is inserted between the connection point of thyristors 9c and 9d, and 11 is a commutation capacitor 10 that forms a resonance circuit with the capacitor 10. coil (inductance L), and 12 is a load such as an induction heating coil. 13 is a commutation coil (inductance L) that is paired with the coil 11;
4 is a bridge circuit paired with the bridge circuit 8, and the bridge circuit 14 connects thyristors 15a and 15b connected in series and thyristors 15c and 15d connected in series in parallel with the same current direction. Thyristor 15a, 15
A commutation capacitor 16 (capacitance C) is inserted between the connection point of thyristors 15c and 15d.

この構成においてサイリスタ9a,9d、サイ
リスタ15a,15d、サイリスタ9b,9c、
サイリスタ15b,15cが第2図のイ,ロ,
ハ,ニに示すようなゲート電流により時刻t1
t2、t3、t4…の順に各々点弧されると、負荷12
には同図のホに示すように、平滑コンデンサ6、
コンデンサ10、コイル11、負荷12からなる
共振回路におけるコンデンサ10の容量Cとコイ
ル11のインダクタンスLとの共振により生成さ
れる正弦半波電流i1と、平滑コンデンサ7、負荷
12、コイル13、コンデンサ16からなる共振
回路におけるコンデンサ16の容量Cとコイル1
3のインダクタンスLとの共振により生成される
正弦半波電流i2(i1とi2は対称波形となる)とが、
前記点弧タイミングt1、t2、t3、t4…毎に交番し
ながら供給される。またこの場合、コンデンサ1
0の両端間に発生する電圧Vc1とコンデンサ16
の両端間に発生する電圧Vc2とは第2図のヘとト
に示すように変化する。このように、この第1図
に示したような回路構成によれば、正弦半波出力
電流i1、i2からなり時刻t1〜t3、時刻t3〜t5、…を
周期とする高周波出力電流を得ることができる。
In this configuration, thyristors 9a, 9d, thyristors 15a, 15d, thyristors 9b, 9c,
The thyristors 15b and 15c correspond to A, B and B in FIG.
Due to the gate current shown in c and d, time t 1 ,
When t 2 , t 3 , t 4 . . . are fired in this order, the load 12
As shown in E of the figure, a smoothing capacitor 6,
A sine half-wave current i1 generated by resonance between the capacitance C of the capacitor 10 and the inductance L of the coil 11 in a resonant circuit consisting of the capacitor 10, the coil 11, and the load 12, and the smoothing capacitor 7, the load 12, the coil 13, and the capacitor Capacitance C of capacitor 16 and coil 1 in a resonant circuit consisting of 16
The sine half-wave current i 2 (i 1 and i 2 have symmetrical waveforms) generated by resonance with the inductance L of 3 is,
It is alternately supplied at each of the ignition timings t 1 , t 2 , t 3 , t 4 . Also in this case, capacitor 1
0 voltage V c1 and capacitor 16
The voltage V c2 generated across the terminal changes as shown at the bottom of FIG. In this way, according to the circuit configuration shown in FIG. 1, the output currents are composed of half-sine wave output currents i 1 and i 2 and have periods of time t 1 to t 3 , time t 3 to t 5 , etc. High frequency output current can be obtained.

以上のような動作原理に基づく高周波インバー
タ回路において、例えば10KHz以上の周波数の高
周波出力電流を得ようとする場合は、第1図に示
したブリツジ回路8,14に対応するブリツジ回
路における各サイリスタの逆バイアス時間が不足
する恐れがあるからこれらの各サイリスタに対し
て充分な逆バイアス時間を確保するために、第3
図に示すようにブリツジ回路8をn個のブリツジ
回路8-1〜8-oに、またブリツジ回路14を同じ
くn個のブリツジ回路14-1〜14-oに置換し、
これらのブリツジ回路8-1〜8-oとブリツジ回路
14-1〜14-oとを各々時分割動作させればよ
い。
In a high-frequency inverter circuit based on the operating principle as described above, when trying to obtain a high-frequency output current with a frequency of 10 KHz or higher, for example, each thyristor in the bridge circuit corresponding to bridge circuits 8 and 14 shown in FIG. Since there is a risk that the reverse bias time may be insufficient, in order to ensure sufficient reverse bias time for each of these thyristors, the third
As shown in the figure, the bridge circuit 8 is replaced with n bridge circuits 8 -1 to 8 -o , and the bridge circuit 14 is replaced with n bridge circuits 14 -1 to 14 -o ,
These bridge circuits 8 -1 to 8 -o and bridge circuits 14 -1 to 14 -o may be operated in a time-division manner, respectively.

ところで、以上説明したような高周波インバー
タ回路において、負荷12がこの第3図に示すよ
うに、誘導加熱コイル12aと進相コンデンサ1
2bとが並列接続されてなる共振負荷回路12c
を有してなる場合、この共振負荷回路12cへ高
周波インバータ回路の出力エネルギを有効に注入
するには、第4図に示すように前記正弦半波出力
電流i1、i2の時間幅を共振負荷回路12cの共振
周波数(共振負荷回路12cの両端間電圧VL
周波数)の半周期より短かくする必要がある。こ
のため、例えば50KHzの共振周波数を持つ共振負
荷回路12cを駆動する場合には、各正弦半波出
力電流i1、i2の時間幅を10μs以下としなくてはな
らない。この場合、例えば正弦半波出力電流i1
i2の各ピーク値を1000A、時間幅を10μsとする
と、第3図に示した各ブリツジ回路8-1〜8-o
14-1〜14-oにおける各サイリスタの電流変化
速度di/dtは、 di/dt≒1000/10/2×1.6(A/μs)=320(A/
μs) と極めて大きな値となり、このためこれらの各サ
イリスタの電圧損失が非常に大きくなつてしま
う。第5図は、これらの各サイリスタが点弧され
てからオフするまでの間の上記電力損失を示す波
形図であり、この図のイにおける実線aは前記各
サイリスタのアノード−カソード間電圧、一点鎖
線bはこれらのサイリスタに流れる電流を示し、
またこの図のロにおける実線cはこれらのサイリ
スタにおける電圧損失を示している。この第5図
から明らかなように、時刻t1から開始されるター
ンオン時および時刻t2に完了するターンオフ時に
おけるサイリスタの電力損失は極めて大きくなつ
ている。このように、例えば50KHzのような高い
共振周波数を持つ共振負荷回路を駆動する場合に
は、各サイリスタにおけるスイツチング時の電力
損失が極めて大となつてしまうという問題があ
る。この問題を解決するには前記各サイリスタを
並列接続された複数個のサイリスタに置き換え、
これにより電力損失を分散させる方法があるが、
この方法はコスト面で不利である。そこでこの問
題を解決する他の方法として、環状フエライトコ
アを使用する方法が知られている。第6図はこの
方法を用いた場合の各ブリツジ回路8-1〜8-o
14-1〜14-oの構成をブリツジ回路8-1を例に
して示したもので、この図に示すように、サイリ
スタ9a-1,9c-1の各アノード線と、サイリスタ
b-1,9d-1の各カソード線がこれらのサイリス
タのターンオン時間よりも僅かに長い磁束飽和耐
久時間Tsを持つ環状フエライトコア17a-1,1
c-1,17b-1,17d-1に各々挿通されている。
このように構成した場合、各サイリスタ9a-1
d-1が点弧されてからオフするまでの間の電力
損失は、第7図のようになる。この図のイにおけ
る実線aはこれらのサイリスタのアノード−カソ
ード間電圧、一点鎖線bはこれらのサイリスタに
流れる電流を示し、また同図のロにおける実線c
はこれらのサイリスタにおける電圧損失を示して
いる。この第7図から明らかなように、この構成
によれば時刻t1から開始されるターンオン時にお
いては、対応する環状フエライトコアによりサイ
リスタが完全に導通するまでの間の電流の急激な
上昇は抑制され、また時刻t2に完了するターンオ
フ時においても、電流の急激な変化が抑制され、
結果として、サイリスタの電力損失を第5図に示
したものに比べて著るしく低下させることができ
る。しかしながらこの方法においても、上記各環
状フエライトコアが分散配置されることになるの
で、特に大容量のそして例えば50KHzと動作周波
数の高い高周波インバータ回路においては、これ
らの環状フエライトコアに対する冷却あるいは配
線が困難になるという問題がある。そこでさらに
このような問題を解決するものとして、第8図に
示すように、各ブリツジ回路8-1〜8-o、14-1
〜14-oに直列にフエライトコア等の磁心を有す
る可飽和リアクトル17-1〜17-oを各々接続す
る(図はブリツジ回路8-1と可飽和リアクトル1
-1のみを示す)ことが考えられるが、この構成
においても、可飽和リアクトル17-1〜17-o
流れる電流が一方向だけになることから、これら
の磁心の断面積を大きくせねばならない、あるい
はこの図におけるサイリスタ9a-1,9d-1が完全
に非導通状態にならないうちにサイリスタ9b-1
c-1がターンオンした場合等に、可飽和リアク
トル17-1が有効に作用しないという問題があ
る。
By the way, in the high frequency inverter circuit as explained above, the load 12 is connected to the induction heating coil 12a and the phase advance capacitor 1 as shown in FIG.
2b is connected in parallel with the resonant load circuit 12c.
In order to effectively inject the output energy of the high frequency inverter circuit into the resonant load circuit 12c , as shown in FIG . It is necessary to make it shorter than half the period of the resonant frequency of the load circuit 12c (the frequency of the voltage V L across the resonant load circuit 12c). Therefore, when driving the resonant load circuit 12c having a resonant frequency of 50 KHz, for example, the time width of each half-sine wave output current i 1 and i 2 must be 10 μs or less. In this case, for example, the sine half-wave output current i 1 ,
Assuming that each peak value of i 2 is 1000 A and the time width is 10 μs, each bridge circuit 8 -1 to 8 -o shown in Fig. 3
The current change rate di/dt of each thyristor at 14-1 to 14 -o is di/dt≒1000/10/2×1.6(A/μs)=320(A/μs)
The voltage loss in each of these thyristors becomes extremely large. FIG. 5 is a waveform diagram showing the above-mentioned power loss from when each of these thyristors is turned on until it is turned off, and the solid line a in A of this figure indicates the voltage between the anode and cathode of each of the thyristors at one point. The dashed line b shows the current flowing through these thyristors,
Further, the solid line c in the lower part of this figure shows the voltage loss in these thyristors. As is clear from FIG. 5, the power loss of the thyristor during turn-on starting from time t1 and turn-off completing at time t2 is extremely large. As described above, when driving a resonant load circuit having a high resonant frequency such as 50 KHz, there is a problem in that the power loss during switching in each thyristor becomes extremely large. To solve this problem, replace each thyristor with multiple thyristors connected in parallel,
This is a way to disperse power loss, but
This method is disadvantageous in terms of cost. Therefore, as another method for solving this problem, a method using an annular ferrite core is known. Figure 6 shows each bridge circuit 8 -1 to 8 -o when using this method.
The configuration of 14-1 to 14 -o is shown using bridge circuit 8-1 as an example. As shown in this figure, each anode line of thyristor 9a -1 , 9c-1 and thyristor 9b -1 , 9 d-1 each of the annular ferrite cores 17 a-1 , 1 having a magnetic flux saturation endurance time T s slightly longer than the turn-on time of these thyristors.
They are inserted into 7 c-1 , 17 b-1 , and 17 d-1 , respectively.
When configured in this way, each thyristor 9 a-1 ~
9 The power loss from when d-1 is turned on until it is turned off is as shown in Figure 7. The solid line a in A of this figure shows the voltage between the anode and cathode of these thyristors, the dashed line b shows the current flowing through these thyristors, and the solid line c in B of the same figure shows the voltage between the anode and cathode of these thyristors.
shows the voltage loss in these thyristors. As is clear from FIG. 7, according to this configuration, during turn-on starting from time t 1 , the corresponding annular ferrite core suppresses the rapid increase in current until the thyristor becomes completely conductive. Also, during turn-off, which is completed at time t2 , rapid changes in current are suppressed.
As a result, the power loss of the thyristor can be significantly reduced compared to that shown in FIG. However, even with this method, each of the annular ferrite cores is distributed, so it is difficult to cool or wire these annular ferrite cores, especially in a high-capacity high-frequency inverter circuit with a high operating frequency of, for example, 50 KHz. There is a problem with becoming. Therefore, as a further solution to this problem, as shown in FIG. 8, each bridge circuit 8 -1 to 8 -o , 14 -1
Connect saturable reactors 17 -1 to 17 -o each having a magnetic core such as a ferrite core in series with ~14 -o (the figure shows bridge circuit 8 -1 and saturable reactor 1).
However, even in this configuration, the current flowing through the saturable reactors 17 -1 to 17 -o only flows in one direction, so the cross-sectional area of these magnetic cores must be increased . or the thyristors 9 b-1 and 9 d-1 in this figure are not completely turned off.
There is a problem that the saturable reactor 17 -1 does not work effectively when 9 c-1 is turned on.

この発明は、このような諸事情に鑑みてなされ
たもので、その目的とするところは、磁心の断面
積が小さい可飽和リアクトルを必要最少個数使用
するだけで、サイリスタのターンオン時、ターン
オフ時における電力損失を効果的に低減させるこ
とができ、これにより極めて高い周波数まで動作
させることができる高周波インバータ回路を提供
することにある。
This invention was made in view of the above circumstances, and its purpose is to use the minimum necessary number of saturable reactors with a small cross-sectional area of the magnetic core, thereby improving the thyristor's turn-on and turn-off times. It is an object of the present invention to provide a high frequency inverter circuit that can effectively reduce power loss and thereby operate at extremely high frequencies.

以下、この発明の一実施例を図面を参照して説
明する。第9図は、この発明の一実施例である高
周波インバータ回路の構成を示す回路図であり、
この図において、第3図の各部に対応する部分に
は同一の符号を付け、その説明を省略する。第9
図においては、第1のサイリスタ9a-1,9a-2
…,9a-o,15a-1,15a-2,…,15a-oと第
2のサイリスタ9b-1,9b-2,…,9b-o,15b-
,15b-2,…,15b-oとの接続点と転流用のコ
ンデンサ10-1,10-2,…,10-o,16-1
16-2,…,16-oとの間にフエライトコア等を
磁心とする可飽和リアクトル17-1,17-2
…,17-o,18-1,18-2,…,18-oがそれ
ぞれ新たに介挿されている。
An embodiment of the present invention will be described below with reference to the drawings. FIG. 9 is a circuit diagram showing the configuration of a high frequency inverter circuit which is an embodiment of the present invention.
In this figure, parts corresponding to those in FIG. 3 are given the same reference numerals, and their explanations will be omitted. 9th
In the figure, first thyristors 9 a-1 , 9 a-2 ,
..., 9 ao , 15 a-1 , 15 a-2 , ..., 15 ao and the second thyristor 9 b-1 , 9 b-2 , ..., 9 bo , 15 b-
1 , 15 b-2 ,..., 15 Connection point with bo and commutation capacitor 10 -1 , 10 -2 ,..., 10 -o , 16 -1 ,
16 -2 , ..., 16 -o and saturable reactors 17 -1 , 17 -2 , whose magnetic cores are ferrite cores, etc.
..., 17 -o , 18 -1 , 18 -2 , ..., 18 -o are newly inserted.

次に、第9図に示した回路の動作についてブリ
ツジ回路8-1を例にして説明する。今、サイリス
タ9a-1,9d-1が点弧されて正弦半波電流i1aが流
れると、可飽和リアクトル17-1の磁心の磁束密
度Bは、第10図に示す磁化曲線18に沿つて一
旦一方の飽和値B1に達した後、磁化曲線19に
沿つて磁束密度B2に到り停止する。次にサイリ
スタ9b-1,9c-1が点弧されて正弦半波電流i1b
流れると、磁束密度Bは磁束密度B2から磁化曲
線19に沿つて一旦他方の飽和値B3に達した後、
磁化曲線18に沿つて磁束密度B4に到り停止す
る。以降、サイリスタ9a-1,9d-1とサイリスタ
b-1,9c-1とが交互に点弧される毎に、磁束密
度Bは、B4→B1→B2またはB2→B3→B4なる変化
を行なう。このようにこの実施例においては、各
サイリスタがターンオンする時の磁束密度Bの変
化量B0は、 B0=B1−B4=B2−B3 となる。一方、第8図に示したような従来の回路
においては、可飽和リアクトル17-1には電流が
一方向にしか流れないため、その磁束密度は、例
えば第10図において、B2→B1→B2(またはB4
→B3→B4)のようにしか変化せず、その磁束密
度Bの変化量B0′は、 B0′=B1−B2=B4−B3 にしかならない。ここで磁心に対する巻線数Nが
同一であるとすれば、同一の磁束飽和耐久時間を
得るために必要とされる磁心の断面積Sは、可飽
和リアクトル17-1の両端間に印加される電圧を
vとすれば、 S=1/N・B0vdt …(1) なる関係があるから、第9図に示す実施例によれ
ば、第8図に示したような従来の回路におけるも
ののB′/B0倍に減少させることができる。
Next, the operation of the circuit shown in FIG. 9 will be explained using the bridge circuit 8-1 as an example. Now, when the thyristors 9 a-1 and 9 d-1 are fired and a sinusoidal half-wave current i 1a flows, the magnetic flux density B of the magnetic core of the saturable reactor 17 -1 becomes the magnetization curve 18 shown in FIG. Once it reaches one saturation value B 1 along the magnetization curve 19, it reaches the magnetic flux density B 2 and stops along the magnetization curve 19. Next, when the thyristors 9 b-1 and 9 c-1 are fired and a sinusoidal half-wave current i 1b flows, the magnetic flux density B changes from the magnetic flux density B 2 along the magnetization curve 19 once to the other saturation value B 3 . After reaching
The magnetic flux density reaches B 4 along the magnetization curve 18 and stops. From then on, each time the thyristors 9 a-1 and 9 d-1 and the thyristors 9 b-1 and 9 c-1 are fired alternately, the magnetic flux density B changes from B 4 →B 1 →B 2 or B 2 →B 3 →B 4 . Thus, in this embodiment, the amount of change B 0 in the magnetic flux density B when each thyristor turns on is B 0 =B 1 -B 4 =B 2 -B 3 . On the other hand, in the conventional circuit shown in FIG. 8, current flows in the saturable reactor 17 -1 in only one direction, so the magnetic flux density is, for example, B 2 →B 1 in FIG. 10. →B 2 (or B 4
→B 3 →B 4 ), and the amount of change B 0 ′ in the magnetic flux density B is only B 0 ′=B 1 −B 2 =B 4 −B 3 . Here, if the number of windings N for the magnetic core is the same, the cross-sectional area S of the magnetic core required to obtain the same magnetic flux saturation durability time is the amount applied between both ends of the saturable reactor 17 -1 If the voltage is v, then the relationship is S=1/N・B 0 vdt (1) Therefore, according to the embodiment shown in FIG. 9, the conventional circuit shown in FIG. B′/B can be reduced by 0 times.

この効果を具体的数値を代入して考察すると、
今サイリスタ9a-1〜9d-1の各ターンオン時間が
3μs、可飽和リアクトル17-1の両端間に印加さ
れる電圧が1200V、磁束密度Bの変化量B0が6000
ガウス、巻線数Nが1である場合、前記各サイリ
スタのターンオン時における電力損失を充分低減
させるために必要とされる可飽和リアクトル17
-1の磁心の磁束飽和耐久時間は同じく3μsに設定
しなければならないから、磁心の断面積Sは(1)式
を用いて、 S=1200×3×10-6/6000×10-4(m2) =0.6×10-2(m2)=60(cm2) となる。したがつて、この場合、第11図に示す
ような、厚さlが2cm、外径内径差が2cm、断面
積が4cm2の環状フエライトコア17を用いた場合
は、これらの環状フエライトコア17を15個使用
すればよいことになる。
Considering this effect by substituting specific numerical values,
Now, each turn-on time of thyristor 9 a-1 to 9 d-1 is
3μs, the voltage applied across the saturable reactor 17-1 is 1200V, the amount of change B0 in magnetic flux density B is 6000
Gauss, and when the number of windings N is 1, the saturable reactor 17 is required to sufficiently reduce the power loss when each thyristor is turned on.
The magnetic flux saturation durability time of the magnetic core -1 must be set to 3 μs as well, so the cross-sectional area S of the magnetic core is calculated using equation (1): S=1200×3×10 -6 /6000×10 -4 ( m 2 ) = 0.6×10 -2 (m 2 ) = 60 (cm 2 ). Therefore, in this case, when using an annular ferrite core 17 as shown in FIG. This means that you only need to use 15 of them.

一方、第8図に示したような従来の回路におい
ては、磁束密度Bの変化量B0′が3000ガウスとな
るから、その他の数値を上述した場合と同一の値
に設定した場合、磁心の断面積Sは、 S=1200×3×10-6/3000×10-4(m2)=120(cm2) と、2倍になる。したがつてこの場合は、第11
図に示すような断面積4cm2の環状フエライトコア
が30個必要になり、これらを円筒状になるように
連結するとその長さは60cmにもなつてしまう。
On the other hand, in the conventional circuit shown in Fig. 8, the amount of change B 0 ' in the magnetic flux density B is 3000 Gauss, so if the other values are set to the same values as in the above case, the magnetic core The cross-sectional area S is doubled, as S=1200×3×10 −6 /3000×10 −4 (m 2 )=120 (cm 2 ). Therefore, in this case, the 11th
As shown in the figure, 30 annular ferrite cores with a cross-sectional area of 4 cm 2 are required, and when these are connected to form a cylindrical shape, the length becomes 60 cm.

このように、この実施例によれば上記具体的数
値からも明らかなように、使用される可飽和リア
クトルの寸法を従来のものに比べて著るしく減少
させることができる。
In this way, according to this embodiment, as is clear from the above-mentioned specific values, the size of the saturable reactor used can be significantly reduced compared to the conventional one.

以上説明したように、この発明による高周波イ
ンバータ回路によれば、順次直列に接続された第
1、第2の電流制御素子と同じく順次直列に接続
された第3、第4の電流制御素子と、第1、第2
の電流制御素子の接続点と第3、第4の電流制御
素子の接続点との間に介挿されたコンデンサとを
有してなる各ブリツジ回路において、前記各コン
デンサに直列に可飽和リアクトルを介挿するよう
にしたので、必要最低限の数の可飽和リアクトル
を用いて電流制御素子のスイツチング時の電力損
失を低減させることができるようになると共にこ
れらの可飽和リアクトルに対する配線および冷却
等が極めて容易になり、しかもこれらの可飽和リ
アクトルには交番電流が流れることになるので磁
心を従来のものに比較して半減させることがで
き、これにより取付スペースおよびコストを低減
させることができる。
As explained above, according to the high frequency inverter circuit according to the present invention, the first and second current control elements are sequentially connected in series, and the third and fourth current control elements are sequentially connected in series, 1st, 2nd
In each bridge circuit comprising a capacitor inserted between the connection point of the current control element and the connection point of the third and fourth current control elements, a saturable reactor is connected in series with each of the capacitors. This makes it possible to reduce the power loss during switching of the current control element by using the minimum number of saturable reactors required, and also to reduce wiring and cooling for these saturable reactors. Furthermore, since alternating current flows through these saturable reactors, the number of magnetic cores can be halved compared to conventional ones, thereby reducing installation space and cost.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は高周波インバータ回路の動作原理を説
明するための回路図、第2図は同回路の動作タイ
ミングを示すタイムチヤート、第3図は、時分割
方式の高周波インバータ回路の回路図、第4図は
共振負荷回路へ供給すべき高周波インバータ回路
の出力電流を示す波形図、第5図はサイリスタの
スイツチング時の電力損失を示す波形図、第6図
は従来の高周波インバータ回路におけるブリツジ
回路の第1の例を示す回路図、第7図は同例にお
けるサイリスタのスイツチング時の電力損失を示
す波形図、第8図は従来の高周波インバータ回路
におけるブリツジ回路の第2の例を示す回路図、
第9図はこの発明の一実施例である高周波インバ
ータ回路の構成を示す回路図、第10図は同実施
例を説明するための可飽和リアクトルの磁心の磁
化曲線図、第11図は環状フエライトコアの一例
の斜視図である。 1……電源回路、6,7……平滑コンデンサ、
-1〜8-o,14-1〜14-o……ブリツジ回路、
a-1〜9d-o,15a-1〜15d-o……サイリスタ、
10-1〜10-o,16-1〜16-o……コンデン
サ、11,13……コイル、12……負荷、17
-1〜17-o,18-1〜18-o……可飽和リアクト
ル。
Figure 1 is a circuit diagram for explaining the operating principle of a high frequency inverter circuit, Figure 2 is a time chart showing the operation timing of the circuit, Figure 3 is a circuit diagram of a time division type high frequency inverter circuit, and Figure 4 is a circuit diagram for explaining the operating principle of the high frequency inverter circuit. The figure is a waveform diagram showing the output current of the high frequency inverter circuit to be supplied to the resonant load circuit, Figure 5 is the waveform diagram showing the power loss during thyristor switching, and Figure 6 is the waveform diagram of the bridge circuit in the conventional high frequency inverter circuit. 7 is a waveform diagram showing power loss during switching of the thyristor in the same example; FIG. 8 is a circuit diagram showing a second example of a bridge circuit in a conventional high frequency inverter circuit;
Fig. 9 is a circuit diagram showing the configuration of a high frequency inverter circuit which is an embodiment of the present invention, Fig. 10 is a magnetization curve diagram of a magnetic core of a saturable reactor for explaining the embodiment, and Fig. 11 is a diagram of annular ferrite. It is a perspective view of an example of a core. 1... Power supply circuit, 6, 7... Smoothing capacitor,
8 -1 ~ 8 -o , 14 -1 ~ 14 -o ...Bridge circuit,
9 a-1 ~ 9 do , 15 a-1 ~ 15 do ...thyristor,
10 -1 ~ 10 -o , 16 -1 ~ 16 -o ... Capacitor, 11, 13 ... Coil, 12 ... Load, 17
-1 to 17 -o , 18 -1 to 18 -o ...Saturable reactor.

Claims (1)

【特許請求の範囲】[Claims] 1 順次直列に接続された第1、第2の電流制
御素子と同じく順次直列に接続された第3、第4
の電流制御素子とを同一電流方向に並列接続する
と共に前記第1、第2の電流制御素子の接続点と
前記第3、第4の電流制御素子の接続点との間に
可飽和リアクトルと転流用のコンデンサとを直列
に介挿してなる少なくとも1個のブリツジ回路
と、転流用のコイルと、直流電源と、を直列
に接続して共振回路を構成し、前記第1、第4の
電流制御素子と前記第2、第3の電流制御素子と
を交互に導通させて前記共振回路に直列に介挿さ
れる負荷に電流を供給することを特徴とする高周
波インバータ回路。
1. The first and second current control elements are connected in series in sequence, and the third and fourth current control elements are connected in series in sequence.
are connected in parallel in the same current direction, and a saturable reactor and an inverter are connected between the connection point of the first and second current control elements and the connection point of the third and fourth current control elements. At least one bridge circuit formed by inserting a diversion capacitor in series, a commutation coil, and a DC power source are connected in series to form a resonant circuit, and the first and fourth current controls are performed. A high frequency inverter circuit characterized in that the element and the second and third current control elements are alternately made conductive to supply current to a load inserted in series with the resonant circuit.
JP56134515A 1981-08-27 1981-08-27 High frequency inverter circuit Granted JPS5836178A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56134515A JPS5836178A (en) 1981-08-27 1981-08-27 High frequency inverter circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56134515A JPS5836178A (en) 1981-08-27 1981-08-27 High frequency inverter circuit

Publications (2)

Publication Number Publication Date
JPS5836178A JPS5836178A (en) 1983-03-03
JPH0226466B2 true JPH0226466B2 (en) 1990-06-11

Family

ID=15130125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56134515A Granted JPS5836178A (en) 1981-08-27 1981-08-27 High frequency inverter circuit

Country Status (1)

Country Link
JP (1) JPS5836178A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100382242B1 (en) * 2000-06-23 2003-05-01 김도윤 POWER SUPPLY FOR FLAT FlUORESCENT LAMP
JP4825837B2 (en) * 2008-03-31 2011-11-30 本田技研工業株式会社 DC / DC converter and fuel cell vehicle

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51109433A (en) * 1975-03-24 1976-09-28 Hitachi Ltd
JPS54162125A (en) * 1978-06-12 1979-12-22 Meidensha Electric Mfg Co Ltd High-frequency inverter

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51109433A (en) * 1975-03-24 1976-09-28 Hitachi Ltd
JPS54162125A (en) * 1978-06-12 1979-12-22 Meidensha Electric Mfg Co Ltd High-frequency inverter

Also Published As

Publication number Publication date
JPS5836178A (en) 1983-03-03

Similar Documents

Publication Publication Date Title
Ehsani et al. Development of a unipolar converter for variable reluctance motor drives
Yu et al. An improved zero-voltage switching inverter using two coupled magnetics in one resonant pole
JP3326754B2 (en) Constant frequency resonant DC / DC converter
JP3694545B2 (en) Circuit arrangement with inverter
Holtz et al. A nondissipative snubber circuit for high-power GTO inverters
Pan et al. Novel resonant pole inverter for brushless DC motor drive system
JPS5826573A (en) Abruptly switching inverter circuit
Aydemir et al. A critical evaluation of high power hard and soft switched isolated DC-DC converters
JP3582643B2 (en) Step-up DC-DC converter
JPH036739B2 (en)
Pal et al. A three-phase three-level isolated DC–AC converter with line frequency unfolding
US3794906A (en) Electrical converter
JPH0226466B2 (en)
US4455600A (en) Single phase, double-ended thyristor inverter with choke-coupled impulse commutation
JP3591982B2 (en) Power supply for magnetic resonance imaging system
KR100276019B1 (en) High voltage power supply for magnetron
RU2110881C1 (en) Pulse-width modulated resonance-tuned converter
SU1265946A1 (en) Method of controlling polyphase rectifier
JPS62119892A (en) Induction heating cooker inverter
JPH049614Y2 (en)
JP3306484B2 (en) Switching power supply circuit
SU917284A1 (en) Controllable dc-to-ac voltage converter
SU790322A1 (en) Device for control of n series-connected thyristors
JP2615978B2 (en) Operating method of transformer
JPS6124913B2 (en)