JPH02264517A - Driving circuit and driving device for thyristor - Google Patents

Driving circuit and driving device for thyristor

Info

Publication number
JPH02264517A
JPH02264517A JP1084834A JP8483489A JPH02264517A JP H02264517 A JPH02264517 A JP H02264517A JP 1084834 A JP1084834 A JP 1084834A JP 8483489 A JP8483489 A JP 8483489A JP H02264517 A JPH02264517 A JP H02264517A
Authority
JP
Japan
Prior art keywords
channel
thyristor
gate
drain
turn
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1084834A
Other languages
Japanese (ja)
Other versions
JP2695912B2 (en
Inventor
Shigeyuki Kawabata
川畑 重行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1084834A priority Critical patent/JP2695912B2/en
Publication of JPH02264517A publication Critical patent/JPH02264517A/en
Application granted granted Critical
Publication of JP2695912B2 publication Critical patent/JP2695912B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To isolate a thyristor and a driving circuit, to enable turning on/off even when a level at the terminal of the thyristor is unstable and to reduce the number of components by adopting the MOS structure for the ON/OFF gate. CONSTITUTION:A gate voltage is applied to a P-channel MOS gate 2 at turn-on or a gate voltage is applied to an N-channel MOS gate 3 to turn on a thyristor 1. That is, an inverting layer is generated in the n2 layer or the P3 layer of the thyristor 1, which is turned on by being injected with falls from a P1 layer or an anode A or with electrons from a cathode K. Moreover, at turn-off, a gate voltage is applied to the gate of the P-channel MOSFET 4 or the gate of an N-channel MOSFET 5, then the thyristor 1 is turned off via npn TRs 6, 7. Thus, the isolation between the input and output is attained and the thyristor 1 is driven regardless of the terminal potential level of the thyristor 1 and the number of components is reduced.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体スイッチとしてサイリスタを用いた場合
にフローティング駆動、入出方間絶縁が可能なターンオ
フ回路、並びにその駆動回路に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a turn-off circuit capable of floating drive and insulation between input and output when a thyristor is used as a semiconductor switch, and a drive circuit thereof.

〔従来の技術〕[Conventional technology]

pnpn構造を主体とするサイリスタ・ファミリー・デ
バイスは、順・逆方向に高い阻止電圧が比較的容易に得
られると共に、小さなオン駆動電力で大きな電力をオン
できる特徴を持っており、スイッチング素子として幅広
く利用されている。
Thyristor family devices, which mainly have a pnpn structure, can relatively easily obtain high blocking voltages in the forward and reverse directions, and can turn on a large amount of power with a small on-drive power, and are widely used as switching elements. It's being used.

サイリスタはターンオン後は駆動信号を加えなくても電
流が流れ続けるという自己保持特性を持っている反面、
ターンオフ時には強制的に逆バイアスを加える必要があ
るなど外部的に工夫する必要がある。従来の装置は特公
@60−40739号公報に記載のようにpベース層に
ゲート端子を設け、ターンオフ時にはこのゲートとカソ
ード間を逆バイアスすることでターンオフするいわゆる
ゲートターンオフサイリスタの様に外部へ電流を引きぬ
くことでターンオフしている。
Although thyristors have a self-holding property in which current continues to flow even without applying a drive signal after turning on, on the other hand,
At turn-off, it is necessary to forcibly apply a reverse bias, and other external measures are required. As described in Japanese Patent Publication No. 60-40739, the conventional device has a gate terminal in the p base layer, and when turned off, the gate terminal is turned off by applying a reverse bias between the gate and the cathode. It is turned off by drawing current.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上記従来例では入出力間の絶縁の点について配慮がされ
ておらず、微小信号を高精度に検出できない問題があっ
た。また、ターンオフ時にはゲート端子とカソード端子
をどの様な電位の場合でも逆バイアスしなければならな
いため、フローティング電源を必要とすること、更にサ
イリスタは一方向性の半導体スイッチであるため、双方
向スイッチにすると駆動回路も含めて2倍の素子数が必
要となる等の問題があった。
In the conventional example described above, no consideration was given to insulation between input and output, and there was a problem that minute signals could not be detected with high precision. In addition, at turn-off, the gate terminal and cathode terminal must be reverse biased at any potential, so a floating power supply is required, and since the thyristor is a unidirectional semiconductor switch, it cannot be used as a bidirectional switch. This resulted in problems such as requiring twice the number of elements including the drive circuit.

本発明の目的は、サイリスタと駆動回路間は絶縁され、
さらにサイリスタの端子の電位が不定であってもターン
オン、ターンオフできるサイリスタの駆動回路を提供す
ることにある。
The object of the present invention is to provide insulation between the thyristor and the drive circuit;
Another object of the present invention is to provide a thyristor drive circuit that can turn on and turn off even if the potential at the terminal of the thyristor is unstable.

本発明の他の目的は、サイリスタをターンオン。Another object of the invention is to turn on the thyristor.

ターンオフできる回路を駆動できる装置を提供すること
にある。
The object of the present invention is to provide a device capable of driving a circuit that can be turned off.

本発明の更に他の目的は、一方向性スイッチのサイリス
タを2個用いて双方向性のスイッチとする場合にサイリ
スタを駆動する回路の素子数を低減することにある。
Still another object of the present invention is to reduce the number of elements in a circuit that drives the thyristors when two unidirectional switch thyristors are used to create a bidirectional switch.

〔課題を解決するための手段〕[Means to solve the problem]

上記目的を達成するために、サイリスタのターンオフ動
作時にpn接合を短絡するためのトランジスタのベース
電流は、アノード電流の一部を他のトランジスタとMO
SFETを介して供給することで入出力間での電流の流
れ込みを防止し入出力間の絶縁を図り、フローティング
駆動のためにアノードとカソードを各々基準として駆動
できる様にMOSゲートを形成したものである。
In order to achieve the above objective, the base current of the transistor for shorting the pn junction during the turn-off operation of the thyristor is divided into a part of the anode current and the MO
By supplying via SFET, current flow between input and output is prevented and insulation is achieved between input and output, and MOS gates are formed so that the anode and cathode can be driven with reference to each for floating drive. be.

また、アノードに隣接する半導体層を基準にゲート電圧
が印加されるターンオフ・ターンオン用のnチャネルM
OSゲートを駆動するためには、pチャネルゲート駆動
電源とダイオード、抵抗。
In addition, an n-channel M for turn-off and turn-on where a gate voltage is applied with reference to the semiconductor layer adjacent to the anode.
To drive the OS gate, you need a p-channel gate drive power supply, a diode, and a resistor.

MOSFETによって構成されるフリップフロップ回路
によって、アノードに隣接する半導体層の電位又はpチ
ャネルゲート駆動電源電圧のいずれかが印加されるよう
にしたものであり、カソードを基準にゲート電圧を印加
されるターンオフ・ターンオン用のnチャネルMOSゲ
ートを駆動するためには、nチャネルゲート駆動電源、
ダイオード、抵抗、MO3F[ETによって構成される
フリップフロップ回路によって、カソードの電位又はn
チャネルゲート駆動電源電圧のいずれかが印加される様
にしたものである。
A flip-flop circuit constituted by a MOSFET is configured to apply either the potential of the semiconductor layer adjacent to the anode or the p-channel gate drive power supply voltage, and the turn-off circuit is configured to apply the gate voltage with respect to the cathode.・In order to drive the turn-on n-channel MOS gate, an n-channel gate drive power supply,
The cathode potential or n
One of the channel gate drive power supply voltages is applied.

さらに双方向のスイッチにした時に駆動回路の素子数の
削減を達成するために2個のサイリスタを逆並列に接続
し、ターンオフ用nチャネルMOSゲート、ターンオフ
用nチャネルMOSゲート、ターンオン用nチャネルM
OSゲート、ターンオン用nチャネルMOSゲート同士
は接続し、同一の駆動回路で駆動できる様に共通化を図
ったものである。
Furthermore, in order to reduce the number of elements in the drive circuit when making a bidirectional switch, two thyristors are connected in antiparallel, and an n-channel MOS gate for turn-off, an n-channel MOS gate for turn-off, and an n-channel M for turn-on are connected.
The OS gate and the turn-on n-channel MOS gate are connected to each other so that they can be driven by the same drive circuit.

〔作用〕[Effect]

サイリスタのオン用のゲートはMOSゲート構造とする
ことにより電圧駆動型となり、駆動回路からの電流の流
れ込みを防止し、入出力間の絶縁を達成できる。オフ時
に関してはpn接合を短絡するトランジスタのベース電
流を、アノード電流の一部を他のトランジスタとMOS
FETを介して供給し、このベース電流は電圧駆動型で
あるMOSFETでスイッチすることからオフ時に関し
ても入出方間絶縁を達成できる。又、アノードを基準に
オン・オフ制御されるpチャネルゲートと、カソードを
基準にオン・オフ制御されるnチャネルゲートを形成す
ることで、駆動回路よりスイッチ端子の電位が不定であ
ってもスイッチングが可能となる。
By making the gate for turning on the thyristor a MOS gate structure, it becomes a voltage-driven type, which prevents current from flowing from the drive circuit and achieves insulation between input and output. When it is off, the base current of the transistor that shorts the pn junction and a part of the anode current are connected to other transistors and MOS.
Since the base current is supplied via a FET and switched by a voltage-driven MOSFET, insulation between input and output can be achieved even when off. In addition, by forming a p-channel gate that is controlled on and off based on the anode and an n-channel gate that is controlled on and off based on the cathode, switching can be performed even if the potential of the switch terminal is unstable from the drive circuit. becomes possible.

サイリスタのターンオン・ターンオフ用のnチャネルM
OSゲートを駆動するためのフリップフロップ回路を構
成する2個のn MOSFETのゲートには各々相補的
な信号を与えることにより、オン状態となっているn 
MOSFETのドレインにはPチャネルゲート駆動電源
電圧(以下Vss)が発生し、この電圧がオフ状態とな
っているn MOSFETのドレインから抵抗を介して
接続されているpチャネルMOSFETのゲートに印加
されると共にオン状態となっているn MOSFETの
ドレインから抵抗を介してサイリスタのターンオン用(
又はターンオフ用)のPチャネルゲートにVssが印加
される。フリップフロップ回路のVssが印加されてい
るp MOSFETはオン状態となることから、そのド
レインにはサイリスタのアノードに隣接する半導体層の
電位が発生することからサイリスタのターンオフ用(又
はターンオン用)のPチャネルゲートにアノードに隣接
する半導体層の電位が印加される。この様にMOSFE
Tで構成されたフリップフロップ回路では定状状態時に
おいては半導体スイッチと駆動電源間に直列に存在する
2個のMOSFETのいずれかがオフ状態であることか
ら、入出力間では電流が流れないので入出方間絶縁が可
能となる。同様にサイリスタのターンオン・ターンオフ
用のnチャネルMOSゲートを駆動するためにフリップ
フロップ回路を用いることで定状状態時には半導体スイ
ッチと駆動電源間に直列に存在する2個のMOSFET
のいずれかがオフ状態であることから、入出力間では電
流は流れないので入出方間絶縁が可能となる。
n-channel M for thyristor turn-on/turn-off
By applying complementary signals to the gates of the two n MOSFETs that constitute the flip-flop circuit for driving the OS gate, the n MOSFETs are turned on.
A P-channel gate drive power supply voltage (hereinafter referred to as Vss) is generated at the drain of the MOSFET, and this voltage is applied to the gate of the P-channel MOSFET, which is connected via a resistor from the drain of the n-MOSFET that is in the off state. For turn-on of the thyristor (
Vss is applied to the P channel gate (or for turn-off). Since the p MOSFET to which Vss of the flip-flop circuit is applied is in the on state, the potential of the semiconductor layer adjacent to the anode of the thyristor is generated at its drain, so the p MOSFET for turning off (or turning on) the thyristor is generated. The potential of the semiconductor layer adjacent to the anode is applied to the channel gate. In this way, MOSFE
In a flip-flop circuit made up of T, in a steady state, one of the two MOSFETs in series between the semiconductor switch and the drive power supply is off, so no current flows between the input and output. Insulation between input and output is possible. Similarly, by using a flip-flop circuit to drive the n-channel MOS gate for turn-on and turn-off of the thyristor, two MOSFETs are connected in series between the semiconductor switch and the drive power supply in a steady state.
Since one of the two is in the off state, no current flows between the input and output, so insulation between the input and output is possible.

並列接続された2個のサイリスタのアノードに隣接する
半導体層は順・逆バイアスに関係なく常にスイッチ端子
のどちらか高電位側とほぼ等しいことから、接続するこ
とが可能となり、この半導体層の電位を基準にゲート電
圧を印加するMOSゲートは同一の駆動回路で駆動でき
ることになる。
The semiconductor layer adjacent to the anodes of two thyristors connected in parallel is always approximately equal to the higher potential side of the switch terminal, regardless of forward or reverse bias, so it is possible to connect, and the potential of this semiconductor layer MOS gates to which gate voltages are applied based on can be driven by the same drive circuit.

つまりターンオン用nチャネルMOSゲート同士、ター
ンオフ用pチャネル同士は接続し、同一の回路で駆動で
きる。又、カソードを基準にゲート電圧を印加するnチ
ャネルゲートの場合はスイッチ端子の低電位側を基準に
することによって、ターンオン用のnチャネル同士、タ
ーンオフ用のnチャネル同士は接続して同一の駆動回路
で駆動できる。
In other words, the n-channel MOS gates for turn-on and the p-channel MOS gates for turn-off are connected together and can be driven by the same circuit. In addition, in the case of an n-channel gate where the gate voltage is applied with the cathode as a reference, by using the low potential side of the switch terminal as a reference, the turn-on n channels and the turn-off n channels are connected and driven in the same way. Can be driven by a circuit.

〔実施例〕〔Example〕

以下、本発明の一実施例を第1図を用いて説明する。第
1図において、(a)はpnpn構造から成る主スイッ
チとそのターンオフ回路、及び駆動回路をブロックで示
したもので、(b)はオフ状態時のpチャネルゲートの
電圧印加状態を。
An embodiment of the present invention will be described below with reference to FIG. In FIG. 1, (a) shows a block diagram of the main switch having a pnpn structure, its turn-off circuit, and a drive circuit, and (b) shows the state of voltage application to the p-channel gate in the off state.

(c)はオフ状態時のnチャネルゲートの電圧印加状態
を、(d)はオン状態時のpチャネルゲートの電圧印加
状態を、(e)はオン状態時のnチャネルゲートの電圧
印加状態を示す。1は主スイッチとしてのpln!p3
n4構造のサイリスタ、2はサイリスタの中間の02層
の電位を基準にゲート電圧を印加するターンオン用のn
チャネルMOSゲート、3はカソードKを基準にゲート
電圧を印加するターンオン用のnチャネルMOSゲート
、4は02層の電位を基準にゲート電圧を印加するター
ンオフ用のpチャネルMO5FET、5はカソードKを
基準にゲート電圧を印加するターンオフ用のnチャネル
MOSFET、6はpnpトランジスタ、7はカソード
に側のpn接合を短絡するためのnpnトランジスタ、
8は抵抗、S工はpチャネルゲート駆動回路、S2はn
チャネルゲート駆動回路である。ターンオン時にはpチ
ャネルゲート2にゲート電圧を印加することでn2層に
反転層を生じ、アノードAを接触する91層からホール
、カソードKを接触するn4層から電子が注入されるこ
とで、又はカソードKからnチャネルゲート3にゲート
電圧を印加することで23層に反転層を生じ、カソード
Kから電子、アノードAからホールが注入されることで
サイリスタ1がオン状態となる。
(c) shows the voltage application state of the n-channel gate in the off state, (d) shows the voltage application state of the p-channel gate in the on state, and (e) shows the voltage application state of the n-channel gate in the on state. show. 1 is pln as the main switch! p3
A thyristor with an n4 structure, 2 is an n for turn-on that applies a gate voltage based on the potential of the 02 layer in the middle of the thyristor.
Channel MOS gate; 3 is a turn-on n-channel MOS gate to which a gate voltage is applied based on the cathode K; 4 is a turn-off p-channel MO5FET to which a gate voltage is applied based on the potential of the 02 layer; 5 is a cathode K A turn-off n-channel MOSFET that applies a gate voltage to the reference, 6 a pnp transistor, 7 an npn transistor for shorting the pn junction on the cathode side,
8 is a resistor, S is a p-channel gate drive circuit, and S2 is n
This is a channel gate drive circuit. At turn-on, by applying a gate voltage to the p-channel gate 2, an inversion layer is created in the n2 layer, and holes are injected from the 91 layer that contacts the anode A, and electrons are injected from the n4 layer that contacts the cathode K, or the cathode By applying a gate voltage from K to the n-channel gate 3, an inversion layer is generated in the 23rd layer, and electrons are injected from the cathode K and holes are injected from the anode A, so that the thyristor 1 is turned on.

ターンオフ時にはアノードAからPチャネルMOSFE
T 4のゲートにゲート電圧を印加することで、又はカ
ソードKからnチャネルMOSFET 5のゲート電圧
を印加することで、オン状態にあるサイリスタ1はアノ
ードAからカソードKに電流が流れており、アノードA
にエミッタnz層にベースを接続されたpnpトランジ
スタ6にはサイリスタに流れる電流に応じたベース電流
が流れている。従ってMOSFET 4、又はMOSF
ET 5のいずれかがオン状態となるとアノードAから
pnpt’ランジスタロ。
P channel MOSFE from anode A at turn-off
By applying a gate voltage to the gate of T 4 or by applying a gate voltage from the cathode K to the gate of the n-channel MOSFET 5, the thyristor 1 in the on state has a current flowing from the anode A to the cathode K, and the anode A
A base current corresponding to the current flowing through the thyristor flows through the pnp transistor 6 whose base is connected to the emitter nz layer. Therefore MOSFET 4, or MOSFET
When any of ET 5 turns on, the pnpt' range starts from anode A.

nチャネルMOSFET 5又はpチャネルMO5FE
T 4を介してnpnトランジスタ7のベースへと電流
が流れ、npnhランジスタフはオン状態となり、サイ
リスタ1のカソード側のpn接合p3−94間を短絡し
、カソード側のn4層からの電子注入を減少させること
によってターンオフする。本実施例によれば、サイリス
タ1の電位が不定であってもオン・オフすることが可能
であり、つまりフローティング駆動が可能である。又、
MOSゲート駆動とすることによって電圧で制御できる
ので、入出力間のM!縁の効果がある。
n-channel MOSFET 5 or p-channel MO5FE
Current flows to the base of the npn transistor 7 through T4, and the npnh transistor turns on, shorting the pn junction p3-94 on the cathode side of the thyristor 1 and reducing electron injection from the n4 layer on the cathode side. Turn off by letting. According to this embodiment, even if the potential of the thyristor 1 is unstable, it is possible to turn it on and off, that is, floating drive is possible. or,
Since it can be controlled by voltage by using MOS gate drive, M! between input and output can be controlled by voltage. There is a fringe effect.

本発明の他の実施例を第2図を用いて説明する。Another embodiment of the present invention will be described with reference to FIG.

9.14はpチャネルゲート駆動用のnチャネルMOS
FET、10.13は抵抗、11.12はpチャネルゲ
ート駆動用のpチャネルMOSFET、15゛はnチャ
ネルゲート駆動用ダイオード、19.24はnチャネル
ゲート駆動用pチャネルMOSFET、20゜23は抵
抗、21.22はnチャネルゲート駆動用n MOSF
ET、18はnチャネルゲート駆動用ダイオード、16
2.17はインバータを構成するp。
9.14 is an n-channel MOS for p-channel gate drive
FET, 10.13 is a resistor, 11.12 is a p-channel MOSFET for p-channel gate drive, 15゛ is a diode for n-channel gate drive, 19.24 is a p-channel MOSFET for n-channel gate drive, 20゜23 is a resistor , 21.22 is n MOSF for n channel gate drive
ET, 18 is an n-channel gate driving diode, 16
2.17 is p that constitutes an inverter.

n MOSFETである。サイリスタの電位が低い場合
に、サイリスタをオン状態にする時はINにLOWの信
号つまりVssの電圧を印加すると、p MO5FET
24はオン、インバータを構成する16.17によって
反転した信号によってp MOSFET 19はオフし
、n MOSFET 21のゲートにはvDDが印加さ
れオン、n MOSFET 22はカソードにの電位が
ゲートに印加されオフとなり、主スイッチのサイリスタ
1.のオン用nチャネルゲート3にはvDDの電圧が印
加されサイリスタはオン状態となる。逆にサイリスタの
電位が高い場合に、サイリスタをオン状態にする時はI
NにLOW信号によってnチャネルMO5FET 14
はオフ、インバータによって反転された信号によってn
 MOSFET 9はオン、p MOSFET 12の
ゲートにはVssが印加されオン、p MOSFET 
11のゲートにはサイリスタ1の02層の電位が印加さ
れオフとなり、サイリスタ1のオン用pチャネルゲート
3にはVssが印加されサイリスタ1はオン状態となる
。サイリスタ1をオフする時には、INにはHIGHT
の信号つまりvDDを印加することによってnチャネル
ゲート駆動回路、pチャネルゲート駆動回路の状態が反
転することから、サイリスタ1のnチャネルゲート3に
はカソードにの電位が、pチャネルゲート2にはn2層
の電位が印加され、オン状態とするためのチャネルは発
生しない。サイリスタの電位が低い場合には、ターンオ
フ用n MOSFET 5のゲートにはVooが印加さ
れることから、アノードAの電流の一部はpnpトラン
ジスタ6を介してn MOSFET 5を流れ、pn接
合短絡用のnpn )−ランジスタフのベース電流を供
給することからnpn トランジスタ7がオン状態とな
り、サイリスタ1のpδ−n4接合を短絡しn4層から
の電子注入を低下させることでサイリスタ1をオフ状態
とする。サイリスタ1の電位が高い場合には、ターンオ
フ用p MOSFET 4のゲートにはVssが印加さ
れることから、オン状態のサイリスタ1に流れるアノー
ド電流の一部はpnpトランジスタ6を介してp MO
SFET 4を流れ、npnトランジスタ7のベース電
流を供給することからnpnトランジスタ7がオン状態
となりp3−n4接合を短絡しn4層からの電子注入を
低下させることでサイリスタ1をオフ状態とする0本実
施例によれば、Ppnチャネル駆動回路の直列接続とな
っている2個のMOSFETのいずれかがオフ状態とな
っていることから、電源とサイリスタ間での電流の流れ
は生じないので、入出力間の絶縁が保たれる。
n MOSFET. To turn on the thyristor when the potential of the thyristor is low, apply a LOW signal, that is, the voltage of Vss, to IN, and the p MO5FET
24 is turned on, the p MOSFET 19 is turned off by the signal inverted by 16 and 17 forming the inverter, vDD is applied to the gate of the n MOSFET 21 and turned on, and the potential of the cathode of the n MOSFET 22 is applied to the gate and turned off. Therefore, the main switch thyristor 1. A voltage of vDD is applied to the on-use n-channel gate 3 of the thyristor, and the thyristor is turned on. Conversely, when the potential of the thyristor is high and the thyristor is turned on, I
n channel MO5FET 14 by LOW signal to N
is off, n is turned off by the signal inverted by the inverter
MOSFET 9 is on, Vss is applied to the gate of p MOSFET 12 and on, p MOSFET
The potential of layer 02 of thyristor 1 is applied to the gate of thyristor 11 to turn it off, and Vss is applied to the turn-on p-channel gate 3 of thyristor 1, so that thyristor 1 is turned on. When turning off thyristor 1, IN is set to HIGHT.
By applying the signal vDD, the states of the n-channel gate drive circuit and the p-channel gate drive circuit are inverted. Therefore, the potential of the cathode is applied to the n-channel gate 3 of the thyristor 1, and the potential of n2 is applied to the p-channel gate 2 of the thyristor 1. A layer potential is applied and no channel is created to turn on. When the potential of the thyristor is low, Voo is applied to the gate of the turn-off n MOSFET 5, so part of the current at the anode A flows through the n MOSFET 5 via the pnp transistor 6, and the pn junction is shorted. The npn transistor 7 is turned on because the base current of the npn )-rangestaff is supplied, and the pδ-n4 junction of the thyristor 1 is short-circuited to reduce electron injection from the n4 layer, thereby turning the thyristor 1 off. When the potential of the thyristor 1 is high, Vss is applied to the gate of the turn-off p MOSFET 4, so a part of the anode current flowing through the on-state thyristor 1 is transferred to the p MOSFET via the pnp transistor 6.
The current flows through SFET 4 and supplies the base current of npn transistor 7, which turns on npn transistor 7, shorts the p3-n4 junction, reduces electron injection from the n4 layer, and turns thyristor 1 off. According to the embodiment, since one of the two MOSFETs connected in series in the Ppn channel drive circuit is in the off state, no current flows between the power supply and the thyristor, so there is no input/output. insulation between them is maintained.

本発明の更に他の実施例を第3図を用いて説明する。1
′はサイリスタ1とは逆並列接続されたサイリスタ、2
′はサイリスタ1′のオン用pチャネルMOSゲート、
3′はサイリスタ1′のオン用nチャネルMOSゲート
、4′はサイリスタ1′のオフ用pチャネルMOSFE
T、5′はサイリスタ1′のオフ用nチャネルMOSF
ET、6′はpnpl−ランジスタ、7′はサイリスタ
1′のpn接合短絡用npnトランジスタ、8′は抵抗
であり、25.26はスイッチ端子Tl、T2のどちら
か低い電位を検出するn MOSFETである。ターン
オフ用のpチャネルMO5FET4.4’のゲート、及
びnチャネルMO5FET5.5’のゲート、及びター
ンオン用のpチャネルゲート2,2’ 、及びnチャネ
ルゲート3,3’ 、及びサイリスタ1,1′の02層
は短絡しpチャネルゲート駆動回路の基準電位を与え、
サイリスタ1,1′のカソードのどちらか一方の低い電
位を検出し、nチャネルゲート駆動回路の基準電位を与
える。本実施例によれば、各ターンオン用、ターンオフ
用のゲートを共通化することで同一の駆動回路で済むこ
とから構成素子数を倍増することなく双方向のスイッチ
が得られる。
Still another embodiment of the present invention will be described with reference to FIG. 1
' is a thyristor connected in antiparallel to thyristor 1, and 2
' is a p-channel MOS gate for turning on thyristor 1';
3' is an n-channel MOS gate for turning on the thyristor 1', and 4' is a p-channel MOSFE for turning off the thyristor 1'.
T, 5' is an n-channel MOSF for turning off thyristor 1'
ET, 6' is a pnpl-transistor, 7' is an npn transistor for shorting the pn junction of thyristor 1', 8' is a resistor, and 25.26 is an n MOSFET that detects the lower potential of the switch terminal Tl or T2. be. The gate of p-channel MO5FET 4.4' for turn-off, the gate of n-channel MO5FET 5.5', the p-channel gate 2, 2' and n-channel gate 3, 3' for turn-on, and the gate of thyristor 1, 1'. The 02 layer is short-circuited to provide a reference potential for the p-channel gate drive circuit,
A low potential at either the cathode of thyristor 1 or 1' is detected and provided as a reference potential for the n-channel gate drive circuit. According to this embodiment, by using a common gate for each turn-on and turn-off, the same drive circuit is required, so a bidirectional switch can be obtained without doubling the number of constituent elements.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、オン用、オフ用のゲートをMO8構造
としたことで、入出力間での電流の流れが生じず、入出
方間絶縁ができる。
According to the present invention, since the ON and OFF gates have an MO8 structure, no current flows between the input and output, and insulation can be achieved between the input and output.

またアノードに隣接する半導体層とカソードを基準とし
てゲート信号を印加するMOSゲートでサイリスタを駆
動することで、サイリスタの電位の高低にかかわらず駆
動できる効果がある。
Further, by driving the thyristor with a MOS gate that applies a gate signal with reference to the semiconductor layer adjacent to the anode and the cathode, there is an effect that the thyristor can be driven regardless of whether the potential of the thyristor is high or low.

また逆並列接続したサイリスタのオン用のpチャネルゲ
ート、nチャネルゲート、オフ用のpチャネルゲート、
nチャネルゲートは各々接続することで、駆動回路を同
一化することができ、構成素子数の削減及び集積化した
場合のチップ縮小となる効果もある。
Also, a p-channel gate for turning on the thyristor connected in antiparallel, an n-channel gate for turning it on, a p-channel gate for turning it off,
By connecting the n-channel gates, the drive circuits can be made the same, which has the effect of reducing the number of constituent elements and chip size when integrated.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例のサイリスタの駆動回路図、
及びゲート駆動の原理図、第2図は本発明の他の実施例
としてのゲート駆動回路も含めた駆動装置を示す回路図
、第3図は本発明の更に他の実施例を示す回路図である
。 1.1′・・・サイリスクスイッチ、2,2′・・・オ
ン用PチャネルMOSゲート、3,3′・・・オン用n
チャネルMOSゲート、4,4′・・・オフ用pチャネ
ルMO9FET、5.5’ ・・・オフ用nチャネルM
OSFET、6.6′・・・pnpトランジスタ、7.
7’ −npnトランジスタ、8,8’   10,1
3,20゜23・・・抵抗、9,14,16,21,2
2,25゜26− nチャネルMOSFET、11,1
2.17゜19.24・・・pチャネルMOSFET、
15.18・・・ダイオード、A・・・アノード、K・
・・カソード、Tl。 T2・・・スイッチ端子、Vss・・・pチャネルゲー
ト駆動電源、vDD・・・nチャネルゲート駆動電源、
IN・・・制御信号入力。 (b) (、C) 寓1図 (cL) (、cL) (e)
FIG. 1 is a driving circuit diagram of a thyristor according to an embodiment of the present invention;
2 is a circuit diagram showing a driving device including a gate driving circuit as another embodiment of the present invention, and FIG. 3 is a circuit diagram showing still another embodiment of the present invention. be. 1.1'...Sirisk switch, 2,2'...P-channel MOS gate for on, 3,3'...n for on
Channel MOS gate, 4,4'... p-channel MO9FET for off, 5.5'... n-channel M for off
OSFET, 6.6'... pnp transistor, 7.
7'-npn transistor, 8,8' 10,1
3,20°23...Resistance, 9,14,16,21,2
2,25°26-n channel MOSFET, 11,1
2.17°19.24...p channel MOSFET,
15.18...Diode, A...Anode, K.
...Cathode, Tl. T2...Switch terminal, Vss...P channel gate drive power supply, vDD...N channel gate drive power supply,
IN...Control signal input. (b) (,C) Figure 1 (cL) (,cL) (e)

Claims (1)

【特許請求の範囲】 1、アノード又はカソードを基準にゲート電圧を印加す
ることによつてターンオンする主スイッチのMOSゲー
トサイリスタと、そのカソードに第1のトランジスタの
エミッタを、カソードに隣接する半導体層にコレクタを
接続し、ベースにはpチャネルMOSFETのドレイン
とnチャネルMOSFETのソースを接続し、さらにp
チャネルHOSFETのソースとnチャネルMOSFE
Tのドレインを第2のトランジスタのコレクタに接続し
、第2のトランジスタのベースはサイリスタのアノード
層に隣接する半導体層に接続し、エミッタはサイリスタ
のアノードに接続したことを特徴とするサイリスタの駆
動回路。 2、サイリスタのターンオン用とターンオフ用のpチャ
ネルゲートの駆動回路は2個のnチャネルMOSFET
のソースを共通接続し、さらにダイオードのアノードに
接続され、ダイオードのカソードはpチャネルゲート駆
動用電源に接続され、2個のnチャネルMOSFETの
ゲートの一方にはスイッチのオン・オフ信号が、他のゲ
ートにはオン・オフ信号の相対的な信号が印加され、各
々のnチャネルMOSFETのドレインには抵抗を介し
てpチャネルMOSFETのドレインに接続され、2個
のpチャネルFETのソースはサイリスタのアノードに
隣接した半導体層に接続され、2個のpチャネルMOS
FETのゲートは各々のドレインが抵抗を介して接続さ
れていないnMOSFETのドレインに接続され、サイ
リスタのターンオン用のpチャネルMOSゲートはどち
らか一方のpチャネルMOSFETのドレインに、ター
ンオフ用のpチャネルMOSFETのゲートは他方のp
チャネルFETのドレインに接続されると共に、サイリ
スタのターンオフ用とターンオフ用のnチャネルゲート
の駆動回路は2個のpチャネルMOSFETのソースを
共通接続し、さらにダイオードのカソードに接続され、
ダイオードのアノードはnチャネルゲート駆動用電源に
接続され、2個のpチャネルMOSFETのゲートの一
方にはスイッチのオン・オフ信号が、他のゲートにはオ
ン・オフ信号の相対的な信号が印加され、各々のpチャ
ネルMOSFETのドレインは抵抗を介してnチャネル
MOSFETのドレインに接続され、2個のnチャネル
FETのソースはサイリスタのカソードに接続され、2
個のnチャネルMOSFETのゲートは各々のドレイン
が抵抗を介して接続されていないpチャネルMOSFE
Tのドレインに接続され、サイリスタのターンオン用の
nチャネルMOSゲートはどちらか一方のnチャネルM
OSFETのドレインに、ターンオフ用のnチャネルM
OSFETのゲートは他方のnチャネルMOSFETの
ドレインに接続されたことを特徴とするサイリスタの駆
動回路。 3、半導体スイッチは2個のサイリスタを逆並列に接続
し、第1項記載のターンオフ用の2個のpチャネルMO
Sゲート同士、及び2個のnチャネルMOSゲート同士
は共通接続し、ターンオン用の2個のpチャネルゲート
同士、及び2個のnチャネルゲート同士も共通接続し、
サイリスタのアノードに隣接する半導体層同士も接続し
、第2項記載のサイリスタのpチャネルゲート駆動回路
を構成する2個の共通接続されたpチャネルゲートのソ
ースをサイリスタのアノードに隣接する半導体層に接続
し、半導体スイッチの両端子は新たに2個のnチャネル
MOSFETの各々のドレインに接続すると共に、2個
のnチャネルMOSFETのゲートは各々のドレインが
接続されていない他方の半導体スイッチの端子に接続さ
れ、2個のnチャネルMOSFETのソース同士は共通
とし、この共通接続されたソースと、第2項記載のサイ
リスタのnチャネルゲート駆動回路を構成する2個のn
チャネルMOSFETの共通接続されたソース同士を接
続した事を特徴とするサイリスタの駆動装置。
[Claims] 1. A MOS gate thyristor as a main switch that is turned on by applying a gate voltage with respect to the anode or cathode, the emitter of the first transistor at the cathode, and a semiconductor layer adjacent to the cathode. The collector is connected to the base, and the drain of the p-channel MOSFET and the source of the n-channel MOSFET are connected to the base.
Source of channel HOSFET and n-channel MOSFE
Driving a thyristor, characterized in that the drain of the T is connected to the collector of a second transistor, the base of the second transistor is connected to a semiconductor layer adjacent to the anode layer of the thyristor, and the emitter is connected to the anode of the thyristor. circuit. 2. The p-channel gate drive circuit for turning on and turning off the thyristor uses two n-channel MOSFETs.
The sources of the two n-channel MOSFETs are connected in common, and the anode of the diode is connected to the anode of the diode, and the cathode of the diode is connected to the p-channel gate driving power supply. A relative on/off signal is applied to the gate of each n-channel MOSFET, the drain of each n-channel MOSFET is connected to the drain of a p-channel MOSFET via a resistor, and the sources of the two p-channel FETs are connected to the thyristor. Connected to the semiconductor layer adjacent to the anode, two p-channel MOS
The gates of the FETs are connected to the drains of nMOSFETs whose respective drains are not connected via resistors, and the p-channel MOS gate for turning on the thyristor is connected to the drain of one of the p-channel MOSFETs, and the p-channel MOSFET for turning off the thyristor is connected to the drain of one of the p-channel MOSFETs. The gate of the other p
In addition to being connected to the drain of the channel FET, the n-channel gate drive circuit for turn-off and turn-off of the thyristor commonly connects the sources of the two p-channel MOSFETs, and is further connected to the cathode of the diode.
The anode of the diode is connected to the n-channel gate drive power supply, and a switch on/off signal is applied to one of the gates of the two p-channel MOSFETs, and a relative signal of the on/off signal is applied to the other gate. The drain of each p-channel MOSFET is connected to the drain of an n-channel MOSFET via a resistor, the sources of the two n-channel FETs are connected to the cathode of a thyristor, and two
The gates of the n-channel MOSFETs are connected to the p-channel MOSFETs whose drains are not connected through a resistor.
The n-channel MOS gate for turning on the thyristor is connected to the drain of one of the n-channel M
An n-channel M for turn-off is connected to the drain of the OSFET.
A thyristor drive circuit characterized in that the gate of an OSFET is connected to the drain of the other n-channel MOSFET. 3. The semiconductor switch consists of two thyristors connected in antiparallel, and two p-channel MOs for turn-off as described in item 1.
S gates and two n-channel MOS gates are commonly connected, two turn-on p-channel gates and two n-channel gates are also commonly connected,
The semiconductor layers adjacent to the anodes of the thyristors are also connected to each other, and the sources of the two commonly connected p-channel gates constituting the p-channel gate drive circuit of the thyristor described in Section 2 are connected to the semiconductor layers adjacent to the anodes of the thyristors. Then, both terminals of the semiconductor switch are newly connected to the drains of each of the two n-channel MOSFETs, and the gates of the two n-channel MOSFETs are connected to the terminal of the other semiconductor switch to which each drain is not connected. The sources of the two n-channel MOSFETs connected to each other are common, and the commonly connected sources and the two n-channel MOSFETs constituting the n-channel gate drive circuit of the thyristor described in section 2.
A thyristor driving device characterized in that commonly connected sources of channel MOSFETs are connected to each other.
JP1084834A 1989-04-05 1989-04-05 Thyristor drive circuit and thyristor drive device Expired - Lifetime JP2695912B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1084834A JP2695912B2 (en) 1989-04-05 1989-04-05 Thyristor drive circuit and thyristor drive device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1084834A JP2695912B2 (en) 1989-04-05 1989-04-05 Thyristor drive circuit and thyristor drive device

Publications (2)

Publication Number Publication Date
JPH02264517A true JPH02264517A (en) 1990-10-29
JP2695912B2 JP2695912B2 (en) 1998-01-14

Family

ID=13841814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1084834A Expired - Lifetime JP2695912B2 (en) 1989-04-05 1989-04-05 Thyristor drive circuit and thyristor drive device

Country Status (1)

Country Link
JP (1) JP2695912B2 (en)

Also Published As

Publication number Publication date
JP2695912B2 (en) 1998-01-14

Similar Documents

Publication Publication Date Title
US4769561A (en) Bipolar transistor-field effect transistor composite circuit
US4661723A (en) Composite circuit of bipolar transistors and field effect transistors
JP2733796B2 (en) Switch circuit
US4888504A (en) Bidirectional MOSFET switching circuit with single gate bias
US5004936A (en) Non-loading output driver circuit
US4994886A (en) Composite MOS transistor and application to a free-wheel diode
US4794441A (en) Semiconductor switch circuit
US4945266A (en) Composite semiconductor device
JPS6382123A (en) Driving circuit
EP0431290B1 (en) MOS switching circuit having gate enhanced lateral bipolar transistor
US4717847A (en) TTL compatible CMOS input buffer
KR920004340B1 (en) Power source switching circuit
KR100232661B1 (en) Analog switching circuit
KR930006741B1 (en) Analog signal input circuit
JPH02214219A (en) Bipolar mos tri-state output buffer
US4602269A (en) High speed driving circuit
EP0311083B1 (en) Semiconductor circuit device
JP4463946B2 (en) Low power consumption circuit
US4837458A (en) Flip-flop circuit
JP2002252333A (en) Semiconductor device
JPH02264517A (en) Driving circuit and driving device for thyristor
JP2815744B2 (en) Integrated circuit for driving inductive load constant current
JPS6232722A (en) Push-pull output circuit
JP2569684B2 (en) Power-on reset circuit
JPH0535624Y2 (en)