JPH02259841A - System for managing test of information processor - Google Patents
System for managing test of information processorInfo
- Publication number
- JPH02259841A JPH02259841A JP1080513A JP8051389A JPH02259841A JP H02259841 A JPH02259841 A JP H02259841A JP 1080513 A JP1080513 A JP 1080513A JP 8051389 A JP8051389 A JP 8051389A JP H02259841 A JPH02259841 A JP H02259841A
- Authority
- JP
- Japan
- Prior art keywords
- test
- unit
- storage means
- device under
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 152
- 238000001514 detection method Methods 0.000 claims description 11
- 238000007726 management method Methods 0.000 claims description 11
- 230000010365 information processing Effects 0.000 claims description 5
- 230000002093 peripheral effect Effects 0.000 abstract description 11
- 238000012423 maintenance Methods 0.000 abstract description 6
- 238000011084 recovery Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、情報処理装置試験管理方式に関し、特に情報
処理システムにおける試験診断プログラムによる周辺装
置の試験を管理する周辺装置試験管理方式に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an information processing device test management method, and more particularly to a peripheral device test management method for managing tests of peripheral devices using a test diagnosis program in an information processing system.
従来の周辺装置試験管理方式では、試験実行中に被試験
装置がダウンした場合試験プログラムは中止され、保守
者の手作業によって被試験装置の回復と試験プログラム
の再開をおこなっていた。In conventional peripheral device test management systems, if the device under test goes down during test execution, the test program is stopped, and a maintenance person has to manually recover the device under test and restart the test program.
上述した従来の周辺装置試験管理方式では、被試験装置
がダウンした場合、保守者の手作業により被試験装置の
回復を行う必要があり、また試験プログラムの再開も保
守者の手作業による為常に保守者の監視が必要となる欠
点があった。また、被試験装置のダウン要因を残したま
ま試験プログラムを再開するため、再び同様のダウン要
因で被試験装置がダウンしてしまい試験効率が低下する
と言う欠点もある。In the conventional peripheral device test management method described above, if the device under test goes down, it is necessary for the maintenance person to manually recover the device under test, and restarting the test program is also done manually by the maintenance person. It had the disadvantage of requiring maintenance personnel to monitor it. In addition, since the test program is restarted with the cause of the failure of the device under test remaining, there is also the drawback that the device under test may go down again due to the same cause of failure, reducing test efficiency.
本発明の目的は、上述の点に鑑み、被試験装置がダウン
した場合、自動的に試験プログラムの中断と被試験装置
の回復とを行い、更に自動的に被試験装置をダウンさせ
た要因を持つ試験ユニットを試験のスケジュールから外
し試験を再開することにより効率的な周辺装置の試験を
行う周辺装置試験管理方式を提供することにある。In view of the above-mentioned points, it is an object of the present invention to automatically interrupt a test program and recover the device under test when the device under test goes down, and further automatically eliminate the cause of the downtime of the device under test. An object of the present invention is to provide a peripheral device test management method that efficiently tests peripheral devices by removing a test unit that has a test unit from the test schedule and restarting the test.
本発明の情報処理装置試験管理方式は、被試験装置の試
験を行う試験ユニット群とこの試験ユニット群の各試験
ユニットがそれぞれ行う試験命令を記憶するユニット毎
試験命令記憶手段とから成る試験プログラムと、前記被
試験装置がダウンした時の試験応答の条件であるダウン
条件を記憶するダウン条件記憶手段と、このダウン条件
記憶手段に記憶された前記ダウン条件と前記被試験装置
の試験応答を比較して一致した場合に前記被試験装置の
ダウンと判断しダウン検出信号を出力するダウン判断手
段と、前記ダウン検出信号を受信した場合に前記被試験
装置のリセットを行いリセットが成功した場合にリセッ
ト成功信号を出カシ211セットが失敗した場合にリセ
ット失敗信号を出力するリセット手段と、前記ダウン検
出信号を受信した場合に前記被試験装置に行った試験命
令を記憶するダウン命令記憶手段と、前記試験ユニット
群の各試験ユニットを順次に実行させ、前記ダウン検出
信号を受信した場合に前記試験ユニット群の実行を中断
させ前記リセット成功信号を受信した場合に前記ユニッ
ト毎命令記憶手段を検索し前記ダウン命令記憶手段に記
憶されたダウン命令と一致した試験命令を行う試験ユニ
ットを外して前記試験ユニット群による試験の再開を行
わせる試験スケジュール手段とを含んで構成される。The information processing device test management system of the present invention includes a test program comprising a test unit group for testing a device under test and unit-by-unit test instruction storage means for storing test instructions to be performed by each test unit of the test unit group. , a down condition storage means for storing a down condition that is a condition for a test response when the device under test goes down, and a test response of the device under test is compared with the down condition stored in the down condition storage means. a down determination means for determining that the device under test is down and outputting a down detection signal when the down detection signal is received, and resetting the device under test if the reset is successful; a reset means for outputting a reset failure signal when the signal output 211 set fails; a down command storage means for storing a test command given to the device under test when the down detection signal is received; Each test unit of the unit group is executed sequentially, and when the down detection signal is received, the execution of the test unit group is interrupted, and when the reset success signal is received, the unit-by-unit instruction storage means is searched and the down detection signal is and test scheduling means for removing a test unit that carries out a test command that matches the down command stored in the command storage means and causing the test unit group to restart the test.
次に本発明について図面を参照して詳細に説明する。 Next, the present invention will be explained in detail with reference to the drawings.
第1図および第2図は、それぞれ本発明の一実施例の周
辺装置試験管理方式の構成を示すブロック図および処理
を示す流れ図である。本実施例の周辺装置試験管理方式
は、被試験装置1oと、試験ユニット群11とユニット
毎命令記憶手段12を含む試験プログラム13と、ダウ
ン判断手段14と、ダウン条件記憶手段15と、リセッ
ト手段16と、ダウン命令記憶手段17と、試験スケジ
ュール手段18とから構成されている。FIG. 1 and FIG. 2 are a block diagram showing the configuration of a peripheral device test management method according to an embodiment of the present invention, and a flow chart showing the processing, respectively. The peripheral device test management system of this embodiment includes a device under test 1o, a test program 13 including a test unit group 11 and unit-by-unit instruction storage means 12, a down judgment means 14, a down condition storage means 15, and a reset means. 16, down command storage means 17, and test scheduling means 18.
試験ニーニット群11は、被試験装置を試験する複数の
試験ユニット11(1) 、 11(2) 、・・・1
1(i)・・・(i:1から始まる正数)がら構成され
ていて、試験ユニットIHi)は試験スケジュール手段
18より実行が指示される(ステップ101)。試験ユ
ニット11(i)は被試験装置1゜に対して試験命令2
3を行う(ステップ1o2)。The test knee unit group 11 includes a plurality of test units 11(1), 11(2), . . . 1 that test the device under test.
1(i)... (i: a positive number starting from 1), and the test unit IHi) is instructed to be executed by the test scheduler 18 (step 101). The test unit 11(i) issues test command 2 to device under test 1°.
3 (step 1o2).
ダウン命令記憶手段17は、試験ユニ・ント11(i)
が被試験装置10に対して行った試験命令23を一次的
に記憶する(ステップ103)。The down command storage means 17 stores the test unit 11(i)
The test command 23 issued to the device under test 10 is temporarily stored (step 103).
ダウン判断手段14は、試験命令23に対する被試験装
置10からの試験応答2oを受信しダウン条件記憶手段
15に記憶された被試験装置1゜がダウンした時の試験
応答の条件であるダウン条件と一致するか判断する。も
し、試験応答2oがダウン条件と一致していなければス
テップ101へ戻り次の試験ユニット11 (i+1>
を実行する。The down judgment means 14 receives the test response 2o from the device under test 10 in response to the test command 23, and determines the down condition, which is a condition for a test response when the device under test 1° is down, which is stored in the down condition storage means 15. Determine whether there is a match. If the test response 2o does not match the down condition, the process returns to step 101 and the next test unit 11 (i+1>
Execute.
もし試験応答20がダウン条件と一致した場合ダウン判
断手段14はダウン検出信号21を出方する(ステップ
104)。If the test response 20 matches the down condition, the down determination means 14 outputs the down detection signal 21 (step 104).
ダウン命令記憶手段17は、ダウン検出信号21を受信
した場合、−次的に記憶していた試験命令23をダウン
命令として記憶する(ステップ105)。試験スケジュ
ール手段18は、ダウン検出信号21を受信した場合、
被試験装置1oをダウンさせた試験ユニット11(i)
の実行を中止し次の試験ユニット11 (i+1)の実
行を指示しないで試験を一次中断させる(ステップ10
6)。When the down command storage means 17 receives the down detection signal 21, it stores the next stored test command 23 as a down command (step 105). When the test scheduling means 18 receives the down detection signal 21,
Test unit 11(i) with device under test 1o down
The test is temporarily interrupted without instructing the execution of the next test unit 11 (i+1) (step 10).
6).
リセット手段16は、ダウン検出信号21を受信した場
合、被試験装置10を回復させる為に被試験装置10に
対してリセットを行う(ステップ107)。リセット手
段16は、リセットが成功し被試験装置10が回復した
場合リセット成功信号22を出力し、リセットが失敗し
被試験装置10が回復しなかった場合リセット失敗信号
24を出力する(ステップ108)。When the reset means 16 receives the down detection signal 21, it resets the device under test 10 in order to recover the device under test 10 (step 107). The reset means 16 outputs a reset success signal 22 when the reset is successful and the device under test 10 has recovered, and outputs a reset failure signal 24 when the reset has failed and the device under test 10 has not recovered (step 108). .
試験スケジュール手段18は、リセット失敗信号24を
受信した場合、試験ユニット11 (i+1)以降の実
行を中止し試験を終了する(ステップ109)。試験ス
ケジュール手段18は、リセット成功信号22を受信し
た場合、各試験ユニットがそれぞれ行う試験命令を記憶
するユニット毎試験命令記憶手段12を参照し、試験ユ
ニット11(i+1)以降の各試験ユニットの試験命令
の中にダウン命令記憶手段17に記憶されたダウン命令
と同じ試験命令があるか判断する。もし、ダウン命令と
同じ試験命令がなければステップ112へ進み試験ユニ
ット11 (i+1)より試験の実行を再開する。もし
、ダウン命令と同じ試験命令があれば次のステップ11
1へ進む(ステップ110)。When the test scheduler 18 receives the reset failure signal 24, it stops the execution of the test unit 11 (i+1) and thereafter, and ends the test (step 109). When the test scheduler 18 receives the reset success signal 22, the test scheduler 18 refers to the per-unit test command storage means 12 that stores test commands to be performed by each test unit, and schedules the test for each test unit after the test unit 11(i+1). It is determined whether there is a test command that is the same as the down command stored in the down command storage means 17 among the commands. If there is no test command that is the same as the down command, the process proceeds to step 112 and the test execution is resumed from test unit 11 (i+1). If there is a test command that is the same as the down command, proceed to the next step 11.
1 (step 110).
試験スケジュール手段18は、ユニット毎命令記憶手段
12を参照し、試験ユニット11 (r+1>以降の各
試験ユニットの中からダウン命令記憶手段17に記憶さ
れたダウン命令と同じ試験命令を行う試験ユニットを以
降の試験のスケジュールがらはずす(ステップ111)
。試験スケジュール手段18により、試験が再開され本
発明の周辺装置試験管理方式の動作が終了する。The test schedule means 18 refers to the unit-by-unit instruction storage means 12 and selects a test unit that performs the same test command as the down command stored in the down command storage means 17 from among the test units after the test unit 11 (r+1>). Remove the schedule for subsequent exams (step 111)
. The test scheduling means 18 restarts the test and ends the operation of the peripheral device test management method of the present invention.
以上説明したように本発明は、被試験装置がダウンした
場合に自動的に試験プログラムの中断と被試験装置の回
復とを行い、更に自動的に被試験装置をダウンさせた要
因を持つ試験ユニットを試験のスケジュールから外し試
験を再開することによって保守の工数を削減し効率的な
周辺装置の試験を行なえるという効果がある。As explained above, the present invention automatically interrupts the test program and recovers the device under test when the device under test goes down, and further automatically By removing the test from the test schedule and restarting the test, it is possible to reduce maintenance man-hours and perform efficient testing of peripheral devices.
第1図および第2図はそれぞれ本発明の情報処理装置試
験管理方式の一実施例の構成を示すブロック図および処
理を示す流れ図である。
10・・・被試験装置、11・・・試験ユニット群、1
2・・・ユニット毎試験命令記憶手段、13・・・試験
プログラム、14・・・ダウン判断手段、15・・・ダ
ウン条件記憶手段、16・・・リセット手段、17・・
・ダウン命令記憶手段、18・・・試験スケジュール手
段である。FIG. 1 and FIG. 2 are a block diagram showing the configuration of an embodiment of the information processing device test management method of the present invention and a flow chart showing the processing, respectively. 10... Device under test, 11... Test unit group, 1
2... Unit-by-unit test command storage means, 13... Test program, 14... Down judgment means, 15... Down condition storage means, 16... Reset means, 17...
- Down command storage means, 18... test schedule means.
Claims (1)
ット群の各試験ユニットがそれぞれ行う試験命令を記憶
するユニット毎試験命令記憶手段とから成る試験プログ
ラムと、前記被試験装置がダウンした時の試験応答の条
件であるダウン条件を記憶するダウン条件記憶手段と、
このダウン条件記憶手段に記憶された前記ダウン条件と
前記被試験装置の試験応答を比較して一致した場合に前
記被試験装置のダウンと判断しダウン検出信号を出力す
るダウン判断手段と、前記ダウン検出信号を受信した場
合に前記被試験装置のリセットを行いリセットが成功し
た場合にリセット成功信号を出力しリセットが失敗した
場合にリセット失敗信号を出力するリセット手段と、前
記ダウン検出信号を受信した場合に前記被試験装置に行
った試験命令を記憶するダウン命令記憶手段と、前記試
験ユニット群の各試験ユニットを順次に実行させ、前記
ダウン検出信号を受信した場合に前記試験ユニット群の
実行を中断させ前記リセット成功信号を受信した場合に
前記ユニット毎命令記憶手段を検索し前記ダウン命令記
憶手段に記憶されたダウン命令と一致した試験命令を行
う試験ユニットを外して前記試験ユニット群による試験
の再開を行わせる試験スケジュール手段とを含むことを
特徴とする情報処理装置試験管理方式。A test program consisting of a test unit group for testing a device under test, a unit-by-unit test instruction storage means for storing test instructions to be performed by each test unit of the test unit group, and a test when the device under test goes down. down condition storage means for storing down conditions that are response conditions;
a down determining means for comparing the down condition stored in the down condition storage means with the test response of the device under test and determining that the device under test is down when they match, and outputting a down detection signal; Resetting means for resetting the device under test when receiving a detection signal, outputting a reset success signal when the reset is successful, and outputting a reset failure signal when the reset fails; a down command storage means for storing a test command given to the device under test when the test unit is in use; When the reset success signal is received, the unit-by-unit instruction storage means is searched, and the test unit that matches the down command stored in the down command storage means is removed. 1. An information processing device test management method, comprising: a test scheduling means for restarting the test.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1080513A JPH02259841A (en) | 1989-03-30 | 1989-03-30 | System for managing test of information processor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1080513A JPH02259841A (en) | 1989-03-30 | 1989-03-30 | System for managing test of information processor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02259841A true JPH02259841A (en) | 1990-10-22 |
Family
ID=13720396
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1080513A Pending JPH02259841A (en) | 1989-03-30 | 1989-03-30 | System for managing test of information processor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02259841A (en) |
-
1989
- 1989-03-30 JP JP1080513A patent/JPH02259841A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4586750B2 (en) | Computer system and start monitoring method | |
JPH02259841A (en) | System for managing test of information processor | |
JP2595833B2 (en) | Remote maintenance device | |
JPH0962626A (en) | On-line testing method of decentralized processing system | |
JP2004185345A (en) | Debug method and system | |
JP2998793B2 (en) | Test method for information processing equipment | |
JP2528386B2 (en) | Failure diagnosis method | |
JPH0962520A (en) | Infinite loop monitoring device | |
JP2872841B2 (en) | Semiconductor process support equipment | |
JPH064318A (en) | Error detecting system | |
JPH052499A (en) | Job trouble re-processing system of information processor | |
JPH11120140A (en) | Method for automatically activating appllication on terminal computer | |
JP2004341652A (en) | Automatic test method and automatic testing machine | |
JP3012491B2 (en) | Micro diagnostic method for duplexer | |
JPH01258138A (en) | System for testing central processing unit | |
JPH07105045A (en) | Debugging system for information processor function test program | |
JPH01305441A (en) | Test program rerun system | |
JPS63147238A (en) | Check system for information processor | |
JP2000172578A (en) | Fault processing system and method | |
JPH05241901A (en) | Automatic software testing device | |
JPS6125250A (en) | Fault recovery method of information processor | |
JPS61170847A (en) | Automatic testing equipment of peripheral device | |
JPH0430229A (en) | Automatic notice system for fault | |
JPH01292552A (en) | Peripheral system fault processing system for virtual computer system | |
JPS63147240A (en) | Check system for information processor |