JPH02259590A - 放射線検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は医療、分析、あるいは非破壊検査等の各種分野
に利用可能な放射線検出装置に関し、更に詳しくは、フ
ォトン計数方式に基づく放射線検出装置に関する。

〈従来の技術〉 放射線フォトンが半導体放射線検出器に入射すると、検
出器内に電子−ホール対が生成される。

この電子−ホール対が検出器に設けられた電極に向かっ
て移動することによってパルス状の電荷が発生すること
になるが、この電荷パルス数を計数することにより放射
線線量を測定する方式は放射線フォトン計数方式と称さ
れる。このフォトン計数方式は、積分方式に比して特に
放射線強度の低い領域で高感度の測定が可能であり、結
果的に放射線測定のダイナミックレンジは広くなる。

第６図はフォトン計数方式による放射線の測定原理の説
明図である。

信号取り出し電極６１ａとバイアス電極６１ｂが形成さ
れた半導体検出器６１には、バイアス電圧印加端子６１
ｃを介して逆バイアスが印加される。この半導体検出器
６１に放射線Ｒが入射すると電子−ホール対Ｐが生じ、
信号取り出し電極６１ａから電荷パルスが取り出される
。この電荷パルスは電荷増幅器６２で電圧に変換されて
増幅され、波形整形回路６３を経た後、波高弁別回路６
４によって放射線入射に起因するパルスのみが弁別され
る。そして、この弁別後のパルスをパルスカウンタ６５
で単位時間計数することによって、放射ｖＡ線量に対応
する計数値を得る。

全空乏型半導体検出器により放射線フォトンの数を計数
する場合には、何％の吸収効率で放射線を検出するかに
より、検出器の材質と放射線入射方向の厚さを決定する
必要がある。

すなわち、入射前の放射線強度■。と検出器表面から距
ｌｘだけ侵入したときの放射線強度Ｉは、検出器材料に
固有の吸収係数αにより、１＝１．ｅｘｐ（−α・ｘ）
　　・−・（１１で表される。この関係を第７図に示す
。この吸収係数αは検出器材料の原子番号に依存し、原
子番号が大きくなるほど大きくなる０例えば５０ＫｅＶ
のＸ線を９０％以上吸収するのに必要な厚さは、ＣｄＴ
ｅで０．５１１１、ＧａＡＳおよびＧｅでそれぞれ１４
ｎ、Ｓｔでは２５ｍとなる。

一方、放射線フォトンの入射により半導体検出器内に発
生した電子−ホール対Ｐは、前述したようにバイアス電
極６１ｂを介して印加された電界に従って移動するが、
これに伴う電荷パルスの幅ｔは、半導体内の放射線感応
層の厚さをｄ、電子およびホールの移動度のうち小さい
方をμ、検出器感応層への印加電圧を■、とすると、ｔ
＝ｄ”／μ・■、　　　・・・（２）で表される。

〈発明が解決しようとする課題〉 下記の〔表〕はＣｄＴｅ、ＧａＡｓ、ＧｅおよびＳｉに
ついて、その原子番号と、電子およびホールの移動度を
示したものである。なお、移動度の単位は−・Ｖ　−１
、３−１である。

〔及 この〔表〕より明らかなように、ＣｄＴｅは原子番号が
大きいため吸収係数が大きく、この点において優れた材
料であるといえるが、キャリア移動度が小さいという問
題がある。

キャリア移動度が小さい場合には、第８図に示すような
パイルアップと称される現象が生じやすい。これは、放
射線フォトンが入射して電子−ホール対が生成されて電
極に向かって移動している途中で、次の放射線フォトン
が入射したために生じる現象である。このパイルアップ
はフォトンの計数誤差の原因となるが、キャリア移動度
の大きい検出器を用いた場合には生じにく（、また、放
射線線量が少なくなる程発生頻度は小さくなる。

ＧａＡｓ５ＧｅおよびＳｉは、以上のようなキャリア移
動度の点では優れているが、原子番号が小さいために吸
収係数が小さく、所定の効率で放射線を検出するために
は検出器を厚くしなければならないという欠点がある。

以上のことから、従来装置では、採用する検出器材料に
応じて、検出器を厚くしなくても高効率の検出ができる
もののパイルアップに起因する計数誤差が生じやすいか
、あるいは、このような計数誤差は生じにくいものの検
出器材料を異常に厚くしないと所望の検出効率を得るこ
とができないかのいずれかであった。

本発明の目的は、厚い検出器材料を用いることなく、高
効率でしかも計数誤差の少ない放射線検出装置を提供す
ることにある。

く課題を解決するための手段〉 上記の目的を達成するための構成を、実施例に対応する
第１図を参照しつつ説明すると、本発明では、放射線Ｒ
の入射方向に沿って複数の半導体検出器１および１１を
配設するとともに、その各検出器１および１１にはそれ
ぞれ個別の検出回路２．３・・・、および１２．１３・
・・を接続し、かつ、その各検出回路によるパルス計数
結果を合計する加算回路２０を設けている。

ここで、複数の検出器のうち最終段の検出器１１はＣｄ
Ｔｅで形成し、その前段にＣｄＴｅよりもキャリア移動
度の大きい半導体（Ｇ　ａ　Ａ　ｓ等）で形成された検
出器を少なくとも１個設けることが好ましい。

く作用〉 放射線Ｒは前段の検出器１に入射し、ここで吸収されな
かったものが次段の検出器１１に入射する。すなわち、
前段の検出器１により放射線フォトンの数を減少させた
後、次段の検出器１１に入射させる。

前段と後段の検出器１と１１の半導体材料ないしはその
厚さを適宜に選定することにより、個々の検出器につい
てその厚さを厚くすることなく、高効率でパイルアップ
の生じにくい検出装置が得られる。

例えば前段の検出器１をキャリア移動度の大きいもの、
後段の検出器１１をＣｄＴｅ等の吸収係数の大きいもの
とすることにより、いずれの検出器１．１１でもパイル
アップを生じることなく、かつ、いずれもあまり厚（す
ることなく全体として高効率の検出が可能となる。

〈実施例〉 第１図は本発明実施例の構成を示すブロック図である。

放射線Ｒの入射方向に沿って２個の半導体検出器１およ
び１１が直列に配設されている。前段側（入射側）は２
．吸収係数が小さいがキャリア移動の大きいＧａＡｓ検
出器１であり、後段側は、吸収係数が大きいがキャリア
移動度の小さいＣｄＴｅ検出器１１である。

いずれの検出器１，１１にも、従来と同様、信号取り出
し電極１ａ、ｌｌａおよびバイアス電極１ｂ、ｔｔｂが
設けられており、それぞれバイアス電極印加端子１ｃ、
１１ｃを介して逆バイアスが印加される。

各検出器１．１１の信号取り出し電極１ａ、ｌｌａには
、それぞれ個別の検出回路が接続されている。

各検出回路はそれぞれ従来の回路と同等であり、電荷増
幅器２．１２、波形整形回路３．１３、波高弁別回路４
．１４およびパルスカウンタ５，１５からなり、その各
回路定数はそれぞれ検出する放射線のエネルギおよび何
％の放射線を吸収するかにより最適な値に設定される。

そして、パルスカウンタ５および１５によって個別に計
数されたＧａＡｓ検出器１およびＣｄＴｅ検出器１１か
らの電荷パルス数は、加算回路２０によって合計され、
この合計値が放射線検出結果として出力されるよう構成
されている。

以上のような本発明実施例の作用を、具体例を挙げて説
明する。

前段のＧａＡｓ検出器１および後段のＣｄＴｅ検出器１
１の放射線Ｒの入射方向厚さをそれぞれ０．４１１とし
、検出すべき放射線Ｒのエネルギが５０ＫｅＶである場
合について考察する。

５０ＫｅＶのエネルギの放射線に対するＧａＡｓおよび
ＣｄＴｅの吸収量は、それぞれ第２図および第３図に示
す通りである。従って、放射線ＲはまずＧａＡｓ検出器
１に入射してここでその５０％が吸収（計数）され、残
りの５０％はＣｄ　Ｔ　ｅ検出器１１に入射してその９
０％強、検出すべき放射線Ｒ全体の４５％強が、吸収（
計数）されることになる。

ＣｄＴｅ検出器１１から見れば、ここに実際に入射する
放射線フォトンの数が本来の数の〃に減少していること
になり、ＣｄＴｅ検出器単独で用いる場合に比してパイ
ルアップの発生が減少する。

また、ＧａＡｓ検出器１から見れば、検出すべき放射線
Ｒの２を吸収するだけの厚さでよく、同じ＜ＧａＡｓ検
出器単独で用いる場合に比して厚さを小さくできる。そ
して、装置全体としては、計数誤差なく、しかも９５％
強の効率で放射線Ｒを検出できる。

ところで、検出すべき放射線を前後の２個の検出器１お
よび１１で約２づつ吸収する上述のような方式では、Ｃ
ｄＴｅ検出器のみで計数する場合に比して個々の検出回
路の帯域（速度）が狭く（遅く）でもよいことを意味し
、２系統の検出回路を用いるにも拘わらず、以下に示す
ように消費電力が増大することにはつながらない。

すなわち、従来のフォトン計数方式による放射線検出装
置の検出回路としては、低雑音性のほか、回路の低速性
に起因するパイルアップを防止するために相当の高速性
が要求されることから、通常はＪＦＥＴとバイポーラト
ランジスタによる回路が使用される。

これに対し前記した実施例のような方式では、個々の検
出器１および１１で放射線の吸収を分担する関係上、よ
り低速の検出回路の使用が可能となる結果、例えば第４
図に示すようなＭＯＳ集積回路による電荷増幅器を採用
することができる。

この例における電荷増幅器は、ＭＯＳＦＥＴによる電圧
増幅部４１の後段に、バッファＭＯ３ＦＥＴ４２および
定電流源４３からなるソースフォロワ回路を接続した回
路である。

この回路の消費電力はそのほとんどが出力段のソースフ
ォロワ回路で決まる。そして、この回路の帯域（速度）
は、出力段のバッファＭＯ３ＦＥＴ４２のｇｍｃｃ、７
’〒７と負荷容量（フィードバック容りＣで決定され、
ｇｍ／ｃに比例する。従って、検出器１．１１で放射線
Ｒを約Ａづつ吸収する方式を採ることによって個々の検
出回路の速度を２にすることができるということは、消
費電力を支配するソースフォロワ回路のバイアス電流（
ｔｏ）はχでよいことを意味し、電源電圧が一定ならば
２系統の検出回路を用いても消費電力は全体でＡ程度に
なる。すなわち、第１図における電荷増幅器２，１２を
第４図に例示するようなＭＯＳ集積回路で構成すること
によって、２系統の検出回路を有しているにも拘わらず
、全体の消費電力を理想的には従来の２程度に、実際に
も従来と同等以下とすることができる。

放射線検出器を一次元的に配列する場合には、検出回路
の発熱が問題となる場合があり、本発明実施例の方式に
よると回路部品の増加になるものの、消費電力の低減、
ひいては発熱の抑制という点で有効である。

第５図に以上に述べた本発明実施例の検出器および検出
回路の実装方法の例を示す。

ＧａＡｓ検出器１およびＣｄＴｅ検出器１１は、それぞ
れＡｕ製のバイアス電極１ｂおよび＋１ｂ側において、
基板５０の表裏にはんだ５１によって装着される。なお
、はんだ５１の両側にはそれぞれＣｕ層５２とＣｒ層５
３を形成している。そして、バイアス電圧は基板５０上
のＡＩ配線５４を介して供給される。

また、基板５０の表裏に、第４図に例示した電荷増幅器
をはじめとするＭＯＳ集積回路からなる検出回路チップ
５５が各ＧａＡｓ検出器１およびＣｄＴｅ検出器１１に
近接して実装され、各検出器１および１１の信号取り出
し電極１ａおよび１１ａは、それぞれボンディングワイ
ヤ５６を介して対応する検出回路チップ５５に直接接続
される。

このような接続法の採用により、配線が長いことに起因
する寄生容量を小さくし、ＭＯＳ集積回路の使用を可能
としている。

更に、基Ｖｉ５０の検出器１および１１で挟まれた部分
は、放射線の吸収を小さくするため、可能な限り薄くし
ている。

そして、このような実装構造を、紙面に直交する方向に
一次元的に並べ、第５図の左右方向に捜査するように構
成すれば、二次元の放射線強度分布測定が可能となる。

なお、以上説明した実施例では、前段の検出器１として
ＧａＡｓを、また、後段の検出器１１としてＣｄＴｅを
採用したが、本発明はこれに限定されることなく、検出
器の材料は自由に選定できる。

ただし、望ましくは、前段の検出器はキャリア移動度の
大きいものを使用し、後段の検出器はキャリア移動度は
小さいが吸収係数の大きいＣｄＴｅを使用すべきであり
、これによって、双方の検出器厚さをあまり厚くするこ
となく、全体としての吸収量を大きくし、かつ、計数誤
差を少なくすることが可能となる。

また、放射線のエネルギが高い場合には、一定の効率で
検出するためには２個の検出器を並べてもその厚さを厚
くする必要が生じるが、このような場合その入射方向に
検出器を３個以上配列することもできる。この場合にも
、理想的には、それぞれの検出器で吸収する放射線を等
分すべくそれぞれの厚さおよび材質を選定し、かつ、Ｍ
ＯＳ集積回路による検出回路を採用することにより、全
体としての消費電力は従来のＪＦＥＴおよびバイポーラ
トランジスタによる検出回路と同等以下に抑えることが
可能である。

〈発明の効果〉 以上説明したように、本発明によれば、検出すべき放射
線を、その入射方向に直列的に配列された複数の検出器
で分担して吸収し、その各検出器にはそれぞれ個別の検
出回路を接続してそれぞれ個別に電荷パルスを計数し、
その各計数結果の合計によって放射線の線量を検出する
よう構成したから、検出器材料に固有のキャリア移動度
の大小や吸収係数の大小に鑑みて適宜の材料を選定する
ことにより、各検出器の厚さを厚くすることなく、エネ
ルギの大きい放射線を計数誤差なく、しかも高効率で測
定することが可能となった。

観点を変えると、従来のＣｄＴｅ等の単独の検出器でも
計数誤差をあまり生じることなく測定可能な線量の放射
線については、本発明の構成によって、ＭＯ３集積回路
等のより低速の検出回路の使用が可能となり、消費電力
、ひいては回路部における発熱を低減できるという効果
もある。

【図面の簡単な説明】

第１図は本発明実施例の構成を示すブロック図、第２図
および第３図はそれぞれＧａＡｓおよびＣｄＴｅの放射
線入射方向への厚さと吸収量の関係を示すグラフ、 第４図は本発明実施例の電荷増幅器２．１２に採用可能
なＭＯ３集積回路の構成例を示す図、第５図は本発明実
施例の実装方法の例を示す図、第６図はフォトン計数方
式による放射線検出の原理説明図、 第７図は半導体検出器による放射線の吸収量と検出器内
での距離の関係を示すグラフ、第８図はパイルアップ現
象の説明図である。 １・・・ＧａＡｓ検出器 １１・・・ＣｄＴｅ検出器 ｌａ、ｌａ・・・信号取り出し電極 ｉｂ、ｆｌｂ・・・バイアス電極 ｌｃ、ｌｃ・・・バイアス電圧印加端子２．２・・・電
荷増幅器 ３、　３・・・波形整形回路 ４．４・・・波高弁別回路 ５、　５・・・パルスカウンタ ２０・・・加算回路 特許出願人　　　　株式会社島津製作所代　理　人　　
　　弁理士　西１）新 第２図 第３図 放射ま林射益厚さ８弗） 第４図

Claims (1)

【特許請求の範囲】
1. （１）放射線の入射による半導体検出器からの電荷パル
   スを検出回路に導いて計数する装置において、放射線の
   入射方向に沿って複数の半導体検出器を配設するととも
   に、その各検出器にはそれぞれ個別の検出回路を接続し
   、かつ、その各検出回路による計数結果を合計する加算
   回路を設けたことを特徴とする放射線検出装置。