JPH02254377A - Inspection of signal processor - Google Patents
Inspection of signal processorInfo
- Publication number
- JPH02254377A JPH02254377A JP1078794A JP7879489A JPH02254377A JP H02254377 A JPH02254377 A JP H02254377A JP 1078794 A JP1078794 A JP 1078794A JP 7879489 A JP7879489 A JP 7879489A JP H02254377 A JPH02254377 A JP H02254377A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- inspection
- input signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007689 inspection Methods 0.000 title abstract description 38
- 238000012360 testing method Methods 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 10
- 238000005070 sampling Methods 0.000 abstract description 5
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 abstract description 4
- 238000010276 construction Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 6
- 239000008186 active pharmaceutical agent Substances 0.000 description 5
- 238000003384 imaging method Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、たとえばアナログ入力信号をサンプルホール
ドするサンプルホールド回路などの信号処理装置を検査
する検査方法に関する。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a testing method for testing a signal processing device such as a sample-and-hold circuit that samples and holds an analog input signal.
従来の技術
従来から各種イメージセンナおよび撮像装置などにはC
CD素子(を荷結合素子)が用いられている。このCC
D素子の出力は、サンプルホールド回路(以下、S/H
回路と略す)によって、予め定めるサンプル周期でサン
プリングされ、そのときのレベルが保持されるいわゆる
サンプルボールド処理が行われる。このような処理を行
うS/H回路としては、現在では単一の集積回路素子が
用いられている。Conventional technology Conventionally, various image sensors and imaging devices use C.
A CD element (a charge-coupled element) is used. This CC
The output of the D element is processed by a sample and hold circuit (hereinafter referred to as S/H).
A so-called sample bold process is performed in which the signal is sampled at a predetermined sampling period and the level at that time is held. Currently, a single integrated circuit element is used as an S/H circuit that performs such processing.
従来ではこのような集積回路素子として構成されるサン
プルホールド回路を検査するにあたって、サンプルホー
ルドされる入力信号として実際のCCD素子出力と同様
な波形を有する信号を発生して入力している。このよう
な入力信号の周波数はたとえば10MHzであり、この
入力信号をサンプリングするサンプリング周期を決定す
るサンプルパルスも10MHzの信号が用いられている
。Conventionally, when inspecting such a sample-and-hold circuit constructed as an integrated circuit element, a signal having a waveform similar to that of an actual CCD element output is generated and input as an input signal to be sampled and held. The frequency of such an input signal is, for example, 10 MHz, and a 10 MHz signal is also used as a sample pulse for determining the sampling period for sampling this input signal.
第3図はS/H回路1を検査する従来例の構成を示すブ
ロック図である。S/H回路1には前述したCOD素子
出力と近似波形の信号を発生する近似波形信号発生回路
2が接続され、またサンプルパルスを発生するサンプル
パルス発生回路3が接続される。したがってS/H回路
1からやはり10MHzの周波数を有する出力信号が得
られ、この出力信号を検査装置4に入力してS/H回路
1の検査を行っている。検査項目としては、出力波形の
歪みや周波数および異常レベルなどである。FIG. 3 is a block diagram showing the configuration of a conventional example for testing the S/H circuit 1. Connected to the S/H circuit 1 is an approximate waveform signal generation circuit 2 that generates a signal with an approximate waveform to the output of the COD element described above, and a sample pulse generation circuit 3 that generates sample pulses. Therefore, an output signal having a frequency of 10 MHz is also obtained from the S/H circuit 1, and this output signal is input to the testing device 4 to test the S/H circuit 1. Inspection items include output waveform distortion, frequency, and abnormal level.
これらによってS/H回路1に備えられるコンデンサな
どの出力信号の波形を決定する回路素子の電気的特性や
サンプルホールド動作が適正に行われているか否かが検
査される。These tests check whether the electrical characteristics of circuit elements such as capacitors included in the S/H circuit 1 that determine the waveform of the output signal and whether sample and hold operations are being performed properly.
発明が解決しようとする課題
上述したような従来例の検査方法では、近似波形信号発
生回路2から実際のCOD出力と近似した波形の信号を
たとえば10MHzで発生させる必要があり、近似波形
信号発生回路2の構成が複雑になってしまうという課題
がある。また検査装置4は、S/H回路1からの10M
Hz程度の出力信号に関して前述したような検査を行う
性能を備える必要があり、むやみに高精度の検査装置4
を準備せねばならず、このような検査装置4の構成が大
形化するとともにS/H回路1の製造コストの上昇を招
いていた。Problems to be Solved by the Invention In the conventional inspection method as described above, it is necessary to generate a signal with a waveform similar to the actual COD output from the approximate waveform signal generating circuit 2 at, for example, 10 MHz. There is a problem that the configuration of 2 becomes complicated. In addition, the inspection device 4 has a 10M
It is necessary to have the ability to perform the above-mentioned inspection on an output signal of about Hz, and it is necessary to use an unnecessarily high-precision inspection device 4.
Therefore, the configuration of such an inspection device 4 becomes larger and the manufacturing cost of the S/H circuit 1 increases.
本発明の目的は、上述の技術的課題を解消し、信号処理
装置を検査するにあたって簡便な構成によってしかも容
易に検査を行うことができる信号処理装置の検査方法を
提供することである。SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned technical problems and to provide a method for testing a signal processing device that has a simple configuration and can be easily tested.
課題を解決するための手段
本発明は第1入力信号と周期を有する第2入力信号とが
それぞれ入力され、第1入力信号が第2入力信号の周期
毎に予め定める処理を施されて得られる処理信号を出力
する信号処理装置を、該処理信号を検査装置に入力して
検査する検査方法において、
第1周波数を有し、その周期毎に固定波形を繰返す第1
入力信号を入力すると共に、
第1周波数の近傍の周波数であってかつ第1周波数の整
数倍の周波数以外の第2周波数を有する第2入力信号を
入力し、
第1周波数と第2周波数との偏差に対応する周期を有し
て出力される処理信号を検査装置に入力して検査を行う
ようにしたことを特徴とする信号処理装置の検査方法で
ある。Means for Solving the Problems In the present invention, a first input signal and a second input signal having a period are respectively input, and the first input signal is obtained by performing predetermined processing for each period of the second input signal. In an inspection method of inspecting a signal processing device that outputs a processed signal by inputting the processed signal into an inspection device, the first frequency has a first frequency and repeats a fixed waveform every period.
While inputting the input signal, inputting a second input signal having a frequency near the first frequency and having a second frequency other than a frequency that is an integral multiple of the first frequency, the first frequency and the second frequency are This is a method for testing a signal processing device, characterized in that testing is performed by inputting a processed signal outputted with a period corresponding to a deviation into the testing device.
作 用
本発明に従えば、検査される信号処理装置には第1入力
信号と第2入力信号とがそれぞれ入力され、第1入力信
号が第2入力信号の周期毎に予め定める処理を施されて
処理信号が出力される。このとき第1入力信号として、
第1周波数を有しその周期毎に固定波形を繰返す信号を
入力する。また第2入力信号として、第1周波数の近傍
の周波数であってかつ第1周波数の整数倍の周波数以外
の第2周波数を有する信号を入力する。According to the present invention, a first input signal and a second input signal are respectively input to the signal processing device to be inspected, and the first input signal is subjected to a predetermined process for each period of the second input signal. The processed signal is output. At this time, as the first input signal,
A signal having a first frequency and repeating a fixed waveform every cycle is input. Further, as the second input signal, a signal having a second frequency that is near the first frequency and other than a frequency that is an integral multiple of the first frequency is input.
したがって信号処理装置から出力される処理信号は、第
2入力信号の周期毎に第1入力信号を異なる位相で前記
処理を施した結果として出力される。したがってこの処
理信号は第1周波数と第2周波数との偏差に対応する周
期を有し、この周期は前記第1入力信号および第2入力
信号の周期よりも格段に長い周期となる。Therefore, the processed signal output from the signal processing device is the result of performing the processing on the first input signal with different phases for each period of the second input signal. Therefore, this processed signal has a period corresponding to the deviation between the first frequency and the second frequency, and this period is significantly longer than the periods of the first input signal and the second input signal.
したがって処理信号が入力される検査装置は、前記比較
的共い周期の処理信号に関して検査を行えばよく、検査
装置の検査精度を格段に低減し簡便な構成の検査装置を
用い短時間の検査を行うことができる。また第1入力信
号は第1周波数に対応する周期毎に固定波形を繰返す信
号でよく、このような信号を発生する構成は比較的容易
に構成できることになる。したがってこの点においても
構成の簡略化と検査時間の短縮とを図ることができる。Therefore, the inspection equipment to which the processed signals are inputted only needs to perform the inspection on the processed signals having the relatively same cycle, which greatly reduces the inspection accuracy of the inspection equipment and enables short-time inspection using the inspection equipment with a simple configuration. It can be carried out. Further, the first input signal may be a signal that repeats a fixed waveform every cycle corresponding to the first frequency, and a configuration for generating such a signal can be constructed relatively easily. Therefore, in this respect as well, the configuration can be simplified and the inspection time can be shortened.
実施例
第1図は本発明の一実施例に従う構成を説明するブロッ
ク図である。第1図を参照して、この構成について説明
する0本実施例は、たとえばファクシミリ装置における
原稿像を読取るための密着形イメージセンナや各種撮像
装置などに用いられているCCD素子からの出力信号を
サンプルホールドする信号処理装置であるサンプルホー
ルド回路の検査を行う方法に関するものである。このよ
うな検査を行うにあたって、S/H回路11を検査装置
12に装着する。Embodiment FIG. 1 is a block diagram illustrating a configuration according to an embodiment of the present invention. This embodiment will be described with reference to FIG. 1. This embodiment will describe an output signal from a CCD element used in, for example, a contact image sensor for reading a document image in a facsimile machine or various imaging devices. The present invention relates to a method of testing a sample and hold circuit, which is a signal processing device that performs sample and hold. In performing such a test, the S/H circuit 11 is attached to the test device 12.
この検査装置12は、S/H回路11に対して供給され
る処理すべき第1入力信号SLとして、従来技術の項で
述べたような実際のCCD素子からの出力信号と類似波
形の信号に変えて周波数f1(たとえば10.IMHz
)の正弦波を発生する第1入力信号発生回路13を含む
、またさらにS/H回路11に供給される第2入力信号
であるサンプルパルスとして、周波数Ss(たとえば1
0MHz、デユーティ25%以下、fi≠n−8sin
は整数、Ssはfiの近傍)の信号を発生するサンプル
パルス発生回路14を備える。This inspection device 12 uses a signal having a waveform similar to the output signal from an actual CCD element as described in the prior art section as the first input signal SL to be processed that is supplied to the S/H circuit 11. Change the frequency f1 (for example, 10.IMHz
), and further includes a first input signal generating circuit 13 that generates a sine wave of frequency Ss (for example, 1
0MHz, duty 25% or less, fi≠n-8sin
is an integer, and Ss is in the vicinity of fi).
また検査装置12には、第1入力信号Siがサンプルパ
ルスSsによってサンプルホールド処理が施されて得ら
れる処理信号DSが入力されて、高周波成分を取除くロ
ーパスフィルタ(以下、LPFと略す)15と、LPF
15の出力に対してその波形、周波数および振幅などを
検査し、S/H回路11の各回路素子の電気定数の異常
やS/H回路11の全体的な動作不良などを検査する検
査部16とが備えられる。In addition, the inspection device 12 receives a processed signal DS obtained by subjecting the first input signal Si to sample-hold processing using a sample pulse Ss, and a low-pass filter (hereinafter abbreviated as LPF) 15 that removes high frequency components. ,LPF
An inspection section 16 inspects the waveform, frequency, amplitude, etc. of the output of the S/H circuit 15, and inspects abnormalities in electrical constants of each circuit element of the S/H circuit 11, overall malfunction of the S/H circuit 11, etc. and will be provided.
第2図は本実施例の動作を説明する波形図である。第2
図を併せて参照して、本実施例の動作について説明する
。S/H回路11が検査装置12に装着されると、第1
入力信号発生回路13がらは第2図(1)に示すような
第1入力信号S1が発生され供給される。またサンプル
パルス発生回路14からは、第2図(2)に示すように
前述したような特性を有するサンプルパルスSsが発生
され供給される。S/H回路11は、前記周波数fsの
サンプルパルスSsの周期で、第1入力信号Stに対す
るサンプルホールド処理を行うので、処理信号DSとし
て第2図(3)に示されるような信号波形が得られる。FIG. 2 is a waveform diagram illustrating the operation of this embodiment. Second
The operation of this embodiment will be described with reference to the drawings. When the S/H circuit 11 is attached to the inspection device 12, the first
The input signal generating circuit 13 generates and supplies a first input signal S1 as shown in FIG. 2(1). Further, the sample pulse generation circuit 14 generates and supplies a sample pulse Ss having the characteristics as described above, as shown in FIG. 2(2). Since the S/H circuit 11 performs sample and hold processing on the first input signal St at the period of the sample pulse Ss of the frequency fs, a signal waveform as shown in FIG. 2 (3) is obtained as the processed signal DS. It will be done.
すなわち処理信号DSはサンプルパルスSsの周期毎に
、対応する位相における第1入力信号S1のレベルを保
持し、全体としては周波数(fi−fs)である信号と
なる。この処理信号DSがLPF15で高周波成分を除
去され、第2図(4)に示すような検査信号Scに整形
されて検査部16に入力される。このような検査信号S
cの周波数は本実施例の周波数例によれば、
f i−f s=o、 IMHz −(1>であ
り、第3図を参照して説明した従来例の検査方法におけ
るS/H回路1からの出力信号の周波数がサンプルパル
スの周波数と同一であるのに対し、格段に低い周波数と
なっている。That is, the processed signal DS holds the level of the first input signal S1 at the corresponding phase for each cycle of the sample pulse Ss, and becomes a signal having the frequency (fi-fs) as a whole. This processed signal DS has high frequency components removed by the LPF 15, is shaped into a test signal Sc as shown in FIG. 2 (4), and is input to the test section 16. Such a test signal S
According to the frequency example of this embodiment, the frequency of c is f i - f s = o, IMHz - (1>), and the S/H circuit 1 in the conventional inspection method described with reference to FIG. Although the frequency of the output signal from the sample pulse is the same as that of the sample pulse, it has a much lower frequency.
したがってこのような比較的低い周波数の検査信号Sc
に対する検査を行う検査部16の構成を簡略化すること
ができ、また比較的簡便な検査手順にて検査を行うこと
ができる。また第1入力信号発生回路13は正弦波を発
生し、従来技術の項で説明したように実際のCCD素子
からの出力波形と類似の波形を形成する回路構成に比較
し、極めて簡便に構成できるものである。Therefore, such a comparatively low frequency test signal Sc
It is possible to simplify the configuration of the inspection section 16 that performs the inspection, and it is also possible to perform the inspection using a relatively simple inspection procedure. Furthermore, the first input signal generation circuit 13 generates a sine wave, and can be configured extremely simply compared to a circuit configuration that forms a waveform similar to the output waveform from an actual CCD element, as explained in the prior art section. It is something.
すなわち本実施例によれば、S/H回路11の検査を行
う構成を格段に簡略化することができるとともに、検査
に要する時間を大幅に短縮することができる。That is, according to this embodiment, the configuration for testing the S/H circuit 11 can be significantly simplified, and the time required for testing can be significantly shortened.
前述の実施例では、検査される信号処理装置としてS/
H回路11に即して説明したけれども、本発明はこのよ
うなS/H回路11に限定されるものではなく、入力さ
れる第1入力信号が第2入力信号の周期毎に予め定める
処理を施されるような回路について任意に実施されるも
のである。In the above embodiment, the signal processing device to be tested is an S/
Although the present invention has been described with reference to the H circuit 11, the present invention is not limited to such an S/H circuit 11, and the present invention is not limited to such an S/H circuit 11, and the present invention is not limited to such a S/H circuit 11. It is optionally implemented for the circuit in which it is applied.
発明の効果
以上のように本発明に従えば、信号処理装置から出力さ
れる処理信号は、第2入力信号の周期毎に第1入力信号
を異なる位相で処理を施した結果として出力される。し
たがってこの処理信号は第1周波数と第2周波数との偏
差に対応する周期を有し、この周期は前記第1入力信号
および第2入力信号の周期よりも格段に長い周期となる
。したがって処理信号が入力される検査装置は、前記比
較的長い周期の処理信号に関して検査を行えばよく、検
査装置の検査精度を格段に低減し簡便な構成の検査装置
を用いることができる。また第1入力信号は第1周波数
に対応する周期毎に固定波形を繰返す信号でよく、この
ような信号を発生する構成は比較的容易に構成できるこ
とになる。したがってこの点においても構成の簡略化と
検査時間の短縮とを図ることができる。Effects of the Invention As described above, according to the present invention, the processed signal output from the signal processing device is the result of processing the first input signal with different phases for each cycle of the second input signal. Therefore, this processed signal has a period corresponding to the deviation between the first frequency and the second frequency, and this period is significantly longer than the periods of the first input signal and the second input signal. Therefore, the inspection device to which the processed signal is inputted only needs to perform the inspection on the relatively long-cycle processed signal, and the inspection accuracy of the inspection device can be significantly reduced and an inspection device with a simple configuration can be used. Further, the first input signal may be a signal that repeats a fixed waveform every cycle corresponding to the first frequency, and a configuration for generating such a signal can be constructed relatively easily. Therefore, in this respect as well, the configuration can be simplified and the inspection time can be shortened.
第1図は本発明の一実施例に従う構成を説明するブロッ
ク図、第2図は本実施例の動作を説明する波形図、第3
図は典型的な従来例の構成を説明するブロック図である
。
11・・・878回路、12・・・検査装置、13・・
・第1入力信号発生回路、14・・・サンプルパルス発
生回路、16・・・検査部、SL・・・第1入力信号、
Ss・・・サンプルパルス、DS・・・処理信号、Sc
・・・検査信号、fi、fs・・・周波数FIG. 1 is a block diagram explaining the configuration according to one embodiment of the present invention, FIG. 2 is a waveform diagram explaining the operation of this embodiment, and FIG.
The figure is a block diagram illustrating the configuration of a typical conventional example. 11...878 circuits, 12...inspection equipment, 13...
- First input signal generation circuit, 14... Sample pulse generation circuit, 16... Inspection section, SL... First input signal,
Ss...sample pulse, DS...processed signal, Sc
...Inspection signal, fi, fs...frequency
Claims (1)
入力され、第1入力信号が第2入力信号の周期毎に予め
定める処理を施されて得られる処理信号を出力する信号
処理装置を、該処理信号を検査装置に入力して検査する
検査方法において、第1周波数を有し、その周期毎に固
定波形を繰返す第1入力信号を入力すると共に、 第1周波数の近傍の周波数であってかつ第1周波数の整
数倍の周波数以外の第2周波数を有する第2入力信号を
入力し、 第1周波数と第2周波数との偏差に対応する周期を有し
て出力される処理信号を検査装置に入力して検査を行う
ようにしたことを特徴とする信号処理装置の検査方法。[Claims] A first input signal and a second input signal having a period are respectively input, and a processed signal obtained by performing predetermined processing on the first input signal for each period of the second input signal is output. In this method, a first input signal having a first frequency and repeating a fixed waveform every cycle is input, and the first input signal having a first frequency is A second input signal having a second frequency that is nearby and other than a frequency that is an integral multiple of the first frequency is input, and the second input signal is output with a period corresponding to the deviation between the first frequency and the second frequency. 1. A method for testing a signal processing device, comprising inputting a processed signal into the testing device to perform testing.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1078794A JPH02254377A (en) | 1989-03-29 | 1989-03-29 | Inspection of signal processor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1078794A JPH02254377A (en) | 1989-03-29 | 1989-03-29 | Inspection of signal processor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02254377A true JPH02254377A (en) | 1990-10-15 |
Family
ID=13671780
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1078794A Pending JPH02254377A (en) | 1989-03-29 | 1989-03-29 | Inspection of signal processor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02254377A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105866664A (en) * | 2016-06-20 | 2016-08-17 | 金陵科技学院 | Intelligent fault diagnosis method for analog circuit based on amplitude frequency features |
-
1989
- 1989-03-29 JP JP1078794A patent/JPH02254377A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105866664A (en) * | 2016-06-20 | 2016-08-17 | 金陵科技学院 | Intelligent fault diagnosis method for analog circuit based on amplitude frequency features |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2152705C (en) | Nuclear magnetic resonance receiver, method and system | |
US6492798B2 (en) | Method and circuit for testing high frequency mixed signal circuits with low frequency signals | |
WO2017151955A1 (en) | Device, system, and method for measuring internal impedance of a test battery using frequency response | |
JPH02254377A (en) | Inspection of signal processor | |
KR20020084363A (en) | Apparatus and method for testing linearity character of analog to digital converter | |
US9726702B2 (en) | Impedance measurement device and method | |
KR100475739B1 (en) | system for testing character of filter | |
KR101832190B1 (en) | Apparatus and method for diagnosing a partial discharging having a calibration funtiality | |
JP2001141767A (en) | Jitter measuring circuit and ic tester using it | |
JP4309525B2 (en) | Correlated double sampler test method and test equipment | |
Ustinavičius et al. | Initial digital filtering of testing signals of high-speed DAC | |
JP2000284008A (en) | Frequency measuring method and device | |
Beegle et al. | IMEMS accelerometer testing-test laboratory development and usage | |
US20220076654A1 (en) | Electromyography Signal Detection Device | |
US7298304B2 (en) | Innovative method of correlated double sample (CDS) circuit testing | |
JPS6040972A (en) | Nuclear magnetic resonance apparatus | |
JPS6214525A (en) | Analog and digital measuring instrument | |
JPH0866385A (en) | Nuclear magnetic resonance inspection device | |
JP2000321123A (en) | Vibration wave analyzing apparatus | |
JP2003066120A (en) | Inspection apparatus and inspection method | |
JP4336328B2 (en) | CV cable residual charge measurement method | |
Haasz et al. | Comparison of parameters of systems used for AD converters and modules testing | |
KR19980034681A (en) | In Circuit Tester | |
JPH102935A (en) | Ic tester | |
JPH10275835A (en) | Wafer test device |