JPH02252030A - Microcomputer development supporting device - Google Patents

Microcomputer development supporting device

Info

Publication number
JPH02252030A
JPH02252030A JP1072524A JP7252489A JPH02252030A JP H02252030 A JPH02252030 A JP H02252030A JP 1072524 A JP1072524 A JP 1072524A JP 7252489 A JP7252489 A JP 7252489A JP H02252030 A JPH02252030 A JP H02252030A
Authority
JP
Japan
Prior art keywords
cpu
probe
user system
pod
socket
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1072524A
Other languages
Japanese (ja)
Inventor
Seiji Miyamoto
誠司 宮本
Mitsuhiro Yamamoto
山本 満博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1072524A priority Critical patent/JPH02252030A/en
Publication of JPH02252030A publication Critical patent/JPH02252030A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To prevent a pin from being damaged, to prevent the device from being dropped at its reliability and to reduce the manhour of replacement by providing a probe with a mechanical switching means, and executing the prescribed control of probe connection. CONSTITUTION:The probe in a user system is provided with the mechanically switchable means 8 to optionally switch the pin 5 of the probe in the user system to the IC socket 4 of a microprocessor CPU or to the pod connecting connector 6 of an insertion emulator. Since replacement is unnecessary by such constitution, the connection pin can be prevented from being damaged and the reliability of the microcomputer development supporting device can be improved and the manhour of replacement can be reduced.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロコンピュータ開発支援装置に係り、%
にマイクロプロセッサ(cpu)を使ったユーザシステ
ムCPUソケットに接続されるプローブに関する。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a microcomputer development support device, and
The present invention relates to a probe connected to a user system CPU socket using a microprocessor (CPU).

〔従来の技術〕[Conventional technology]

第4図は従来のcpu 、ICンケットI Cpuボー
ドを示す斜視図である。図1こおいて、マイクロプロセ
ッサ(cpu )9と、インサーキットエミュレータの
ボッド(以下PODと称する〕のプローブ10と、ユー
ザシステムのCPU用ICソケット11と、ユーザシス
テムのcpuボード12とが示されている。
FIG. 4 is a perspective view showing a conventional CPU board. In FIG. 1, a microprocessor (CPU) 9, a probe 10 of an in-circuit emulator pod (hereinafter referred to as POD), a CPU IC socket 11 of a user system, and a CPU board 12 of the user system are shown. ing.

ここで、インサーキットエミュレータを使ったエミュレ
ーシlンの際、ユーザシステムとボッドの間のケーブル
の長さが無視できず、このケーブルの分だけCPU9の
動作と比べて、時間的な遅れが生じ、このため、ユーザ
システムにCPU9を挿入した時には動作しても、PO
Dのプローブ10を接続した時に動作しない可能性があ
る。このため、ユーザシステムのバグによって動作しな
いのか、前記の時間遅れによるものかを区別するために
、ユーザシステムにCPU9を挿入した時の動作とPO
Dのプローブ10とを接続した時の動作を比較する必要
がある。
When emulating using an in-circuit emulator, the length of the cable between the user system and the bot cannot be ignored, and this cable causes a time delay compared to the operation of the CPU 9. For this reason, even if the CPU9 operates when inserted into the user system, the PO
There is a possibility that it will not work when the probe 10 of D is connected. Therefore, in order to distinguish whether it does not work due to a bug in the user system or the time delay mentioned above, we will compare the operation when the CPU 9 is inserted into the user system and the PO
It is necessary to compare the operation when the probe 10 of D is connected.

従来ユーザシステムのCPU用ソケットINこ、CPU
9を挿入した時のユーザシステムの動作ト、PODのプ
ローグ10を接続しfr−時の動作りを比較する場合、
第4図のようにCP U 9と、P ODのプローブ1
0とをユ・−ザシステムのソケット114こ差し変えて
比較(−でいた。
Conventional user system CPU socket IN
When comparing the operation of the user system when POD 9 is inserted and the operation when POD prologue 10 is connected,
As shown in Figure 4, CPU 9 and POD probe 1
0 and the socket 114 of the user system was replaced (it was negative).

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

前述した従来のプロ・−ブを用いたインザーキットエミ
コレータは、ユーザシステムのCP U用ソケット11
.C,PU9を接続した時の動作と、PODのプローブ
10を接続した時の動作上を比較する際、CPU9とP
ODのプローブ10とをユーザシステムのソケットII
Jこいちいち差し換えなければならず、この差1〜換え
の回数が多いと、CPU9 、及びプローブ10のビン
を破損することが多く、信頼性の低下を1ね〈欠点があ
った。
The inser kit emulator using the conventional probe described above is installed in the CPU socket 11 of the user system.
.. When comparing the operation when C, PU 9 is connected and the operation when POD probe 10 is connected, CPU 9 and P
OD probe 10 and user system socket II
J has to be replaced every time, and if the number of replacements is large, the CPU 9 and the probe 10 bottle are often damaged, resulting in a decrease in reliability.

本発明の目的は、前1[シ欠点が解決され、信頼性低下
を防ぎ、交換工数の削減を計ったマイクロコンピュータ
開発支援装置を提供することにある。
An object of the present invention is to provide a microcomputer development support device that solves the drawbacks mentioned above, prevents a decrease in reliability, and reduces the number of man-hours required for replacement.

〔課題を解決するための手段〕[Means to solve the problem]

本発明のマイクロコンビエータ開発支援装置の構成は、
ユーザシステムのソケットにマイクロプロセツサを接続
するか、インナ・−キット・エミュレ・−夕のプロ・−
ブを接続するかを選択する切り替え手段をプローブに備
えたことを特徴とする。
The configuration of the micro combinator development support device of the present invention is as follows:
Connect the microprocessor to the socket of the user system, or use the inner kit emulator
The probe is characterized in that the probe is equipped with a switching means for selecting whether to connect the probe or not.

〔実施例〕〔Example〕

次に本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.

第1図は本発明の第1の実施例のマイクロコンビ、−夕
開発支援装置を示す回路図である。第1図メこおいて、
本第1の実施例の装置では、2人力ANDゲート2個と
ORゲート1個とからなる切り換え手段1は、CPUと
PODとのうちどちらをユ・−ザシステムに接続するか
を選択し、この切り換え手段1を切り換えるだめの入力
信号2がインバータを介して印加され、CPU、:PO
DO内ユーザシステムに接続されていない方をホールド
状態1こするためのOR素子3と、CP Uを挿入する
ためのI Cソケット4とユーザシステムに接続するた
めの10−ブビン5と、PODとマイクロコンピュータ
開発支援装置とを接続するだめのコネクタ6とを含み、
構成される。さらに、ホールド時にハイ・インピーダン
スにならないCPUから出力信号20と、ホールド時−
こハイ・インピーダンスにならないPODからの出力信
号21と、ホールド時にハイ・インピーダンス(こなる
CPtJ及びI’ ODからの出力イJ号22と、CF
’U及びPODへの入力色ち・23と、CPU及びPO
Dのデータ信号24と、CP Uかもの出力信号をプロ
ーグビン5#こ接続妊せるため’−) 4g号25とP
ODからの出力信号をプローブビン5に接続さゼるため
の信号26と、CPUあるいはPODのうちプローブビ
ン51こ接続されていない側をホールド状態にするため
の信号27.29と、CPU(!:PODとの両方をホ
・−ルド状態ζこするための信号28と、CP[J/P
ODO号2を入力として切り換え手段1をコントロ・−
ルするための論理回路30とが示されている。
FIG. 1 is a circuit diagram showing a microcombination development support device according to a first embodiment of the present invention. Referring to Figure 1,
In the device of the first embodiment, a switching means 1 consisting of two two-man-powered AND gates and one OR gate selects which of the CPU and POD is connected to the user system; An input signal 2 for switching this switching means 1 is applied via an inverter to the CPU, :PO
An OR element 3 for holding the side not connected to the user system in the DO, an IC socket 4 for inserting the CPU, a 10-bubin 5 for connecting to the user system, and a POD. It includes a connector 6 for connecting to a microcomputer development support device,
configured. Furthermore, the output signal 20 from the CPU, which does not become high impedance during hold, and the -
The output signal 21 from POD that does not become high impedance, the output signal 22 from CPtJ and I'OD that becomes high impedance during hold, and the output signal 22 from CPtJ and I'OD, CF
'Input to U and POD 23, CPU and POD
In order to connect the data signal 24 of D and the output signal of the CPU to the probe bin 5#-) 4g No. 25 and P
A signal 26 for connecting the output signal from the OD to the probe bin 5, a signal 27, 29 for placing the side of the CPU or POD that is not connected to the probe bin 51 in a hold state, and a CPU (! : Signal 28 for holding both POD and CP[J/P
The switching means 1 is controlled by using ODO No. 2 as input.
A logic circuit 30 is shown for inputting the data.

ここで、切り俣え手段1は、CPUかP ODかを選択
する入力(以下CP U / P ODと呼ぶ)である
入力信号2によって切り換わる。すなわち、入力(CP
U/1)OD)信号2がH”の時、切り換え手段1の論
理回路のマイクロプロセッサ用ICソケクト4側に接続
されているAND素子の一方の人力がアクティブとなり
、ICソケット4からの入力がアクティブとなると、ユ
ーザシステムの出力がアクティブとなる。すなわち、I
Cソケット4とプローブビン5が接続されたことになる
のである。次に、入力信号2が、@L″の時、切り換え
手段1のPOD用コネクタ6に接続されているAND素
子の一方の入力がアクティブきなり、この時POD用コ
ネクタ6からの入力がアクティブとなると、ユーザシス
テムへの出力がアクティブとなる。すなわち、POD用
コネクタ6とプローブビン5が接続されたことζこなる
。ただし、この切り換え手段1の1源は、POD側から
供給するものとする。
Here, the switching means 1 is switched by an input signal 2 which is an input for selecting CPU or POD (hereinafter referred to as CPU/POD). That is, the input (CP
When the U/1) OD) signal 2 is "H", one of the AND elements connected to the microprocessor IC socket 4 side of the logic circuit of the switching means 1 becomes active, and the input from the IC socket 4 becomes active. When active, the output of the user system becomes active, i.e. I
This means that the C socket 4 and the probe bin 5 are connected. Next, when the input signal 2 is @L'', one input of the AND element connected to the POD connector 6 of the switching means 1 becomes active, and at this time, when the input from the POD connector 6 becomes active. , the output to the user system becomes active. That is, this means that the POD connector 6 and the probe bin 5 are connected. However, it is assumed that one source of this switching means 1 is supplied from the POD side.

次に、OR素子3は、CI’UとPODとのうちユーザ
システムtこ接続されていない側をホールド状態fこす
るだめの素子である。即ち、入力信号2力げH”のとき
、ICソケット4側がユーザシステムに接続されており
、OR素子3のうちPOD側コネクタ61こ接続されて
いるOR素子3の一方の入力がアクティブとなり、PO
Dはホールド状態になる。また入力信号2が”L“のと
き、POD側コネクタがユーザシステムに接続されてお
り、OR素子3のうちICソケット4に接続されている
OR素子3の一方の入力がアクティブとなり、CPUは
ホールド状態Iこなる。
Next, OR element 3 is an element that is used to put the side of CI'U and POD that is not connected to the user system into a hold state. That is, when the input signal 2 is high, the IC socket 4 side is connected to the user system, and one input of the OR element 3 connected to the POD side connector 61 of the OR element 3 becomes active, and the PO
D goes into a hold state. Furthermore, when the input signal 2 is "L", the POD side connector is connected to the user system, one input of the OR element 3 connected to the IC socket 4 becomes active, and the CPU is held. State I.

このようにCPUとPODとのうち接続されていない側
がホールド状態となることにより、ホールド時にハイ・
インピーダンス状態となる出力端子Iこついては、切り
換え手段1の論理回路は不要であり、また入力端子につ
いてはホールド状態のCPUやPODIこ入力が入って
も動作せず、また破壊の心配もないことから、切り換え
手段1は不要であるので実際に切り換え手段1が必要な
のは、ホールド時にハイ・インピーダンス状態にならな
い出力端子のみである。但し、ホールドを解除する時、
CPUやPODは、ホールド前の状態を保持しているた
め、初期状態から開始したい時は、−度リセットする必
要がある。
In this way, the unconnected side of the CPU and POD enters the hold state, so that the high
Regarding the output terminal I which is in an impedance state, the logic circuit of the switching means 1 is unnecessary, and the input terminal does not operate even if the CPU or PODI input is in the hold state, and there is no risk of damage. Since the switching means 1 is not necessary, the switching means 1 is actually required only for the output terminals that do not go into a high impedance state during hold. However, when releasing the hold,
Since the CPU and POD hold the state before being held, if you want to start from the initial state, you need to reset it by -degrees.

本実施例は、ユーザシステムのCPU用ソケット4上で
CPUとPODのプローブとを取り換えようとするとき
、CPUとPODのプローブをわざわざ差し換えること
なく、切り換え手段1の切り換えのみで、CPUとPO
Dのプローブの交換ができ、これによってCPUとプロ
ーブのピン5を破損する確率が大きく下がり、信頼性を
向上させることができ、また交換工数も削減できる。
In this embodiment, when the CPU and POD probes are to be replaced on the CPU socket 4 of the user system, the CPU and POD probes can be replaced only by switching the switching means 1 without taking the trouble of replacing the CPU and POD probes.
The probe D can be replaced, thereby greatly reducing the probability of damaging the CPU and pin 5 of the probe, improving reliability, and reducing the number of man-hours required for replacement.

第2図は本発明の第2の実施例のマイクロコンビエータ
開発支援装置の回路図である。第2図において、本絹2
の実施例は、前記第1の実施例の論理回路(こよる切り
換え手段1を機械的な切り換え手段8に置き換えたもの
である。この場合、第1の実施例のような切り換え手段
1を切り換えるだめの電源は不要であり、回路は簡単に
なるという利点がある。
FIG. 2 is a circuit diagram of a micro combinator development support device according to a second embodiment of the present invention. In Figure 2, real silk 2
In this embodiment, the logic circuit (switching means 1) of the first embodiment is replaced with a mechanical switching means 8. In this case, the switching means 1 as in the first embodiment is replaced with a mechanical switching means 8. This has the advantage of not requiring a secondary power supply and simplifying the circuit.

しかし、このような機械式の切り換え手段8の場合、切
り換えの瞬間に大電流が発生することがあり、これがC
PUに流れ込むと破壊する恐れがある。このためスイッ
チを切り換える際には、ユーザシステムの電源を切る必
要がある。この他、CPU・ICソケット4.プローブ
・ピン5.コネクタ6は、第1の実施例と同様である。
However, in the case of such a mechanical switching means 8, a large current may be generated at the moment of switching, and this
If it flows into the PU, it may destroy it. Therefore, when changing the switch, it is necessary to turn off the power to the user system. In addition, CPU/IC socket 4. Probe pin 5. The connector 6 is similar to the first embodiment.

また第1の実施例のように、CPUとPODとのうち、
接続されていない方をホールド状態にするような回路を
持たないので、全ての端子を切り換え手段8に接続する
必要がある。
Also, as in the first embodiment, between the CPU and POD,
Since it does not have a circuit to hold the unconnected terminals, it is necessary to connect all the terminals to the switching means 8.

第3図は第1図の実施例の効果を説明する斜視図である
。図1こおいて、マイクロコンピュータ支援1t13は
、ユーザシステムにCPUを接続するかPODを接続す
るかを選択する選択装置14を備え、ユーザシステムの
CPUボード12上のソケッ)INこ接続されて使用さ
れ、選択装置14を切り換えることにより、第1図の入
力信号2が変化する。また、ケーブル15は、マイクロ
コンピュータ開発支挺装置13とPODとを接続するた
めのものである。
FIG. 3 is a perspective view illustrating the effect of the embodiment shown in FIG. 1. In FIG. 1, the microcomputer support 1t13 is equipped with a selection device 14 for selecting whether to connect a CPU or a POD to the user system, and is used when connected to a socket on the CPU board 12 of the user system. By switching the selection device 14, the input signal 2 in FIG. 1 changes. Further, the cable 15 is for connecting the microcomputer development supporting device 13 and the POD.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明は、従来のプローブを切り
換え手段及びCPUを有するマイクロコンピュータ開発
支援装置に交換することによって、ユーザシステムのC
PU用ICソケットにCPUを挿入した時の動作と、P
ODを接続した時の動作とを比較する際、従来第3図の
ように、CPUとPODのプローブをニーザクステムの
CPU用ICソケッ11こ差し換えて比較していたもの
が、第4図のように切り換え手段の切り換えのみで比較
を行なうことができるので、CPU及びPODのプロー
ブのピンを破損するのを防ぐことができる効果がある。
As explained above, the present invention provides a user system with a C
The operation when a CPU is inserted into the PU IC socket and the P
When comparing the operation when the OD is connected, conventionally, as shown in Figure 3, the probes for the CPU and POD were replaced with 11 Nyzax stem CPU IC sockets, but as shown in Figure 4. Since the comparison can be made only by switching the switching means, it is possible to prevent damage to the probe pins of the CPU and POD.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の第1の実施例のマイクロコンビエータ
開発支援装置の回路図、第2図は本発明の第2の実施例
のマイクロコンビエータ開発支援装置の回路図、第3図
は1lC1図の使用時の斜視図、第4図は従来のプロー
ブを使用してユーザシステムにCPUを挿入した時の動
作とPODを接続した時の動作とを比較して示した斜視
図である。 1・・−・・・切り換え手段用論理回路、3・・・・・
・ホールド信号の処理用OR素子、4・・・・・・CP
U用ICソケラト、5・・・・・・ユ・−サシステム接
続用プローブビン、G・・・・・・インサーキットeエ
ミ、レータのボッド接続用コネクタ、8・・・・・・機
械的な切り俟え手段、9・・・・・・マイクロプロセツ
サ(CP(J)、10・・・・・・インサ・−ギットエ
ミュレータのグロ・−ブ、11・・・・・・CPU用I
Cソケット、12・・・・−・ユーザシスチームのCP
Uボード、13・・・・・・マイクロコンピュータ開発
支援装置、14・・・・・・切り換え手段、15・・・
・・・ボッド・プローブ接続ケーブル、2,20.乃至
29・・・・・・信号、30・・・・・・論理回路。 代理人 弁理士   内 原   晋 第4
FIG. 1 is a circuit diagram of a micro combinator development support device according to a first embodiment of the present invention, FIG. 2 is a circuit diagram of a micro combinator development support device according to a second embodiment of the present invention, and FIG. 11C1 is a perspective view when in use, and FIG. 4 is a perspective view comparing the operation when a CPU is inserted into a user system using a conventional probe and the operation when a POD is connected. 1...--Logic circuit for switching means, 3...
・OR element for processing hold signal, 4...CP
IC socket for U, 5... Probe bin for connecting the user system, G... In-circuit e emitter, connector for connecting the controller to the bonnet, 8... Mechanical Cutting means, 9...Microprocessor (CP(J), 10...Inser-git emulator globe, 11...I for CPU
C socket, 12... CP of user system team
U board, 13...Microcomputer development support device, 14...Switching means, 15...
...Bod/probe connection cable, 2,20. to 29...signal, 30...logic circuit. Agent Patent Attorney Susumu Uchihara 4th

Claims (1)

【特許請求の範囲】[Claims] ユーザシステムのソケットにマイクロプロセッサを接続
するか、インサーキット・エミュレータのプローブを接
続するかを選択する切り替え手段をプローブに備えたこ
とを特徴とするマイクロコンピュータ開発支援装置。
A microcomputer development support device characterized in that the probe is equipped with a switching means for selecting whether to connect a microprocessor to a socket of a user system or a probe of an in-circuit emulator.
JP1072524A 1989-03-24 1989-03-24 Microcomputer development supporting device Pending JPH02252030A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1072524A JPH02252030A (en) 1989-03-24 1989-03-24 Microcomputer development supporting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1072524A JPH02252030A (en) 1989-03-24 1989-03-24 Microcomputer development supporting device

Publications (1)

Publication Number Publication Date
JPH02252030A true JPH02252030A (en) 1990-10-09

Family

ID=13491807

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1072524A Pending JPH02252030A (en) 1989-03-24 1989-03-24 Microcomputer development supporting device

Country Status (1)

Country Link
JP (1) JPH02252030A (en)

Similar Documents

Publication Publication Date Title
US5210855A (en) System for computer peripheral bus for allowing hot extraction on insertion without disrupting adjacent devices
KR20060094376A (en) Smart card and method for controlling the mixed mode thereof
TW200820610A (en) Multi-threshold reset circuit
CN100389397C (en) Device for mater board BIOS restoration
JPH0756662A (en) Docking terminal for portable computer
JPH02181677A (en) Test mode switching system for lsi
JPH02252030A (en) Microcomputer development supporting device
CN111488161B (en) BIOS upgrading system
CN113721744A (en) Mainboard and signal connection system thereof
CN215181881U (en) Recording backflow prevention circuit, circuit board and electronic equipment
CN217847113U (en) Device for realizing BIOS fault recovery
CN214175083U (en) CPLD firmware upgrading system
JP3039178B2 (en) Hot-line desorption of electronic circuit components
KR100263510B1 (en) Signal line interface for hot docking
JPH03158938A (en) Switching device for rom and ram of electronic apparatus
JPS59192981A (en) Ic socket adapter
JPH0325588A (en) Electronic circuit module
JP3137089B2 (en) Microcomputer
CN115097900A (en) Clock output configuration device and method
JPH04186411A (en) Active loading/unloading control system
CN115954039A (en) Memory chip testing equipment, method and related device
JPS5948401B2 (en) Sequence control device
KR19980067524A (en) Microcontroller Development System
JPH04238278A (en) Semi-conductor device
JPS6318445A (en) Device for supporting development of microcomputer