JPH02248129A - Timing correcting system - Google Patents
Timing correcting systemInfo
- Publication number
- JPH02248129A JPH02248129A JP1068740A JP6874089A JPH02248129A JP H02248129 A JPH02248129 A JP H02248129A JP 1068740 A JP1068740 A JP 1068740A JP 6874089 A JP6874089 A JP 6874089A JP H02248129 A JPH02248129 A JP H02248129A
- Authority
- JP
- Japan
- Prior art keywords
- modem
- signal
- cable
- timing
- delay time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 claims abstract description 34
- 230000005540 biological transmission Effects 0.000 claims abstract description 16
- 238000005070 sampling Methods 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 10
- 238000004891 communication Methods 0.000 claims description 8
- 230000003111 delayed effect Effects 0.000 claims description 8
- 230000001629 suppression Effects 0.000 abstract description 2
- 101100476924 Caenorhabditis elegans sdc-1 gene Proteins 0.000 abstract 1
- 101001090150 Equus caballus Sperm histone P2a Proteins 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 3
- 101100458210 Amanita bisporigera MSD3 gene Proteins 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はタイミング補正方式に関し、特にデータ通信シ
ステムにおける変復調装置(以下、「モデムjという)
と、分岐装置(以下、rMsDJという)およびデータ
端末装置(以下、rDTElともいう)間に設置された
モデムインタフェース信号である送信信号エレメントタ
イミング信号(以下、rST2信号」という)と送信デ
ータとのタイミング補正を行うに好適なタイミング補正
方式に関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a timing correction method, and particularly to a modem device (hereinafter referred to as "modem j") in a data communication system.
The timing between the transmission signal element timing signal (hereinafter referred to as "rST2 signal"), which is a modem interface signal installed between the branching device (hereinafter referred to as rMsDJ) and the data terminal equipment (hereinafter also referred to as rDTEl), and the transmitted data. The present invention relates to a timing correction method suitable for performing correction.
従来の一般的なデータ通信システムでは、例えば、特開
昭62−90059号公報に開示されているように、J
I S C−6361規格に従い、モデムと通信制
御装置およびデータ端末装置とのインタフェースに準拠
して、モデムにおいてデータ端末装置からの送信データ
を、前記ST2信号によってサンプリングしていたため
、前述のモデムに接続されたケーブル、MSDおよびD
TEの遅延時間により、ST2信号と送信データとのタ
イミングがくずれないように、ケーブルの長さを制限す
る必要があった。これは、伝送速度が高くなると、特に
重要なものであった。In conventional general data communication systems, for example, as disclosed in Japanese Patent Application Laid-Open No. 62-90059,
According to the ISC-6361 standard, the data transmitted from the data terminal device was sampled by the ST2 signal in the modem in accordance with the interface between the modem and the communication control device and the data terminal device, so it was not connected to the modem mentioned above. cables, MSD and D
It was necessary to limit the length of the cable so that the timing between the ST2 signal and the transmitted data would not be disrupted due to the TE delay time. This was especially important as transmission speeds increased.
以下、これについて、図面を用いて詳細に説明する。This will be explained in detail below using the drawings.
第5図は、ホスト1から同期モデム2および専用回線7
を介してMSD3に接続され、MSD3からCHIとC
H2にDTE4が接続されている構成のデータ通信シス
テムを示している。FIG. 5 shows host 1 to synchronous modem 2 and dedicated line 7.
from MSD3 to CHI and C
This shows a data communication system in which a DTE4 is connected to an H2.
上述の如き同期モデム2とMSD3とDTE4の接続に
おいて、同期モデム2のa点のST2信号を5T2a、
DTE4の0点のST2信号を5T2eとした場合、D
TE4は5T2eに同期して送信データSDeを送信し
、MSD3を介して同期モデム2にDTE4からの送信
データが受信データRDとして受信され、5T2aのO
NからOFFのタイミングで受信データをサンプリング
してデータを判別している。In the connection of the synchronous modem 2, MSD 3, and DTE 4 as described above, the ST2 signal at point a of the synchronous modem 2 is connected to 5T2a,
If the ST2 signal at the 0 point of DTE4 is 5T2e, D
TE4 transmits transmission data SDe in synchronization with 5T2e, and the transmission data from DTE4 is received as reception data RD by synchronous modem 2 via MSD3, and O of 5T2a is sent.
The data is determined by sampling the received data at the timing from N to OFF.
この場合、第6図からも理解される如く、モデムケーブ
ル遅延時間td□、MSD遅延時間t d2゜DTEケ
ーブル遅延時間td3およびDTE遅延時間td、の合
計
T2=2(td1+td2+td3)+td4がT1/
2より大きくなると受信データ判別を誤るため、EIA
(アメリカ電子工業会)規格R8334では、同期モデ
ム2のa点でのST2信号のONからOFFのタイミン
グと受信データの確定条件を、T1の25%以上確保す
るように規定されている。In this case, as can be understood from FIG. 6, the sum of modem cable delay time td□, MSD delay time td2゜DTE cable delay time td3, and DTE delay time td is T2=2(td1+td2+td3)+td4, which is T1/
If it is larger than 2, the received data will be judged incorrectly, so EIA
(Electronic Industries Association of America) standard R8334 stipulates that the timing from ON to OFF of the ST2 signal at point a of the synchronous modem 2 and the conditions for determining the received data are to be maintained at 25% or more of T1.
上記従来技術においては、ST2信号と送信データのタ
イミングずれをケーブル長を制限することによって防止
していたため、ケーブルの長さを伸ばす点については配
慮されておらず、モデムケーブルおよびDTEケーブル
を伸ばせないという重大な問題があった。In the above conventional technology, the timing shift between the ST2 signal and the transmitted data was prevented by limiting the cable length, so no consideration was given to extending the cable length, and the modem cable and DTE cable could not be extended. There was a serious problem.
本発明は上記事情に鑑みてなされたもので、その目的と
するところは、従来の技術における上述の如き問題を解
消し、ST2信号と送信データとのタイミングを補正し
て、モデムケーブルとDTEケーブルを延長可能とする
タイミング補正方式を提供することにある。The present invention has been made in view of the above circumstances, and its purpose is to solve the above-mentioned problems in the conventional technology, correct the timing of the ST2 signal and the transmitted data, and correct the timing between the modem cable and the DTE cable. The object of the present invention is to provide a timing correction method that enables extension of the timing.
本発明の上記目的は、モデムとデータ端末装置、および
前記モデムとデータ端末装置との間に設置され、モデム
インタフェース信号を直流分岐し、分岐側にデータ端末
装置を接続可能としたMSDを有するデータ通信システ
ムにおいて、前記MSD内に遅延手段を設け、前記モデ
ムからのST2信号を前記データ端末装置にそのまま送
信し、方、前記データ端末装置から前記ST2信号に同
期して送信された送信データを、荊記ST2信号を前記
MSD内の遅延手段により一定時間遅延させた信号によ
りサンプリングした後、前記ST2信号により同期化し
て前記モデムに送信データとして送信することを特徴と
するタイミング補正方式、または、モデムとデータ端末
装置、および前記モデムとデータ端末装置との間に設置
され、モデムインタフェース信号を直流分岐し、分岐側
にデータ端末装置を接続可能としたMSDを有するデー
タ通信システムにおいて、前記モデム内に遅延手段を設
け、前記モデムからのST2信号を前記データ端末装置
にそのまま送信し、一方、前記データ端末装置から前記
ST2信号に同期して送信された送信データを、前記S
T2信号を前記モデム内の遅延手段により一定時間遅延
させた信号によりサンプリングすることを特徴とする特
許ング補正方式によって達成される。The above-mentioned object of the present invention is to provide a data terminal including a modem and a data terminal device, and an MSD installed between the modem and the data terminal device, which branches a modem interface signal into DC and connects the data terminal device to the branch side. In the communication system, a delay means is provided in the MSD to transmit the ST2 signal from the modem to the data terminal device as it is, and transmit data transmitted from the data terminal device in synchronization with the ST2 signal. A timing correction method or modem characterized in that the ST2 signal is sampled by a signal delayed for a certain period of time by a delay means in the MSD, and then synchronized with the ST2 signal and transmitted as transmission data to the modem. and a data terminal device, and an MSD that is installed between the modem and the data terminal device, branches the modem interface signal into a DC branch, and connects the data terminal device to the branch side. A delay means is provided to transmit the ST2 signal from the modem to the data terminal device as is, while transmitting data transmitted from the data terminal device in synchronization with the ST2 signal to the ST2 signal from the modem.
This is achieved by a patented correction method characterized in that the T2 signal is sampled using a signal delayed for a certain period of time by a delay means within the modem.
本°発明に係る第一のタイミング補正方式においては、
MSDにおいてモデムからのST2信号を一定時間遅延
させ、DTEからのST2信号に同期した送信データを
サンプリングし、モデムからのST2信号に同期してモ
デムに送信するようにしたため、MSDとDTE、モデ
ムとMSDのケーブルによる遅延時間を補正できるよう
になり、MSDとDTE間のDTEケーブル、モデムと
MSD間のモデムケーブルを十分長くすることが可能に
なる。In the first timing correction method according to the present invention,
The MSD delays the ST2 signal from the modem for a certain period of time, samples the transmission data synchronized with the ST2 signal from the DTE, and transmits it to the modem in synchronization with the ST2 signal from the modem. It becomes possible to correct the delay time caused by the MSD cable, and it becomes possible to make the DTE cable between the MSD and the DTE and the modem cable between the modem and the MSD sufficiently long.
また、本発明に係る第二のタイミング補正方式において
も、モデムにおいてST2信号を一定時間遅延させ、D
TEからのST2信号に同期した送信データをサンプリ
ングするようにしたため、MSDとDTE、モデムとM
SDのケーブルによる遅延時間を補正できるようになり
、MSDとDTE間のDTEケーブル、モデムとMSD
間のモデムケーブルを十分長くすることが可能になる。Also, in the second timing correction method according to the present invention, the ST2 signal is delayed for a certain period of time in the modem, and the
Since the transmitted data is sampled in synchronization with the ST2 signal from the TE, MSD and DTE, modem and M
It is now possible to correct the delay time caused by the SD cable, and the DTE cable between the MSD and DTE, the modem and the MSD
This allows the modem cable between the two to be sufficiently long.
以下、本発明の実施例を図面に基づいて詳細に説明する
。Embodiments of the present invention will be described in detail below with reference to the drawings.
第1図は、本発明の一実施例であり、MSDにおいてタ
イミングをとるようにした場合のブロック構成図、第2
図はその動作を示すタイムチャートである。第1図にお
いて、2aおよび4aは、それぞれ、前述の同期モデム
2およびDTE4のうち本実施例の動作説明に必要な部
分のみを取出した主要部を示しており、30は本実施例
の特徴部分であるMSDの主要部を示している。FIG. 1 shows one embodiment of the present invention, and is a block configuration diagram when timing is determined in the MSD.
The figure is a time chart showing the operation. In FIG. 1, 2a and 4a indicate the main parts of the synchronous modem 2 and DTE 4, respectively, from which only the parts necessary for explaining the operation of this embodiment are extracted, and 30 is a characteristic part of this embodiment. This shows the main parts of the MSD.
上記同期モデム主要部2a(以下、単に「同期モデム2
aJという)内には、クロック源11.ドライバ12.
サンプリング回路13.レシーバ14が備えられており
、DTE主要部4a(以下、単にrDTE4aJという
)内には、レシーバ22.ドライバ23゜ノイズサプレ
ス回路24.同期回路25が、また、MSD主要部30
内には、レシーバ15および18.ドライバ16および
17.遅延回路19.同期回路20.サンプリング回路
21が備えられている。The main part of the synchronous modem 2a (hereinafter simply referred to as "synchronous modem 2")
clock source 11.aJ). Driver 12.
Sampling circuit 13. A receiver 14 is provided within the DTE main section 4a (hereinafter simply referred to as rDTE4aJ). Driver 23° noise suppressor circuit 24. The synchronization circuit 25 also connects the MSD main section 30
Inside are receivers 15 and 18. Drivers 16 and 17. Delay circuit 19. Synchronous circuit 20. A sampling circuit 21 is provided.
本実施例の動作の概要は、以下の通りである。An outline of the operation of this embodiment is as follows.
まず、同期モデム2aは、クロック源11からドライバ
12を介してST2信号を5T2aとして出力するとと
もに、受信データRDをレシーバ14により受信し、ク
ロック源11のONからOFF時に、サンプリング回路
13において受信データの判別を行う。First, the synchronous modem 2a outputs the ST2 signal as 5T2a from the clock source 11 via the driver 12, receives the received data RD by the receiver 14, and when the clock source 11 turns from ON to OFF, the received data is sent to the sampling circuit 13. Make a determination.
MSD30は、同期モデム2aから出力されるST2信
号(ST2a)をレシーバ15により5T2cとして受
信し、ドライバ17から出力するとともに、DTE4a
からの送信データSDをレシーバ18により受信した5
Dclを、前述の5T2aを遅延回路19により一定時
間遅延遅延させたS TutのONからOFFのタイミ
ングでサンプリング回路21にてサンプリングした信号
5Dc2を、同期回路20において5T2cのOFFか
らONのタイミングで同期させた信号5Dc3を、ドラ
イバ16から同期モデム2aに送信する。The MSD 30 receives the ST2 signal (ST2a) output from the synchronous modem 2a as 5T2c by the receiver 15, outputs it from the driver 17, and also outputs it from the DTE 4a.
5, the receiver 18 receives the transmission data SD from
The signal 5Dc2, which is sampled by the sampling circuit 21 at the timing from ON to OFF of S Tut, which is obtained by delaying Dcl by a certain period of time from the aforementioned 5T2a by the delay circuit 19, is synchronized by the synchronization circuit 20 at the timing from OFF to ON of 5T2c. The resulting signal 5Dc3 is transmitted from the driver 16 to the synchronous modem 2a.
また、DTE4aにおいては、MSD30からのST2
信号(ST2c)を、レシーバ22で受信し、ノイズサ
プレス回路24を通した同期信号のOFFからONのタ
イミングで同期回路25により同期させて、ドライバ2
3を介してSDとしてMSD30に送信する。In addition, in DTE4a, ST2 from MSD30
The signal (ST2c) is received by the receiver 22, synchronized by the synchronization circuit 25 at the timing of the synchronization signal passing through the noise suppressor circuit 24 from OFF to ON, and then sent to the driver 2.
3 to the MSD 30 as SD.
以下、第2図に示した上記実施例の動作タイミングチャ
ートを用いて詳細に説明する。Hereinafter, a detailed explanation will be given using the operation timing chart of the above embodiment shown in FIG.
同期モデム2aのa点から出力されたST信号5T2a
は、MSD30の0点では、モデムケーブル5の遅延時
間tabと、MSD30のレシーバ15の遅延時間tb
cが5T2cのタイミングとなり、D T E4aのe
点では、MSD30のドライバ17の遅延時間tcdと
、DTEケーブル6の遅延時間tdeが5Theのタイ
ミングとなる。ST signal 5T2a output from point a of synchronous modem 2a
is the delay time tab of the modem cable 5 and the delay time tb of the receiver 15 of the MSD30 at the 0 point of the MSD30.
c becomes the timing of 5T2c, and e of D T E4a
At this point, the delay time tcd of the driver 17 of the MSD 30 and the delay time tde of the DTE cable 6 are at a timing of 5The.
また、DTE4aからの送信データSDeは、レシーバ
22.ノイズサプレス回路24.ドライバ23の遅延時
間tf分遅れて出力され、更に、DTEケーブル6の遅
延時間tdeとMSD30のレシーバ18のtdcの遅
延時間分遅れたタイミングが、5Dc1となる。Further, the transmission data SDe from the DTE 4a is transmitted to the receiver 22. Noise suppression circuit 24. The timing at which the output is delayed by the delay time tf of the driver 23 and further delayed by the delay time tde of the DTE cable 6 and the delay time tdc of the receiver 18 of the MSD 30 is 5Dc1.
一方、遅延回路19による遅延時間td分遅れたSTl
のONからOFFにサンプリングしてタイミングを補正
した5Dc2が得られるが、この5Dc2は、DTEケ
ーブル6の長さによる遅延時間tdによって吸収できる
ため、DTEケーブル6の長さによる遅延時間tdeは
、
(t cd+2 t de+ t f+ t dc
−t d)<0.25T 1より、
となり、上式を満足する範囲内で、DTEケーブル6を
伸ばすことができる。On the other hand, STl delayed by the delay time td by the delay circuit 19
5Dc2 is obtained by sampling from ON to OFF and correcting the timing. Since this 5Dc2 can be absorbed by the delay time td due to the length of the DTE cable 6, the delay time tde due to the length of the DTE cable 6 is ( t cd+2 t de+ t f+ t dc
-t d)<0.25T From 1, the DTE cable 6 can be stretched within the range that satisfies the above formula.
次に、上記5Dc2は、同期回路20のタイミング信号
5T2cにより同期化して、5Dc3のタイミングを出
力し、同期モデム2aの受信データRDとして送信する
。この場合、モデムケーブル5による許容遅延時間ta
bは、
(tbc+2tab+ tab)<0.25T 1より
、
(0,25T 1−(t bc+ t cb))t a
b<
となり、上式を満足する範囲内で、モデムケーブル5を
伸ばすことができる。Next, the 5Dc2 is synchronized by the timing signal 5T2c of the synchronization circuit 20, outputs the timing of the 5Dc3, and transmits it as the reception data RD of the synchronous modem 2a. In this case, the allowable delay time ta due to the modem cable 5
From (tbc+2tab+tab)<0.25T 1, b is (0,25T 1-(t bc+ t cb)) t a
b<, and the modem cable 5 can be extended within the range that satisfies the above equation.
上記実施例によれば、M S l)において、同期モデ
ムからのST2信号を遅延させた信号と、DTEケーブ
ルによる遅延時間とを相殺できるので、DTEケーブル
の長さを伸ばすことができる効果がある。また、−旦、
MSDにおいて同期モデムからのST2により同期回路
で同期させるため、モデムケーブルの長さを伸ばすこと
もできる効果がある。According to the above embodiment, in M S l), the signal obtained by delaying the ST2 signal from the synchronous modem and the delay time due to the DTE cable can be offset, so there is an effect that the length of the DTE cable can be extended. . Also, -dan,
Since the MSD uses ST2 from the synchronous modem to perform synchronization using the synchronous circuit, there is an advantage that the length of the modem cable can be extended.
第3図は、本発明の他の実施例を示すものであり、同期
モデムにおいてタイミングをとるようにした場合のブロ
ック構成図、第4図はその動作を示すタイムチャー1〜
である。第3図において、3aおよび4aは、それぞれ
、前述のMSD3およびDTE4のうち本実施例の動作
説明に必要な部分のみを取出した主要部を示しており、
60は本実施例の特徴部分である同期モデムの主要部を
示している。FIG. 3 shows another embodiment of the present invention, and is a block diagram in which timing is determined in a synchronous modem, and FIG. 4 shows time charts 1 to 1 showing its operation.
It is. In FIG. 3, 3a and 4a respectively indicate the main parts of the above-mentioned MSD 3 and DTE 4, from which only the parts necessary for explaining the operation of this embodiment are extracted.
Reference numeral 60 indicates the main part of the synchronous modem, which is a characteristic part of this embodiment.
上述の同期モデム60内には、前述のクロック源11、
ドライバ12.サンプリング回路13.レシーバ14の
他に遅延回路65が備えられている。なお、MSD主要
部3a(以下、単にrMSD3aJという)内には、レ
シーバ15および18.ドライバ16および17が、D
TE4a内には、レシーバ22.ドライバ23、ノイズ
サプレス回路24.同期回路25が、それぞれ備えられ
ている。In the above-mentioned synchronous modem 60, the above-mentioned clock source 11,
Driver 12. Sampling circuit 13. In addition to the receiver 14, a delay circuit 65 is provided. Note that the MSD main section 3a (hereinafter simply referred to as rMSD 3aJ) includes receivers 15, 18. The drivers 16 and 17 are D
In the TE 4a, there is a receiver 22. Driver 23, noise suppressor circuit 24. A synchronization circuit 25 is provided respectively.
本実施例は、同期モデム60のサンプリング回路13に
おいて、受信データをクロック源11を遅延回路65に
よって定定時間遅延させたタイミング信号によりサンプ
リングすることにより、モデムケーブル5とDTEケー
ブル6を伸ばすようにした実施例である。In this embodiment, the modem cable 5 and the DTE cable 6 are extended by sampling the received data in the sampling circuit 13 of the synchronous modem 60 using a timing signal obtained by delaying the clock source 11 by a fixed period of time by the delay circuit 65. This is an example.
第4図のタイミングチャートに示す如く、この場合のモ
デムケーブル5による遅延時間tabとDTEケーブル
による遅延時間tdeの許容遅延時間は、
(tha+2tab+ tbc+ tcd+2tde+
tf十t dc+t cb+ t ah −t d)<
0.25T 1より、
tab十tde
となり、上式を満足する範囲内で、モデムケーブル5と
DTEケーブル6を伸ばすことができる。As shown in the timing chart of FIG. 4, the allowable delay time of the delay time tab due to the modem cable 5 and the delay time tde due to the DTE cable in this case is (tha+2tab+tbc+tcd+2tde+
tf t dc+t cb+ t ah -t d)<
From 0.25T 1, tab + tde is obtained, and the modem cable 5 and DTE cable 6 can be extended within the range that satisfies the above formula.
すなわち、同期モデム60の遅延回路65による遅延時
間td分はモデムケーブル5またはDTEケーブル6を
伸ばすことができる。That is, the modem cable 5 or DTE cable 6 can be extended by the delay time td caused by the delay circuit 65 of the synchronous modem 60.
上記実施例によれば、同期モデムにおいて、ST2信号
を遅延させた信号と、モデムケーブルとDTEケーブル
による遅延時間とを相殺できるので、モデムケーブルも
しくはDTEケーブルの長さを伸ばすことができる効果
がある。According to the above embodiment, in a synchronous modem, the signal obtained by delaying the ST2 signal and the delay time caused by the modem cable and the DTE cable can be offset, so there is an effect that the length of the modem cable or the DTE cable can be extended. .
なお、上記実施例は一例として示したものであり、本発
明はこれに限定されるべきものではないことは言うまで
もない。It should be noted that the above-mentioned embodiment is shown as an example, and it goes without saying that the present invention should not be limited thereto.
以上、詳細に説明した如く、本発明によれば、MSDに
おいて、同期モデムからのST2信号を遅延させた信号
と、DTEケーブルによる遅延時間とを相殺するか、同
期モデムにおいて、ST2信号を遅延させた信号と、モ
デムケーブルとDTEケーブルによる遅延時間とを相殺
するようにして、ST2信号と送信データとのタイミン
グを補正し、モデムケーブルまたはDTEケーブルを延
長可能とするタイミング補正方式を実現できるという顕
著な効果を奏するものである。As described above in detail, according to the present invention, in the MSD, the signal obtained by delaying the ST2 signal from the synchronous modem and the delay time due to the DTE cable are canceled out, or the ST2 signal is delayed in the synchronous modem. This is a significant improvement in that it is possible to realize a timing correction method that allows the timing of the ST2 signal and the transmitted data to be corrected by canceling out the delay time caused by the modem cable and the DTE cable, thereby making it possible to extend the modem cable or DTE cable. This has the following effects.
第1図は本発明の一実施例であるMSDにおいてタイミ
ングをとるようにした場合のブロック構成図、第2図は
その動作を示すタイムチャート、第3図は本発明の他の
実施例である同期モデムにおいてタイミングをとるよう
にした場合のブロック構成図、第4図はその動作を示す
タイムチャート、第5図は従来のデータ通信システムを
示す構成図、第6図はその動作を示すタイムチャートで
ある。
1:ホスト、2.2a:同期モデム、3.3a:MSD
、4.4a:DTE、5:モデムケーブル、6 : D
TEケーブル、7:専用回線、8:ホストケーブル、1
1:クロック源、12,16.17および23:ドライ
バ、13と21=サンプリング回路、14,15.18
および22:レシーバ、19と65:遅延回路、20と
25=同期回路、24:ノイズサプレス回路。Fig. 1 is a block configuration diagram when timing is determined in an MSD which is an embodiment of the present invention, Fig. 2 is a time chart showing its operation, and Fig. 3 is another embodiment of the present invention. A block configuration diagram when timing is determined in a synchronous modem, FIG. 4 is a time chart showing its operation, FIG. 5 is a configuration diagram showing a conventional data communication system, and FIG. 6 is a time chart showing its operation. It is. 1: host, 2.2a: synchronous modem, 3.3a: MSD
, 4.4a: DTE, 5: Modem cable, 6: D
TE cable, 7: Dedicated line, 8: Host cable, 1
1: Clock source, 12, 16. 17 and 23: Driver, 13 and 21 = sampling circuit, 14, 15. 18
and 22: receiver, 19 and 65: delay circuit, 20 and 25 = synchronization circuit, 24: noise suppressor circuit.
Claims (1)
記モデムとデータ端末装置との間に設置され、モデムイ
ンタフェース信号を直流分岐し、分岐側にデータ端末装
置を接続可能とした分岐装置(MSD)を有するデータ
通信システムにおいて、前記MSD内に遅延手段を設け
、前記モデムからの送信信号エレメントタイミング信号
(ST2信号)を前記データ端末装置にそのまま送信し
、一方、前記データ端末装置から前記ST2信号に同期
して送信された送信データを、前記ST2信号を前記M
SD内の遅延手段により一定時間遅延させた信号により
サンプリングした後、前記ST2信号により同期化して
前記モデムに送信データとして送信することを特徴とす
るタイミング補正方式。 2、変復調装置(モデム)とデータ端末装置、および前
記モデムとデータ端末装置との間に設置され、モデムイ
ンタフェース信号を直流分岐し、分岐側にデータ端末装
置を接続可能とした分岐装置(MSD)を有するデータ
通信システムにおいて、前記モデム内に遅延手段を設け
、前記モデムからの送信信号エレメントタイミング信号
(ST2信号)を前記データ端末装置にそのまま送信し
、一方、前記データ端末装置から前記ST2信号に同期
して送信された送信データを、前記ST2信号を前記モ
デム内の遅延手段により一定時間遅延させた信号により
サンプリングすることを特徴とするタイミング補正方式
。[Claims] 1. A modem device (modem) and a data terminal device, and a modem interface signal installed between the modem and the data terminal device, capable of branching the modem interface signal to direct current and connecting the data terminal device to the branch side. In a data communication system having a branching device (MSD), a delay means is provided in the MSD, and a transmission signal element timing signal (ST2 signal) from the modem is directly transmitted to the data terminal device. The transmission data transmitted from the device in synchronization with the ST2 signal is transmitted from the ST2 signal to the M
A timing correction method characterized in that after sampling is performed using a signal delayed for a certain period of time by a delay means in the SD, the signal is synchronized with the ST2 signal and transmitted as transmission data to the modem. 2. A modem and a data terminal device, and a branching device (MSD) installed between the modem and the data terminal device, which branches the modem interface signal into DC and connects the data terminal device to the branch side. In the data communication system, a delay means is provided in the modem to transmit a transmission signal element timing signal (ST2 signal) from the modem to the data terminal device as it is, while A timing correction method characterized in that synchronously transmitted transmission data is sampled using a signal obtained by delaying the ST2 signal by a certain period of time by a delay means in the modem.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1068740A JPH02248129A (en) | 1989-03-20 | 1989-03-20 | Timing correcting system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1068740A JPH02248129A (en) | 1989-03-20 | 1989-03-20 | Timing correcting system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02248129A true JPH02248129A (en) | 1990-10-03 |
Family
ID=13382485
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1068740A Pending JPH02248129A (en) | 1989-03-20 | 1989-03-20 | Timing correcting system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02248129A (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5816961B2 (en) * | 1971-06-01 | 1983-04-04 | ザ・ワ−ナ−・アンド・スウエ−ジ−・カンパニ− | Machine Tools |
JPS60200636A (en) * | 1984-03-26 | 1985-10-11 | Hitachi Ltd | Phase difference absorbing and transmitting system |
JPS6290059A (en) * | 1985-10-16 | 1987-04-24 | Hitachi Ltd | Branch state switching system |
-
1989
- 1989-03-20 JP JP1068740A patent/JPH02248129A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5816961B2 (en) * | 1971-06-01 | 1983-04-04 | ザ・ワ−ナ−・アンド・スウエ−ジ−・カンパニ− | Machine Tools |
JPS60200636A (en) * | 1984-03-26 | 1985-10-11 | Hitachi Ltd | Phase difference absorbing and transmitting system |
JPS6290059A (en) * | 1985-10-16 | 1987-04-24 | Hitachi Ltd | Branch state switching system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS64890B2 (en) | ||
JP3036854B2 (en) | Interference detection circuit | |
CN108666990A (en) | A kind of power grid differential protecting method and system | |
JPH02248129A (en) | Timing correcting system | |
JPS61161842A (en) | Signal transmitting system | |
JP2692907B2 (en) | Sampling time synchronization method | |
US5751770A (en) | Data transmission system | |
JP3218690B2 (en) | Time synchronization method for data transmission system | |
US7161986B2 (en) | Data transmission system and data transmitter/receiver for use therein, and method thereof | |
JP3230308B2 (en) | Ring LAN | |
JP3434615B2 (en) | Signal transmission system and transmission device | |
JP2658927B2 (en) | Multiplex transmission method and apparatus | |
EP0602898A1 (en) | Method and apparatus for synchronizing transmission of modem | |
JP2731885B2 (en) | Time correction method between video signal and audio signal | |
JPH0440126A (en) | Data transmitter | |
CN117749333A (en) | Double-channel-based data packet multi-beat retransmission redundancy communication design method | |
JPH05276147A (en) | Sampling synchronizing device | |
JPS61225940A (en) | Frame synchronization system | |
JPH05204850A (en) | Device and method for communication information synchronization for bus and bus type connection system | |
JPH03192934A (en) | Response signal sampling method | |
JPH0573092B2 (en) | ||
JPH0542210B2 (en) | ||
JPH07143142A (en) | Data communication system | |
CN108512204A (en) | A kind of power grid differential protection | |
JPH01135146A (en) | Data sampling system |