JPH02245728A - 高速走査回路とそれを用いた装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体基板上に構成する高速走査回路および
それを用いた装置に関する。

（従来の技術） 従来、半導体基板上に高速走査回路を形成するには、ト
ランジスタを形成するシリコン薄膜をし−ザ等の照射に
より溶融し、それを再結晶化して結晶性を高めたシリコ
ンによってトランジスタを形成し、そのトランジスタを
用いて形成していた。

（発明が解決しようとする課題） しかしながら、そのような高速走査回路の形成方法によ
って多数を形成する場合は、特性にばらつきが多く、そ
の再現性も乏しい欠点がある。さらに、半導体基板上に
減圧ＣＶＤ等の方法で形成したポリシリコン薄膜に、例
えば従来のシフトレジスタを形成した場合は、電子の移
動度が小さいために、せいぜいＩＭＨｚ程度のクロック
周波数で動作するのが限界であった。

本発明は上述に鑑み、電子移動度の小さいトランジスタ
によっても形成される高速走査回路およびそれを用いた
装置の提供を目的とする。

（課題を解決するための手段） 本発明は上記の目的を、半導体基板上に所定のクロック
パルスによって動作し、複数の出力端子に時間的にシフ
ートされた出力パルスを発生するパルス発生回路部と、
その各出力端子のそれぞれにスイッチ動作の制御端子を
接続した。少なくξも２個のスイッチ手段とを設けて、
それら各スイッチ手段の入力端子に互いに異なるデータ
を印加する構成によって達成する。

（作　用） 上記本発明によって、シフトレジスタ等のパルス発生回
路によって動作速度が制限されず、スイッチ素子の速度
によってのみ決まる高速に動作する装置等の構成が容易
に可能となる。

（実施例） 以下、本発明を図面を用いて実施例により説明する。

第１図（ａ）は本発明の第１の発明の高速走査回路を示
す図で、同（ｂ）は各部に入出力パルスのタイミングを
併記している。１はパルス発生回路としてのシフトレジ
スタ回路であり、出力端子Ｐ工。

Ｐ２．・・・・・・、Ｐゎにシフトパルスを出力する。

２はシフトレジスタ回路１の入力端子で、クロックパル
スＶ、が印加される。３□Ｉ　ａｘｅ　３ｎはスイッチ
手段であり、ＣＭＯ５）−ランジスタによるトランスフ
ァーゲートとして構成され、上記シフトレジスタ１の出
力によってゲート動作が制御される。

４は前記スイッチ手段３のデータ入力端子で、端子Ｖ　
Ｄｌ　＋　Ｖ　Ｄ２には個別の入力データが印加される
。

そして、５はスイッチ手段３の出力端子である。

シフトレジスタ回路１は、入力端子２がらクロックパル
スが印加されると、シフトレジスタ出力端子Ｐよ、Ｐ２
．・旧・・　ｐ、に時間的にシフトされたパルス出力Ｎ
０．Ｎ２．・・・・・・＋Ｎａを順次出方し、それは出
力端子に接続されているスイッチ手段３□（３□□、３
□２）、３□、・・・・・・ｔ　３ａにスイッチ動作を
制御するゲート入力として印加される。それによって、
シフトレジスタ回路１の出方により選択された期間のみ
スイッチ手段３は導通状態となり、データ入力端子４に
入力されたデータＶ。１゜ＶＯ２が出力端子５からＶ　
０ｕｔｉ　ｌ　ＶＯｕｔ２として取り出される。

以上本発明を、スイッチ手段３をｃＭｏｓトランジスタ
を用いたトランスファーゲートによる構成として説明し
たが、これはシフトレジスタ回路１の出力によって制御
される他のスイッチ手段、例えばｎチャンネルまたはｐ
チャンネルのＭＯＳＦＥＴ、あるいはバイポーラトラン
ジスタであってもよく、また、シフトレジスタ回路１の
１つの出力パルスにより２個のスイッチ手段３を制御し
たが、２個以上であってもよい。さらに、スイッチ手段
３は１段構成であるが、これはスイッチ手段の１個の出
力により従属する他のスイッチ手段を有する多段構成と
してもよい。

第２図は、上述筒１の発明を用いた第２の発明を示す図
で、薄膜トランジスタにより構成した液晶表示装置の概
略平面図である。

６はアクティブマトリクス型液晶表示装置の表示部、７
は垂直走査回路部、８は水平走査回路部で、上述した第
１図の構成の高速走査回路により形成する。９は水平走
査回路部８の出力と外部がら印加する入力端子ＩＯに印
加されるビデオ信号Ｖ、、、を入力するマルチプレクサ
である。

一般に、テレビ映像は、垂直走査回路部７が１５．７５
　ｋ　Ｈｚの走査をし、水平走査回路部が表示部の水平
画素数によって数ＭＨｚ以上の走査を行なっている。本
発明は、その走査を第１図の構成の高速走査回路を用い
た水平走査回路部８の出力によってマルチプレクサ９を
順次導通させて、ビデオ信号Ｖ、。を順次表示部６に転
送していく。

すなわち、本発明は第１の発明の高速走査回路により水
平走査するアクティブマトリクス型液晶表示装置である
。

なお、第２図の構成は、表示部をアクティブマトリクス
型液晶表示装置の表示部として説明したが、これはアク
ティブマトリクス構成の他の表示部であってもよく、例
えばエレクトロルミネセンス、発光ダイオードアレイ等
によっても構成可能である。さらに、水平走査回路部の
構成のみを第１図の構成としたが、垂直走査回路部に適
用してもよく、また、表示は一次元表示にも適用するこ
とができ、その時、当然垂直走査回路部は不用になる。

第３図は、第３の発明の固体撮像装置における一次元信
号電荷出力部を示している。

１１は第１図の高速走査回路、１２はスイッチトランジ
スタアレイ、１３は受光フォトダイオードアレイ、１４
は一次元固体撮像装置の出力端子である。

この発明は、高速走査回路１１の出力によってスイッチ
トランジスタアレイ１２を順次導通させて、受光フォト
ダイオードアレイ１３に蓄積された電荷を順次高速に読
み出すことができる。これにより、固体撮像装置等が撮
像した信号電荷が容易に送出可能になる。

（発明の効果） 以上、説明して明らかなように、本発明の第１発明は、
簡易に半導体基板上に複雑な従来の回路構成に匹敵する
高速走査回路を実現することができ、それはアクティブ
マトリクス構成の表示部の走査を可能とし、また、固体
撮像装置の出力回路等に用いられる大きく効果を有する
。

【図面の簡単な説明】

第１図（ａ）は本発明の第１の発明の回路構成図。 同（ｂ）は（ａ）図の回路の要部信号波形図、第２図は
第２の発明を示す概略構成図、第３図は第３の発明を示
す回路構成図である。 １・・シフトレジスタ回路、　２，１０・・・入力端子
、　３・・・スイッチ手段、　４・・・データ入力端子
、　５，１４・・・出力端子、　６・・・表示部、　７
・・・垂直走査回路部、　８・・・水平走査回路部、　
９・・・マルチプレクサ、　１１・・・高速走査回路、
　１２・・・スイッチトランジスタアレイ、　１３・・
・受光フォトダイオードアレイ。 ｔｏ） 第 図 特許出願人　松下電子工業株式会社 ｏｕｔ２ 第 図 第 図 スイヅテトクンジ人タアレイ 受光、フオトタ゛イ倉−Ｆアレイ １４　・・・ とカ塙３

Claims (4)

【特許請求の範囲】
1. （１）所定のクロックパルスによって動作し、複数の出
   力端子に時間的にシフトされた出力パルスを発生するパ
   ルス発生回路部と、その各出力端子のそれぞれにスイッ
   チ動作の制御端子を接続した、少なくとも２個のスイッ
   チ手段とを半導体基板上に形成して、それら各スイッチ
   手段の入力端子に互いに異なるデータを印加する構成を
   特徴とする高速走査回路。
2. （２）スイッチ手段がＣＭＯＳトランジスタにより構成
   されていることを特徴とする請求項（１）記載の高速走
   査回路。
3. （３）画素をアクティブマトリクス構成にしてなる表示
   部の水平走査回路または垂直走査回路の少なくとも一方
   を所定のクロックパルスによって動作し、複数の出力端
   子に時間的にシフトされた出力パルスを発生するパルス
   発生回路部と、その各出力端子のそれぞれにスイッチ動
   作の制御端子を接続した、少なくと２個のスイッチ手段
   とを半導体基板上に形成した高速走査回路により走査す
   ることを特徴とする表示装置。
4. （４）一次元的に配列された受光部を所定のクロックパ
   ルスによって動作し、複数の出力端子に時間的にシフト
   された出力パルスを発生するパルス発生回路部と、その
   各出力端子のそれぞれにスイッチ動作の制御端子を接続
   した、少なくとも２個のスイッチ手段とを半導体基板上
   に形成した高速走査回路によって順次走査し、電荷を出
   力することを特徴とする固体撮像装置の電荷出力装置。