JPH02244806A - Signal amplifier circuit - Google Patents

Signal amplifier circuit

Info

Publication number
JPH02244806A
JPH02244806A JP1064207A JP6420789A JPH02244806A JP H02244806 A JPH02244806 A JP H02244806A JP 1064207 A JP1064207 A JP 1064207A JP 6420789 A JP6420789 A JP 6420789A JP H02244806 A JPH02244806 A JP H02244806A
Authority
JP
Japan
Prior art keywords
transistor
amplifier circuit
gain control
gain
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1064207A
Other languages
Japanese (ja)
Inventor
Tadashi Kamioka
正 上岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1064207A priority Critical patent/JPH02244806A/en
Publication of JPH02244806A publication Critical patent/JPH02244806A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To realize a fast response and to set an arbitrary limit voltage by providing a variable gain amplifier circuit, a transistor for gain control, and a constant voltage generating part. CONSTITUTION:A current flows on the base of the transistor 14 for gain control at a time when an amplified signal is increased than the voltage of the constant voltage generating part 15 by the Vbe of the transistor 14 for gain control, and continuity between the collector and the emitter is obtained, and the gain of the variable gain amplifier circuit 11 is lowered. Since no limit operation is started until the base current of the transistors 14 for gain control flows, the signal can be amplified to a preset limit voltage. Therefore, the gain itself of the variable amplifier circuit 11 is lowered by the transistor 14 for gain control when an invalid large signal is inputted. Thereby, no saturation occurs in output, and the fast response can be expected, and also, the limit current can be set at an arbitrary level.

Description

【発明の詳細な説明】 [概要] アナログ信号を高速で測定する装置に用いる信号増幅回
路に関し、 高速応答でかつ任意のリミット電圧を設定することがで
きる信号増幅回路を提供することを目的とし、 可変利得増幅回路と、該可変利得増幅回路の出力がエミ
ッタに入力するゲイン制御用のトランジスタと、リミッ
トしたい電圧より前記トランジスタのベース−エミッタ
間電圧だけ低い電圧を発生し、前記トランジスタのベー
スに印加する定電圧発生部と、で構成した。
[Detailed Description of the Invention] [Summary] Regarding a signal amplification circuit used in a device that measures analog signals at high speed, the present invention aims to provide a signal amplification circuit that has a high speed response and can set an arbitrary limit voltage. A variable gain amplifier circuit, a gain control transistor whose emitter is input to the output of the variable gain amplifier circuit, and a voltage that is lower than the voltage to be limited by the base-emitter voltage of the transistor and applied to the base of the transistor. It consists of a constant voltage generator and a constant voltage generator.

[産業上の利用分野] 本発明は、アナログ信号を高速で測定する装置に用いる
信号増幅回路に関する。
[Industrial Application Field] The present invention relates to a signal amplification circuit used in a device that measures analog signals at high speed.

アナログ信号はA/Dコンバータによりデジタル信号に
変換されて測定される。この場合、非常に小さいアナロ
グ信号をA/Dコンバータに入力する場合にはA/Dコ
ンバータの前に高利得増幅回路が用いられ゛る。
The analog signal is converted into a digital signal by an A/D converter and measured. In this case, if a very small analog signal is input to the A/D converter, a high gain amplifier circuit is used before the A/D converter.

そして、オペアンプによる高利得増幅回路を使用して、
該高利得増幅回路で増幅した信号をA/Dコンバータに
入力する場合には、A/Dコンバータの定格入力をオー
バしないようにリミッタが用いられる。
Then, using a high gain amplification circuit using an operational amplifier,
When inputting the signal amplified by the high gain amplifier circuit to the A/D converter, a limiter is used so as not to exceed the rated input of the A/D converter.

この場合、A/Dコンバータの性能を充分出すためには
高利得増幅回路は充分高速応答する必要がある。
In this case, the high gain amplifier circuit needs to respond at a sufficiently high speed in order to achieve sufficient performance of the A/D converter.

[従来の技術および発明が解決しようとする課題]A/
Dコンバータの前に使用する従来の増幅回路としては、
例えば第5図〜第10図にそれぞれ示すようなものがあ
る。
[Prior art and problems to be solved by the invention] A/
The conventional amplifier circuit used before the D converter is
For example, there are those shown in FIGS. 5 to 10, respectively.

第5図において、1はオペアンプよりなる増幅回路、2
は増幅回路1で増幅されたアナログ信号をデジタル信号
に変換するA/Dコンバータ、3は増幅回路1に入力す
る信号をリミットするダイオードよりなるリミッタ、4
は入力信号源である。
In FIG. 5, 1 is an amplifier circuit consisting of an operational amplifier, 2
3 is an A/D converter that converts the analog signal amplified by the amplifier circuit 1 into a digital signal; 3 is a limiter made of a diode that limits the signal input to the amplifier circuit 1;
is the input signal source.

この例では、増幅回路1に不当に大きな信号が入力しな
いようにリミッタ3を設けている。
In this example, a limiter 3 is provided to prevent an unduly large signal from being input to the amplifier circuit 1.

しかしながら、この例では扱う信号が微小であるため、
ダイオードよりなる簡単なリミッタ3では設定電圧が小
さくなるため使用しにくいという問題点があった。
However, in this example, the signals handled are minute, so
A simple limiter 3 made of a diode has a problem in that it is difficult to use because the set voltage is small.

次に、第6図に示す例では、入力信号源4とリミッタ3
との間にオペアンプよりなるもう1つの増幅回路5を設
けている。
Next, in the example shown in FIG. 6, the input signal source 4 and the limiter 3
Another amplifier circuit 5 consisting of an operational amplifier is provided between the two.

この場合には設定電圧を大きくすることができるが、リ
ミッタ3が作動したとき、前段の増幅回路5の出力が飽
和し、高速応答を期待することができないという問題点
があった。
In this case, the set voltage can be increased, but there is a problem that when the limiter 3 is activated, the output of the amplifier circuit 5 in the previous stage is saturated, and a high-speed response cannot be expected.

次に、第7図に示す例では、増幅回路1のフィードバッ
ク回路にツェナーダイオード6を使用したものである。
Next, in the example shown in FIG. 7, a Zener diode 6 is used in the feedback circuit of the amplifier circuit 1.

この場合にも、通常ツェナーダイオード6は接合容量が
大きいため、高速応答を期待することができないという
問題点があった。
In this case as well, since the Zener diode 6 usually has a large junction capacitance, there is a problem in that high-speed response cannot be expected.

次に、第8図に示す例は、増幅回路1のフィードバック
回路に高速スイッチングダイオード7を使用したもので
、高速なリミット動作をさせるようにしたものである。
Next, in the example shown in FIG. 8, a high-speed switching diode 7 is used in the feedback circuit of the amplifier circuit 1, and a high-speed limit operation is performed.

しかしながら、この場合には、任意のリミット電圧を設
定することができないという問題点があった。
However, in this case, there was a problem that an arbitrary limit voltage could not be set.

次に、第9図に示す例は増幅回路1とA/Dコンバータ
2との間にリミッタ3を設けたものであり、第10図に
示す例は、増幅回路1とA/Dコンバータ2との間に1
つのダイオード8を設け、ダイオード8に定電圧発生部
9を接続したものである。
Next, in the example shown in FIG. 9, a limiter 3 is provided between the amplifier circuit 1 and the A/D converter 2, and in the example shown in FIG. between 1
Two diodes 8 are provided, and a constant voltage generator 9 is connected to the diodes 8.

しかしながら、これらの例は、いずれも入力信号が大き
いと、増幅回路1が飽和してしまい、高速応答を期待す
ることができないという問題点があった。
However, all of these examples have a problem in that when the input signal is large, the amplifier circuit 1 becomes saturated and high-speed response cannot be expected.

本発明は、このような従来の問題点に鑑みてなされたも
のであって、高速応答でかつ任意のリミット電圧を設定
することができる信号増幅回路を提供することを目的と
している。
The present invention has been made in view of such conventional problems, and an object of the present invention is to provide a signal amplification circuit that has a high-speed response and can set an arbitrary limit voltage.

[11題を解決するための手段] 第1図は本発明の基本構成図である。[Means for solving 11 problems] FIG. 1 is a basic configuration diagram of the present invention.

第1図において、11は可変利得増幅回路、14は該可
変利得増幅回路11の出力がエミッタに入力するゲイン
制御用のトランジスタ、15はリミットしたい電圧より
前記トランジスタ14のベース−エミッタ間電圧だけ低
い電圧を発生し、前記トランジスタ14のベースに印加
する定電圧発生部である。
In FIG. 1, 11 is a variable gain amplifier circuit, 14 is a gain control transistor whose emitter receives the output of the variable gain amplifier circuit 11, and 15 is a voltage lower than the voltage to be limited by the base-emitter voltage of the transistor 14. This is a constant voltage generating section that generates a voltage and applies it to the base of the transistor 14.

[作用] 定電圧発生部15はリミット電圧よりゲイン制御用トラ
ンジスタ14のVbeだけ低い電圧を発生しており、ゲ
イン制御用トランジスタ14のベースには定電圧発生部
15で発生した定電圧が入力されている。ここで可変利
得増幅回路11に入力信号が加わったとする。増幅され
た信号はゲイン制御用トランジスタ14のエミッタに加
えられる。
[Function] The constant voltage generator 15 generates a voltage lower than the limit voltage by Vbe of the gain control transistor 14, and the constant voltage generated by the constant voltage generator 15 is input to the base of the gain control transistor 14. ing. Assume that an input signal is applied to the variable gain amplifier circuit 11. The amplified signal is applied to the emitter of gain control transistor 14.

増幅された信号が定電圧発生部15の電圧よりゲイン制
御用トランジスタ14のVbeだけ大きくなった時点で
ゲイン制御用トランジスタ14のベースに電流が流れ、
コレクターエミッタ間が導通し可変利得増幅回路11の
ゲインを低下させる。ゲイン制御用トランジスタ14の
ベース電流が流れるまでリミット動作を開始しないこと
から、設定したリミット電圧まで信号を増幅でき、また
、不当に大きな信号はゲイン制御用トランジスタ14に
よって可変利得増幅回路11のゲインそのものを低下さ
せるため可変利得増幅回路11の出力飽和が発生せず高
速に増幅動作を行なえる。また、任意のリミット電圧を
設定することができる。
When the amplified signal becomes larger than the voltage of the constant voltage generator 15 by Vbe of the gain control transistor 14, a current flows to the base of the gain control transistor 14.
The collector-emitter becomes conductive, reducing the gain of the variable gain amplifier circuit 11. Since the limit operation does not start until the base current of the gain control transistor 14 flows, the signal can be amplified up to the set limit voltage, and if an unreasonably large signal is detected, the gain control transistor 14 amplifies the gain itself of the variable gain amplifier circuit 11. Therefore, output saturation of the variable gain amplification circuit 11 does not occur and the amplification operation can be performed at high speed. Additionally, any limit voltage can be set.

[実施例コ 本発明の実施例を図面に基づいて説明する。[Example code] Embodiments of the present invention will be described based on the drawings.

第2図は本発明の一実施例を示す図である。FIG. 2 is a diagram showing an embodiment of the present invention.

まず、構成を説明すると、第2図において、11はオペ
アンプよりなる可変利得増幅回路であり、そのプラス入
力端子には交流電源12より交流電圧が供給される。
First, to explain the configuration, in FIG. 2, 11 is a variable gain amplification circuit composed of an operational amplifier, and an AC voltage is supplied from an AC power supply 12 to its positive input terminal.

13はA/Dコンバータであり、A/Dコンバータ13
は可変利得増幅回路11で増幅したアナログ信号をデジ
タル信号に変換する。
13 is an A/D converter;
converts the analog signal amplified by the variable gain amplifier circuit 11 into a digital signal.

14は可変利得増幅回路11のゲインを制御するゲイン
制御用のトランジスタであり、トランジスタ14のエミ
ッタには可変利得増幅回路11で増幅した信号が入力す
る。トランジスタ14のコレクタは可変利得増幅回路1
1のマイナス入力端子に接続されている。
14 is a gain control transistor that controls the gain of the variable gain amplifier circuit 11, and the signal amplified by the variable gain amplifier circuit 11 is input to the emitter of the transistor 14. The collector of the transistor 14 is connected to the variable gain amplifier circuit 1
Connected to the negative input terminal of 1.

15は定電圧発生部であり、定電圧発生部15は、トラ
ンジスタ16と、ダイオード17.18と、抵抗19.
20とにより構成されている。定電圧発生部15はリミ
ットしたい電圧よりトランジスタ14のベース−エミッ
タ間電圧Vbeだけ低い電圧を発生しており、トランジ
スタ14のベースには定電圧発生部15で発生した定電
圧が印加される。なお、21.22はゲイン設定用の抵
抗である。
15 is a constant voltage generating section, and the constant voltage generating section 15 includes a transistor 16, diodes 17, 18, and resistors 19.
20. The constant voltage generator 15 generates a voltage lower than the voltage to be limited by the base-emitter voltage Vbe of the transistor 14, and the constant voltage generated by the constant voltage generator 15 is applied to the base of the transistor 14. Note that 21 and 22 are resistors for gain setting.

次に、動作を説明する。Next, the operation will be explained.

トランジスタ14のベースには定電圧発生部15で発生
した定電圧が入力されている。いま、可変利得増幅回路
11に入力信号源12より入力信号が加えられたとする
。可変利得増幅回路11で増幅された信号はA/Dコン
バータ13に入力されると同時にトランジスタ14のエ
ミッタにも加えられる。
A constant voltage generated by a constant voltage generator 15 is input to the base of the transistor 14 . Assume now that an input signal is applied to the variable gain amplifier circuit 11 from the input signal source 12. The signal amplified by the variable gain amplifier circuit 11 is input to the A/D converter 13 and is also applied to the emitter of the transistor 14 at the same time.

ここで、増幅された信号が定電圧発生部15で発生した
定電圧よりトランジスタ14のvbeだけ大きくなると
、トランジスタ14のベースに電流が流れ、トランジス
タ14のコレクターエミッタ間が導通し、可変利得増幅
回路11のゲインを低下させる。
Here, when the amplified signal becomes larger than the constant voltage generated by the constant voltage generator 15 by the amount vbe of the transistor 14, a current flows to the base of the transistor 14, conduction occurs between the collector and emitter of the transistor 14, and the variable gain amplifier circuit 11 gain is lowered.

通常、定電圧発生部15のダイオード17のVfとトラ
ンジスタ14のVbeはほぼ同じであり、トランジスタ
14のベースに電流が流れるまでリミッタ動作を開始し
ないことから、A/Dコンバータ13の入力はA/Dコ
ンバータ13の電源電圧付近まで行なうことができ、ダ
イナミックレンジを低下させず、設定したリミット電圧
まで信号を増幅することができる。また、不当に大きな
信号はトランジスタ14によって可変利得増幅回路11
のゲインそのものを低下させるため、出力の飽和が発生
せず、高速に増幅動作を行なうことができる。
Normally, Vf of the diode 17 of the constant voltage generator 15 and Vbe of the transistor 14 are almost the same, and the limiter operation does not start until current flows to the base of the transistor 14. Therefore, the input of the A/D converter 13 is The signal can be amplified up to a set limit voltage without reducing the dynamic range. Further, an unreasonably large signal is detected by the variable gain amplifier circuit 11 by the transistor 14.
Since the gain itself is reduced, saturation of the output does not occur, and high-speed amplification operation can be performed.

次に、第3図は本発明の第2実施例を示す図である。Next, FIG. 3 is a diagram showing a second embodiment of the present invention.

本実施例は定電圧発生部のダイオードの代りにトランジ
スタを用いた例である。
This embodiment is an example in which a transistor is used instead of a diode in the constant voltage generating section.

第3図において、23はゲイン制御用のトランジスタ1
4と同じトランジスタであり、ダイオード17の代りに
用いられている。したがって、定電圧発生部15は、ト
ランジスタ16、トランジスタ23、ダイオード188
よび抵抗19.20より構成されている。
In FIG. 3, 23 is the transistor 1 for gain control.
It is the same transistor as 4, and is used in place of the diode 17. Therefore, the constant voltage generating section 15 includes the transistor 16, the transistor 23, and the diode 188.
and resistors 19 and 20.

この場合には、トランジスタ14とトランジスタ23の
特性が同一なため、高精度なリミット動作を期待するこ
とができる。なお、その他の構成および作用効果は前記
実施例と同様である。
In this case, since the characteristics of the transistor 14 and the transistor 23 are the same, highly accurate limit operation can be expected. Note that the other configurations and effects are the same as those of the previous embodiment.

次に、第4図は本発明の第3実施例を示す図である。Next, FIG. 4 is a diagram showing a third embodiment of the present invention.

本実施例はLSI化した例である。This embodiment is an example of an LSI.

第4図において、可変利得増幅回路11、ゲイン制御用
トランジスタ14、抵抗21.22および定電圧発生部
15が全体としてLSI24を構成している。このよう
にLSI化を行なうと、定電圧発生部15とゲイン制御
用トランジスタ14の熱結合が完璧となるため、高精度
なリミット動作を期待することができる。なお、その他
の構成および作用効果は前記実施例と同様である。
In FIG. 4, the variable gain amplifier circuit 11, the gain control transistor 14, the resistors 21 and 22, and the constant voltage generating section 15 constitute an LSI 24 as a whole. When implemented as an LSI in this manner, the thermal coupling between the constant voltage generating section 15 and the gain control transistor 14 becomes perfect, so highly accurate limit operation can be expected. Note that the other configurations and effects are the same as those of the previous embodiment.

[発明の効果] 以上説明してきたように、本発明によれば、不当に大き
な信号が入力したときはゲイン制御用トランジスタによ
って可変利得増幅回路のゲインそのものを低下させるた
め出力の飽和が生じず、高速応答を期待することができ
、かつ任意のリミット電圧を設定することができる。
[Effects of the Invention] As explained above, according to the present invention, when an unreasonably large signal is input, the gain itself of the variable gain amplifier circuit is reduced by the gain control transistor, so that saturation of the output does not occur. High-speed response can be expected, and any limit voltage can be set.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の基本構成図、 第2図は本発明の第1実施例を示す回路図、第3図は本
発明の第2実施例を示す回路部、第4図は本発明の第3
実施例を示す回路図、第5図〜第10図は従来例を示す
各回路図である。 図中、 11・・・可変利得増幅回路、 12・・・交流電源、 13・−A / Dコンバータ、 14・・・ゲイン制師用トランジスタ、15・・・定電
圧発生部、 16.23・・・トランジスタ、 17.18・・・ダイオード、 19〜22・・・抵抗、 24・・・LSI。
Fig. 1 is a basic configuration diagram of the present invention, Fig. 2 is a circuit diagram showing a first embodiment of the invention, Fig. 3 is a circuit diagram showing a second embodiment of the invention, and Fig. 4 is a circuit diagram showing a second embodiment of the invention. Third
A circuit diagram showing an embodiment, and FIGS. 5 to 10 are circuit diagrams showing a conventional example. In the figure, 11... Variable gain amplifier circuit, 12... AC power supply, 13... A/D converter, 14... Gain control transistor, 15... Constant voltage generator, 16.23. ...Transistor, 17.18...Diode, 19-22...Resistor, 24...LSI.

Claims (1)

【特許請求の範囲】[Claims] 可変利得増幅回路(11)と、該可変利得増幅回路(1
1)の出力がエミッタに入力するゲイン制御用のトラン
ジスタ(14)と、リミットしたい電圧より前記トラン
ジスタ(14)のベース−エミッタ間電圧だけ低い電圧
を発生し、前記トランジスタ(14)のベースに印加す
る定電圧発生部(15)と、を備えたことを特徴とする
信号増幅回路。
a variable gain amplifier circuit (11);
A gain control transistor (14) whose output is input to the emitter of 1) generates a voltage lower than the voltage to be limited by the base-emitter voltage of the transistor (14) and applies it to the base of the transistor (14). A signal amplifying circuit comprising: a constant voltage generating section (15).
JP1064207A 1989-03-16 1989-03-16 Signal amplifier circuit Pending JPH02244806A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1064207A JPH02244806A (en) 1989-03-16 1989-03-16 Signal amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1064207A JPH02244806A (en) 1989-03-16 1989-03-16 Signal amplifier circuit

Publications (1)

Publication Number Publication Date
JPH02244806A true JPH02244806A (en) 1990-09-28

Family

ID=13251401

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1064207A Pending JPH02244806A (en) 1989-03-16 1989-03-16 Signal amplifier circuit

Country Status (1)

Country Link
JP (1) JPH02244806A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006319428A (en) * 2005-05-10 2006-11-24 Kenwood Corp Power amplifier integrated circuit and on-vehicle audio system

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS497854A (en) * 1972-05-12 1974-01-24
JPS5244504A (en) * 1975-10-06 1977-04-07 Nippon Telegr & Teleph Corp <Ntt> Hetermorphic plate finger of machine holding type crossbar switch
JPS6218103A (en) * 1985-07-17 1987-01-27 Toshiba Corp Limiter circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS497854A (en) * 1972-05-12 1974-01-24
JPS5244504A (en) * 1975-10-06 1977-04-07 Nippon Telegr & Teleph Corp <Ntt> Hetermorphic plate finger of machine holding type crossbar switch
JPS6218103A (en) * 1985-07-17 1987-01-27 Toshiba Corp Limiter circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006319428A (en) * 2005-05-10 2006-11-24 Kenwood Corp Power amplifier integrated circuit and on-vehicle audio system

Similar Documents

Publication Publication Date Title
GB1101875A (en) Amplifier
KR870009543A (en) Differential amplifier circuit
JPS582607B2 (en) temperature detection circuit
JP3340250B2 (en) Buffer circuit
KR900013509A (en) Temperature compensation circuit
JPS6255725B2 (en)
JPS5836015A (en) Electronic variable impedance device
JPH02244806A (en) Signal amplifier circuit
JP2533201B2 (en) AM detection circuit
US4502016A (en) Final bridge stage for a receiver audio amplifier
US4417292A (en) Power amplifier protection circuit
EP0385547A1 (en) Amplifier arrangement with saturation detection
KR860009553A (en) Low Voltage Digital to Analog Converters
JPS5928287B2 (en) push pull amplifier circuit
JPS60148207A (en) Differential amplifier circuit with clamp circuit
JPS63157215A (en) Current mirror circuit
JPS6133077A (en) High voltage stabilizing circuit
JPH01226205A (en) Amplifier with output swing limit
JPS6150403B2 (en)
JP2759226B2 (en) Reference voltage generation circuit
JP2900684B2 (en) Constant voltage generator
JPS5937854Y2 (en) Constant voltage power supply circuit
JP3221058B2 (en) Rectifier circuit
SU1569943A1 (en) Power amplifier
SU1107280A1 (en) Differential amplifier