JPH02239334A - Input and output control system for virtual computer system - Google Patents
Input and output control system for virtual computer systemInfo
- Publication number
- JPH02239334A JPH02239334A JP1059628A JP5962889A JPH02239334A JP H02239334 A JPH02239334 A JP H02239334A JP 1059628 A JP1059628 A JP 1059628A JP 5962889 A JP5962889 A JP 5962889A JP H02239334 A JPH02239334 A JP H02239334A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- hardware
- mask
- cpu
- logical cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims abstract description 13
- 238000010586 diagram Methods 0.000 description 8
- 238000007796 conventional method Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
Abstract
Description
【発明の詳細な説明】
［概 要］
仮想計算機システムにおける入出力割込み制御方式に関
し、
仮想計算機の入出力割込みに係る制御を簡潔なものとし
てオーバヘッドを減少せしめることを目的とし、
ハードウエアの割込みマスクの個々のビットを各論理Ｃ
ＰＵに対応せしめ、論理ＣＰＵが走行するとき、物理Ｃ
ＰｔＪのハードウエア割込みマスクの内、該論理ＣＰＵ
に対応するビットをイネーブル状態とする手段と、
個々のサブチャネルに書き込まれる論理ＣＰＵとの対応
関係情報を、該当するサブチャネルからの割込み条件を
受理可能とするためのマスクビット変更処理を最後に実
行した論理ＣＰＵに対応するものに書き替える手段とを
設けることにより構成する。[Detailed Description of the Invention] [Summary] Regarding an input/output interrupt control method in a virtual computer system, the purpose of this invention is to simplify control of input/output interrupts of a virtual machine and reduce overhead. The individual bits of each logical C
When the logical CPU runs, the physical CPU
Of the PtJ hardware interrupt mask, the corresponding logical CPU
Finally, a mask bit change process is performed to enable the bit corresponding to the corresponding subchannel, and the correspondence information between the logical CPU and the logical CPU written to each subchannel to enable the reception of interrupt conditions from the corresponding subchannel. It is configured by providing a means for rewriting to one corresponding to the logical CPU that executed it.
［産業上の利用分野］
本発明は、仮想計算機システムにおける入出力（以下Ｉ
／Ｏとも言う）についての割込みの制御に関し、特に仮
慝計算機モニタの負荷を軽減せしめて、オーバヘッドを
減少せしめることの可能な制御方式に係る。[Industrial Field of Application] The present invention relates to input/output (hereinafter referred to as I/O) in a virtual computer system.
The present invention relates to control of interrupts (also referred to as /O), and particularly relates to a control method that can reduce overhead by reducing the load on a virtual computer monitor.
［従来の技術］
仮想計算機システムに於いては、この上で走行する仮想
計算機（以下ゲストとも言う》に対して、ゲス｝１！境
で走行している事を特に意識させる事なく、実計算機上
で走行しているのと同じ機能・環境を提供する事が要求
される。[Prior Art] In a virtual computer system, a virtual computer (hereinafter also referred to as a guest) running on the virtual computer system is able to run on a real computer without making the virtual computer (hereinafter also referred to as a guest) aware that it is running on the It is required to provide the same functions and environment as those running on the vehicle.
この事はＩ／○処理に於いても同様である。This also applies to I/○ processing.
一般に仮想計算機システムでは、仮想計算機モニタ（以
下ホストとも言う）が認識する実際のＩ／Ｏ割込みと、
ゲストに意識させるＩ／Ｏ割込みとは異なる。（複数の
ゲストを同時に走行させる為に、一般に物理的なＩ／Ｏ
割込みの一部分のみゲストに見せる。）この為に既存の
仮想計算機システムでは、ホストが論理ＣＰＵごとに仮
想的な割込みマスク及び割込みキューを用意し、ハード
ウェア割込みマスクをこの仮想的な割込みマスクに時分
割に対応させることにより、Ｉ／Ｏ装置からの割込み条
件をホストが各論理ＣＰＵに振り分けている。Generally, in a virtual computer system, the actual I/O interrupt recognized by the virtual computer monitor (hereinafter also referred to as the host),
This is different from an I/O interrupt that the guest is aware of. (In order to run multiple guests at the same time, physical I/O
Show only part of the interrupt to the guest. ) For this reason, in existing virtual computer systems, the host prepares a virtual interrupt mask and interrupt queue for each logical CPU, and makes the hardware interrupt mask correspond to this virtual interrupt mask in a time-sharing manner. The host distributes interrupt conditions from the /O device to each logical CPU.
以下、このような従来の方式について、更に図面を用い
て説明する。Hereinafter, such a conventional system will be further explained with reference to the drawings.
第３図は従来の仮想計算機システムの入出力割り込みの
系の概要を示す図であって、５０１はホスト、５０２，
５０３，はゲスト、５０４はハードウェアを示してお
り、また、５２１， ５２２， ５３１．， ５３２は
それぞれ論理Ｃ Ｐ Ｕ ， ６２１， ６２２， ６
３１． ６３２はそれぞれ仮想割込みマスク、５４０は
ハードウェア割込みマスク、５０５はサブチャネルを表
わしている。FIG. 3 is a diagram showing an overview of the input/output interrupt system of a conventional virtual computer system, in which 501 is a host, 502,
503 indicates a guest, 504 indicates hardware, and 521, 522, 531. , 532 are the logic CPUs, 621, 622, 6, respectively.
31. 632 represents a virtual interrupt mask, 540 represents a hardware interrupt mask, and 505 represents a subchannel.
同図において、ゲスト５０２， ５０３の論理ＣＰＵ５
２１， ５２２， ５３１． ５３２に対しては、それ
ぞれ仮想割込みマスク６２１， ６２２， ６３１．
６３２が用意されており、これらの各仮想割込みマスク
にハードウエア割込みマスク５４０の内容を時分割に対
応させることによって、Ｉ／Ｏ装置からの割込み条件を
それぞれの論理ＣＰＵにｌｌｆｆＸｆｌｌせしめる制御
を行なっている。In the figure, logical CPUs 5 of guests 502 and 503
21, 522, 531. 532, virtual interrupt masks 621, 622, 631.
632 are prepared, and by making the contents of the hardware interrupt mask 540 correspond to each of these virtual interrupt masks in a time-sharing manner, control is performed to cause the interrupt conditions from the I/O device to be applied to each logical CPU. There is.
これらの制御はホストによって行なわれる。These controls are performed by the host.
すなわち、従来の仮想計算機システムでは、全てのＩ／
Ｏ割込みはホストによる振り分けを必要とする。ホスト
は、ハードウエア割込みマスク５４０をゲストの各論理
ＣＰＵから見た仮想的な割込みマスク ６２１〜６３２
等と時分割に対応させることにより、各論理ＣＰＵに対
するＩ／Ｏ割込みを振り分ける。In other words, in a conventional virtual computer system, all I/
O interrupts require dispatching by the host. The host uses the hardware interrupt mask 540 as a virtual interrupt mask as viewed from each logical CPU of the guest 621 to 632
I/O interrupts to each logical CPU are distributed by making them correspond to time division.
第４図は従来の仮想計算機システムの割込みの制御につ
いて説明する図であって、第３図と対応する部分には同
一の数字符を付している。FIG. 4 is a diagram for explaining interrupt control in a conventional virtual computer system, and parts corresponding to those in FIG. 3 are given the same numerals.
これらの内、６１１， ６２１． ６２２は仮想割込み
マスクであって、論理ＣＰＵごとに用意され、各ビット
は異なるＩ／Ｏ装置からの割込み要求に対応している。Among these, 611, 621. A virtual interrupt mask 622 is prepared for each logical CPU, and each bit corresponds to an interrupt request from a different I/O device.
そして、ビットの値が′ビである場合にのみＩ／Ｏ装置
からの割込みが受け付けられる。Then, an interrupt from the I/O device is accepted only when the value of the bit is 'bi'.
また、５４０は、ハードウエア割込みマスクであって、
各マスクビットは異なるＩ／Ｏ装置からの割込み要求に
対応し、ビット位置は各仮想割込みマスクと１対１に対
応している。該マスクのビットパターンは現在物理ＣＰ
Ｕ上で走行中の論理ＣＰＵに対応する仮想割込みマスク
のビットパターンに等しく、ビット値が“１”の場合の
みＩ／Ｏ割込みが受け付けられる。Further, 540 is a hardware interrupt mask,
Each mask bit corresponds to an interrupt request from a different I/O device, and the bit position has a one-to-one correspondence with each virtual interrupt mask. The bit pattern of the mask is the current physical CP
It is equal to the bit pattern of the virtual interrupt mask corresponding to the logical CPU running on U, and an I/O interrupt is accepted only when the bit value is "1".
５５０は割込み報告先であって、Ｉ／Ｏ割込みの報告先
論理ＣＰＵが記述されている。この報告先論理ＣＰＵと
しては、該サブチャネルを起動した論理ＣＰＵが選択さ
れる。Reference numeral 550 indicates an interrupt report destination, in which a logical CPU to which an I/O interrupt is reported is described. The logical CPU that activated the subchannel is selected as the report destination logical CPU.
以下、その動作について、仮想割込みマスク設定時と、
ゲス｝Ｉ／Ｏ割込み発生時に分けて説明する。The following describes its operation when setting a virtual interrupt mask, and when setting a virtual interrupt mask.
} This will be explained separately when an I/O interrupt occurs.
ａ、仮想割込みマスク設定時
■ 数字符５２１で示すゲスト論理ＣＰＵ−Ｃが必要に
応じて仮想割込みマスク ６２１を設定する。あるＩ／
Ｏ装置に対応したビット（例えばｉ ０１）の値を“１
′にすることで、該Ｉ／Ｏ装置に対応したサブサヤネル
５０５からの割込み要求を受け付けることができる。サ
ブチャネル内には割込みの報告先Ｃが記述される。a. When setting a virtual interrupt mask ■ The guest logical CPU-C indicated by the numeral 521 sets the virtual interrupt mask 621 as necessary. Some I/
Set the value of the bit (for example i 01) corresponding to the O device to “1”
', it is possible to accept an interrupt request from the sub-channel 505 corresponding to the I/O device. An interrupt reporting destination C is written in the subchannel.
■ ホスト５０１は最新の仮想割込みマスク（６１１〜
６２２等）を時分割によりハードウエア割込みマスク
５４０に反映し、Ｉ／Ｏ割込みに備える。■ The host 501 uses the latest virtual interrupt mask (611~
622, etc.) by time-sharing hardware interrupt masking.
540 to prepare for an I/O interrupt.
■ あるゲスト論理ＣＰＵ （例えば５２２）が別の物
理ＣＰＵにディスバッチされた場合、該ゲスト論理ＣＰ
Ｕに対応する仮想割込みマスク ６２２はこの別の物理
ＣＰＵ上で走行するホストによりハードウェア割込みマ
スクに反映される。■ If a certain guest logical CPU (for example, 522) is dispatched to another physical CPU, the guest logical CPU
The virtual interrupt mask 622 corresponding to U is reflected in the hardware interrupt mask by the host running on this other physical CPU.
ｂ．ゲストＩ／Ｏ割込み発生時
■ Ｉ／Ｏ装置が割込み条件を発生した場合、ハードウ
エア割込みマスク ５４０の該当ビット（例えばｉ ｏ
ｌ）が“１”であればホストに対して■／○割込み条件
を報告する。b. When a guest I/O interrupt occurs ■ When an I/O device generates an interrupt condition, the corresponding bit of the hardware interrupt mask 540 (for example, I/O
If l) is "1", the ■/○ interrupt condition is reported to the host.
■ 仮想割込みマスク ６１１〜６２２０ビット値（各
ｉｏ１の内容）だけでは、該Ｉ／Ｏ割込みをどの論理Ｃ
ＰＵに対して報告すべきか特定することができない。ホ
ストは該Ｉ／Ｏ割込みを発生したＩ／Ｏ装置に対応する
サブチャネル５０５内の割込み報告先５５０により報告
先Ｃを決定し、該当論理ＣＰＵ−Ｃに対してＩ／Ｏ割込
み条件を報告する。■ Virtual interrupt mask Only the 611 to 6220 bit values (contents of each io1) are enough to determine which logical C
Unable to specify whether to report to PU. The host determines the report destination C based on the interrupt report destination 550 in the subchannel 505 corresponding to the I/O device that generated the I/O interrupt, and reports the I/O interrupt condition to the corresponding logical CPU-C. .
［発明が解決しようとする課題］
上述のように、従来の仮想計算機システムにおいては、
仮想割込みマスクとハードウェア割込みマスクとの対応
付けを総てホストが管理し、Ｉ／Ｏ割込みを報告先別に
振り分けることが必要であった。[Problem to be solved by the invention] As mentioned above, in the conventional virtual computer system,
It was necessary for the host to manage all correspondence between virtual interrupt masks and hardware interrupt masks, and to distribute I/O interrupts by report destination.
そのため、オーバヘッドが大となる上、ホストの負荷も
増すから、系の処理能力に与える影響が大であった。As a result, the overhead is large and the load on the host is also increased, which has a large impact on the processing capacity of the system.
また、ホストの負荷の軽減を図るため、ハードウェア割
込みマスクを各論理ＣＰＵに対応させて持たせる等の方
法も考えられるが、これはハードウェア量が増し経済性
が損なわれるという問題点があった。Additionally, in order to reduce the load on the host, a method such as providing a hardware interrupt mask for each logical CPU may be considered, but this has the problem of increasing the amount of hardware and impairing economic efficiency. Ta.
本発明は、このような従来の問題点に鑑み、ハードウェ
ア割込みマスクに係るハードウエア量の増大を招くこと
なく、ホストの負荷を軽減せしめ得る制御方式を提供す
ることを目的としている。SUMMARY OF THE INVENTION In view of these conventional problems, it is an object of the present invention to provide a control method that can reduce the load on a host without increasing the amount of hardware related to hardware interrupt masks.
に対応せしめ、論理ＣＰＵが゛走行するとき物理ＣＰＵ
のハードウェア割込みマスクの内、該論理ＣＰＵに対応
するビットをイネーブル状態とする手段と、
個々のサブチャネルに書き込まれる論理ＣＰＵとの対応
関係情報を、該当するサブチャネルからの割込み条件を
受理可能とするためのマスクビット変更処理を最後に実
行した論理ＣＰＵに対応するものに書き替える手段を設
けた仮想計算機システムの入出力制御方式である。When the logical CPU runs, the physical CPU
A means for enabling the bit corresponding to the logical CPU in the hardware interrupt mask of the corresponding logical CPU, and correspondence information between the logical CPU and the logical CPU written to each subchannel, so that an interrupt condition from the corresponding subchannel can be accepted. This is an input/output control method for a virtual computer system that is provided with means for rewriting the mask bits to correspond to the logical CPU that last executed the mask bit change process.
口課題を解決するための手段］
本発明によれば、上述の目的は、前記特許請求の範囲に
記載した手段により達成される。Means for Solving the Problem] According to the present invention, the above-mentioned object is achieved by the means described in the claims.
すなわち、本発明は、ＣＰＵで動作するファームウエア
あるいはソフトウェアがフローティング割込みであるハ
ードウェア入出力割込みを管理する方式の仮想計算機シ
ステムにおける入出力割込みの制御方式において、ハー
ドウェアの割込みマスクの個々のビットを各論理ＣＰＵ
［作 用］
本発明においては、上記手段により、ハードウェア割込
みマスクの個々のビットを各論理ＣＰＵに対応させ、あ
る論理ＣＰＵが走行している物理ＣＰＵのハードウェア
割込みマスクのうち、この論理ＣＰＵに対応するものを
イネーブルとする事により、ハードウエア割込みマスク
の時分割使用に伴うホストの介入を不要としている。That is, the present invention provides an input/output interrupt control method in a virtual computer system in which firmware or software running on a CPU manages floating hardware input/output interrupts. for each logical CPU
[Function] In the present invention, by the above means, each bit of the hardware interrupt mask is made to correspond to each logical CPU, and out of the hardware interrupt mask of the physical CPU on which a certain logical CPU is running, this logical CPU is By enabling those corresponding to , it is possible to eliminate the need for host intervention associated with time-sharing use of hardware interrupt masks.
また、サブチャネルの個々に記入される、論理ＣＰＵと
の対応関係情報を、このサブチャネルからの割込み条件
を受理可能とするマスクビット変更処理を、最後に実行
した論理ＣＰＵに対応する上記マスクビットを指定する
ようにハードウェアによって動的に変更する事により、
Ｉ／Ｏ装置からのフローティング割込みの管理を容易に
するものである。In addition, the correspondence relationship information with the logical CPU written in each subchannel is changed to the above mask bit corresponding to the logical CPU that last executed the mask bit change process to enable the acceptance of interrupt conditions from this subchannel. By dynamically changing the hardware to specify
This facilitates the management of floating interrupts from I/O devices.
第１図は本発明の原理的構成を示す図であって、１はホ
スト、２．３はゲスト、２−１． ２−２． ３−１．
３−２はそれぞれ論理Ｃ Ｐ Ｕ ， ２−１１． ２
−１２． ３−１１．３−１２はそれぞれ仮想割込みマ
スク、４はハードウェア、４−１はハードウェア割込み
マスク、５はサブチャネルを表わしている。FIG. 1 is a diagram showing the basic configuration of the present invention, in which 1 is a host, 2.3 is a guest, 2-1. 2-2. 3-1.
3-2 are the logic CPUs, 2-11. 2
-12. 3-11 and 3-12 are virtual interrupt masks, 4 is hardware, 4-1 is a hardware interrupt mask, and 5 is a subchannel.
同図において、仮想割込みマスク２−１１． ２−１２
．３−１．１．３−１．２は、従来と同様に論理ＣＰＵ
ごとに用意され、各ビットは異なるＩ／Ｏ装置からの割
込み要求に対応する。これらのビットは、ビット値が“
１″の場合にのみＩ／Ｏ割込みが受け付けられるが、ハ
ードウェア割込みマスク４−１は従来のものと異なり、
各マスクビットが、それぞれ各論理ＣＰＵに対応してい
る。In the figure, virtual interrupt mask 2-11. 2-12
．． 3-1.1.3-1.2 is the logical CPU as before.
Each bit corresponds to an interrupt request from a different I/O device. These bits have bit values “
1'', the I/O interrupt is accepted, but the hardware interrupt mask 4-1 is different from the conventional one.
Each mask bit corresponds to each logical CPU.
本発明による処理分担によれば、ホストは（通常のケー
スでは）Ｉ／Ｏ割込みを振り分ける処理を行なう事はな
い。Ｉ／Ｏ割込みはホストによる振り分け処理を経由せ
ずに、直接各論理ＣＰＵに報告される。ハードウェア割
込みマスク４−１の各ビットは各論理ＣＰＵに対応して
おり、Ｉ／Ｏ割込みサブチャネル内に記述された割込み
報告先ＣＰＵに対応するマスクビットを使用して該当す
る論理ＣＰＵに対し報告される。According to the processing allocation according to the present invention, the host does not perform processing to allocate I/O interrupts (in a normal case). I/O interrupts are directly reported to each logical CPU without going through distribution processing by the host. Each bit of the hardware interrupt mask 4-1 corresponds to each logical CPU, and the mask bit corresponding to the interrupt reporting destination CPU described in the I/O interrupt subchannel is used to control the corresponding logical CPU. Reported.
［実施例］
第２図は本発明の一実施例を示す図であって、１１はホ
スト、１２． １３はゲスト、１１−１．， １１−２
． １２−１．１２−２． １．３−１． １３−２は
それぞれ論理ＣＰＵＡ〜Ｆ，１１−１１． １２−１１
． １２−１２はそれぞれ仮想割込みマスク、１４はハ
ードウェア、１４−１はハードウエア割込みマスク、１
５はサブチャネル、１５−１は割込み報告先を表わして
いる。[Embodiment] FIG. 2 is a diagram showing an embodiment of the present invention, in which 11 is a host, 12. 13 is a guest, 11-1. , 11-2
．． 12-1.12-2. 1.3-1. 13-2 are logical CPUs A to F, 11-11. 12-11
．． 12-12 are virtual interrupt masks, 14 are hardware, 14-1 are hardware interrupt masks, 1
5 represents a subchannel, and 15-1 represents an interrupt report destination.
同図において、１１−１１． １２−１１． １２−１
２で示す仮想割込みマスクは論理ＣＰＵごとに用意され
、各ビットは異なるＩ／Ｏ装置からの割込み要求に対応
している。このビットの値が“１“であるときのみＩ／
Ｏ割込みが受け付けられる。In the figure, 11-11. 12-11. 12-1
A virtual interrupt mask indicated by 2 is prepared for each logical CPU, and each bit corresponds to an interrupt request from a different I/O device. Only when the value of this bit is “1”
O interrupt is accepted.
ハードウエア割込みマスク１４−１の各マスクビットは
論理ＣＰＵと１対１に対応している。Ｉ／Ｏ割込みはマ
スクビット値が″１″の論理ＣＰＵに対してのみ報告さ
れ得る。Each mask bit of the hardware interrupt mask 14-1 has a one-to-one correspondence with a logical CPU. I/O interrupts can only be reported for logical CPUs with a mask bit value of "1".
割込み報告先１５−１には、Ｉ／Ｏ割込みの報告先論理
ＣＰＵが記述されている。この報告先論理ＣＰＵとして
は、最後に、該サブチャネルに関するＩ／Ｏ装置に対応
する仮想割込みマスクビットを“１”に設定した、論理
ＣＰＵがハードウェアにより選択される。In the interrupt report destination 15-1, a logical CPU to which an I/O interrupt is reported is described. Finally, as this report destination logical CPU, a logical CPU whose virtual interrupt mask bit corresponding to the I/O device related to the subchannel is set to "1" is selected by hardware.
以下、本実施例の動作について、仮想割込みマスク設定
時と、ゲス｝Ｉ／Ｏ割込み発生時に分けて説明する。Hereinafter, the operation of this embodiment will be explained separately when a virtual interrupt mask is set and when a guess I/O interrupt occurs.
ａ．仮想割込みマスク設定時
■ ゲスト論理Ｃ Ｐ Ｕ − Ｃ（１２−１）が必要
に応じて仮想割込みマスク１２−１１を設定する。a. When setting a virtual interrupt mask ■ The guest logic CPU-C (12-1) sets the virtual interrupt mask 12-11 as necessary.
あるＩ／Ｏ装置に対応したビット（例えば１ｏ１）値を
“ｌ“にすることで、該Ｉ／Ｏ装置に対応したサブチャ
ネル１５からの割込み要求を受け付けることができる。By setting a bit (for example, 1o1) value corresponding to a certain I/O device to "1", an interrupt request from the subchannel 15 corresponding to the I/O device can be accepted.
■ ホスト１１はゲスト論理ＣＰＵ−Ｃに対応するハー
ドウエア割込みマスク１４−１のビットＣを“ｌ“に設
定し、また、サブチャネル内に、最後にマスクビットを
設定した論理ＣＰＵ−Ｃを割込みの報告先として１５−
１に設定する。■ The host 11 sets bit C of the hardware interrupt mask 14-1 corresponding to the guest logical CPU-C to "l", and also interrupts the logical CPU-C whose mask bit was last set in the subchannel. 15- as the reporting destination
Set to 1.
■ 以上に続いて、あるゲスト論理ＣＰＵ（例えば１２
−２）が仮想割込みマスク１２−１２のとッ｝ ｉｏｌ
を“１”に設定した場合、サブチャネル内の割込み報告
先１５−１にはハードウェアによりＤが設定され、以後
、該サブチャネルからの割込み要求はゲスト論理ＣＰＵ
−Ｄに対して報告される。■ Following the above, a certain guest logical CPU (for example, 12
-2) is the virtual interrupt mask 12-12 iol
is set to "1", the interrupt report destination 15-1 in the subchannel is set to D by the hardware, and from then on, interrupt requests from the subchannel are sent to the guest logical CPU.
- Reported for D.
■ あるゲスト論理ＣＰＵ （例えば１２−２）が別の
物理ＣＰＵにディスバッチされた場合、ホストはそれま
で使用していたハードウェア割込みマスクｌ４−１の対
応ビッ｝Ｄの値をこの別の物理ＣＰＵのハードウェア割
込みマスクに反映する。■ When a certain guest logical CPU (for example, 12-2) is dispatched to another physical CPU, the host transfers the value of the corresponding bit D of the hardware interrupt mask l4-1 that was previously used to this other physical Reflected in CPU hardware interrupt mask.
ｂ．ゲストＩ／Ｏ割込み発生時
■ Ｉ／Ｏ装置が割込み条件を発生した場合、まず、割
込み報告先１５−１の内容により報告先Ｃを選択する。b. When Guest I/O Interrupt Occurs ■ When an I/O device generates an interrupt condition, first, report destination C is selected based on the contents of interrupt report destination 15-1.
■ ゲスト論理Ｃ Ｐ Ｕ − Ｃ （１２−１）に対
応するハードウェア割込みマスク１４−１のビットＣが
“１”であれば該論理ＣＰＵ−Ｃに対してＩ／Ｏ割込み
条件を報告する。(2) If bit C of the hardware interrupt mask 14-1 corresponding to the guest logic CPU-C (12-1) is "1", the I/O interrupt condition is reported to the logic CPU-C.
［発明の効果］
以上説明したように、本発明によれば、ホストがＩ／Ｏ
割込み要求を論理ＣＰＵ間で振り分ける必要がなく、ハ
ードウェア割込みマスクのビット位置に応じて割込み報
告先を一意に決定することができる。このため、従来方
式において問題であった、Ｉ／Ｏ割込・み処理における
ホスト処理のオーバヘッドを著しく減少することができ
る利点がある。[Effects of the Invention] As explained above, according to the present invention, the host
There is no need to distribute interrupt requests among logical CPUs, and the interrupt report destination can be uniquely determined according to the bit position of the hardware interrupt mask. Therefore, there is an advantage that the overhead of host processing in I/O interrupt processing, which was a problem in the conventional method, can be significantly reduced.
第１図は本発明の原理的構成を示す図、第２図は本発明
の一実施例を示す図、第３図は従来の仮想計算機システ
ムの入出力割込みの系の概要を示す図、第４図は従来の
仮想計算機システムの割込みの制御について説明する図
である。
１，ｌ１・・・・・・ホスト、２， ３． １２， １
．３．・・・・・・ゲスト、２−１．２−２．３−１．
３−２．１１−１．１１−２．１２−１．１２−２．１
３−１ １３−２・・・・・・論理Ｃ Ｐ Ｕ ，
２−１１．． ２−１２． ３−１１． ３−１２．
１１−１１１２−１１． １２−１２・・・・・・仮想
割込みマスク、４，１４・・・・・・ハードウエア、４
−１．１４−１・・・・・・ハードウエア割込みマスク
、５．１５・・・・・・サブチャネル、１５−１・・・
・・・割込み報告先FIG. 1 is a diagram showing the basic configuration of the present invention, FIG. 2 is a diagram showing an embodiment of the present invention, FIG. 3 is a diagram showing an overview of the input/output interrupt system of a conventional virtual computer system, and FIG. FIG. 4 is a diagram illustrating interrupt control in a conventional virtual computer system. 1, l1...Host, 2, 3. 12, 1
．． 3. ...Guest, 2-1.2-2.3-1.
3-2.11-1.11-2.12-1.12-2.1
3-1 13-2...Logic CPU,
2-11. ．． 2-12. 3-11. 3-12.
11-1112-11. 12-12... Virtual interrupt mask, 4, 14... Hardware, 4
-1.14-1...Hardware interrupt mask, 5.15...Subchannel, 15-1...
...Interruption report destination
Claims (1)
がフローティング割込みであるハードウェア入出力割込
みを管理する方式の仮想計算機システムにおける入出力
割込みの制御方式において、 ハードウェアの割込みマスクの個々のビットを各論理Ｃ
ＰＵに対応せしめ、論理ＣＰＵが走行するとき、物理Ｃ
ＰＵのハードウェア割込みマスクの内、該論理ＣＰＵに
対応するビットをイネーブル状態とする手段と、 個々のサブチャネルに書き込まれる論理ＣＰＵとの対応
関係情報を、該当するサブチャネルからの割込み条件を
受理可能とするためのマスクビット変更処理を最後に実
行した論理ＣＰＵに対応するものに書き替える手段とを
設けたことを特徴とする仮想計算機システムの入出力制
御方式。[Claims] In a method for controlling input/output interrupts in a virtual computer system in which firmware or software running on a CPU manages hardware input/output interrupts that are floating interrupts, each bit of a hardware interrupt mask is Each logic C
When the logical CPU runs, the physical CPU
A means for enabling the bit corresponding to the logical CPU in the hardware interrupt mask of the PU, and correspondence information between the logical CPU and the logical CPU written to each subchannel, and receiving an interrupt condition from the corresponding subchannel. 1. An input/output control method for a virtual computer system, comprising: a means for rewriting a mask bit change process to one corresponding to a logical CPU that last executed mask bit change processing.
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01059628A JP3138985B2 (en) | 1989-03-14 | 1989-03-14 | Virtual computer |
| EP89310954A EP0366416B1 (en) | 1988-10-24 | 1989-10-24 | An input and output processing system for a virtual computer |
| CA002001298A CA2001298C (en) | 1988-10-24 | 1989-10-24 | Input and output processing system for a virtual computer |
| DE68927627T DE68927627T2 (en) | 1988-10-24 | 1989-10-24 | Input / output processing system for a virtual machine |
| KR1019890015297A KR920004409B1 (en) | 1988-10-24 | 1989-10-24 | I/o processing system for virtual computer |
| AU43708/89A AU614673B2 (en) | 1988-10-24 | 1989-10-24 | An input and output processing system for a virtual computer |
| US07/928,180 US5276815A (en) | 1988-10-24 | 1992-08-14 | Input and output processing system for a virtual computer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01059628A JP3138985B2 (en) | 1989-03-14 | 1989-03-14 | Virtual computer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02239334A true JPH02239334A (en) | 1990-09-21 |
| JP3138985B2 JP3138985B2 (en) | 2001-02-26 |
Family
ID=13118689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01059628A Expired - Fee Related JP3138985B2 (en) | 1988-10-24 | 1989-03-14 | Virtual computer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3138985B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04256030A (en) * | 1991-02-08 | 1992-09-10 | Nec Corp | Interrupting system for information processor |
| JPH0540643A (en) * | 1991-08-06 | 1993-02-19 | Nec Corp | Hardware interruption control system for simultaneous operation of plural operating systems |
| WO2006035728A1 (en) * | 2004-09-29 | 2006-04-06 | Sony Corporation | Information processing device, interrupt processing control method, and computer program |
| JP2006252565A (en) * | 2005-03-11 | 2006-09-21 | Microsoft Corp | System and method for multi-level intercept processing in virtual machine environment |
| US8327353B2 (en) | 2005-08-30 | 2012-12-04 | Microsoft Corporation | Hierarchical virtualization with a multi-level virtualization mechanism |
-
1989
- 1989-03-14 JP JP01059628A patent/JP3138985B2/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04256030A (en) * | 1991-02-08 | 1992-09-10 | Nec Corp | Interrupting system for information processor |
| JPH0540643A (en) * | 1991-08-06 | 1993-02-19 | Nec Corp | Hardware interruption control system for simultaneous operation of plural operating systems |
| WO2006035728A1 (en) * | 2004-09-29 | 2006-04-06 | Sony Corporation | Information processing device, interrupt processing control method, and computer program |
| US8584125B2 (en) | 2004-09-29 | 2013-11-12 | Sony Corporation | Apparatuses, methods, and computer-readable media for interrupt control |
| JP2006252565A (en) * | 2005-03-11 | 2006-09-21 | Microsoft Corp | System and method for multi-level intercept processing in virtual machine environment |
| US8327353B2 (en) | 2005-08-30 | 2012-12-04 | Microsoft Corporation | Hierarchical virtualization with a multi-level virtualization mechanism |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3138985B2 (en) | 2001-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5428799A (en) | Redirection of interrupts to microprocessors | |
| TWI239450B (en) | Apparatus, computer readable recording medium, and method for yielding to a processor within a logically partitioned data processing system | |
| JP4947081B2 (en) | LPAR dynamic migration apparatus with pass-through I / O device, method and program thereof | |
| CN101267334B (en) | A method and device for dynamic device allocation | |
| EP1054322B1 (en) | Computer system with multiple operating system operation | |
| US8782657B2 (en) | Dynamic creation and destruction of IO resources based on actual load and resource availability | |
| JPH02239334A (en) | Input and output control system for virtual computer system | |
| US5276815A (en) | Input and output processing system for a virtual computer | |
| CN110532062B (en) | Virtual SoC bus system and configuration method | |
| JPH0727507B2 (en) | Channel selection arbitration | |
| JPH06348664A (en) | Controller for computer system constituted of plural cpus provided with different instruction characteristics | |
| JP2004171172A (en) | Storage control device with processor load control function | |
| CN100361107C (en) | Method for direct memory accessing controller and transmitting data | |
| JP3082297B2 (en) | Task control method | |
| JPH0721045A (en) | Information processing system | |
| WO2024048001A1 (en) | In-vehicle system and control method for in-vehicle system | |
| EP0316251B1 (en) | Direct control facility for multiprocessor network | |
| JP2507140B2 (en) | Multiple parallel data bus device | |
| EP0366416B1 (en) | An input and output processing system for a virtual computer | |
| JPH0575141B2 (en) | ||
| JPH04364550A (en) | Memory control method | |
| JPH0275055A (en) | Master-slave switching method for multi-computer system | |
| JPH0215354A (en) | I/o scheduling method | |
| JPS6010381A (en) | System for deciding input and output interruption reception processor in multi-processor system | |
| JPS619742A (en) | Phenomenon control system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |