JPH02238503A - Digital servo controller - Google Patents

Digital servo controller

Info

Publication number
JPH02238503A
JPH02238503A JP5877689A JP5877689A JPH02238503A JP H02238503 A JPH02238503 A JP H02238503A JP 5877689 A JP5877689 A JP 5877689A JP 5877689 A JP5877689 A JP 5877689A JP H02238503 A JPH02238503 A JP H02238503A
Authority
JP
Japan
Prior art keywords
area
control
shared memory
flag
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5877689A
Other languages
Japanese (ja)
Inventor
Hidenori Sekiguchi
英紀 関口
Fumio Tabata
文夫 田畑
Toru Kamata
徹 鎌田
Yuji Sakata
裕司 阪田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5877689A priority Critical patent/JPH02238503A/en
Publication of JPH02238503A publication Critical patent/JPH02238503A/en
Pending legal-status Critical Current

Links

Landscapes

  • Numerical Control (AREA)
  • Safety Devices In Control Systems (AREA)

Abstract

PURPOSE:To prevent the wrong rewriting of the contents of a shared memory by controlling the writing tasks to a host computer to an area for a control constant and an area for a control variable of the shared memory. CONSTITUTION:A host processor 1 sets the resets flip-flops 5-1 and 5-2. A shared memory 6 is divided into areas A1 - A3 which are assigned to an area to write the commands given from a host computer, a control constant area for the feedback gain, the acceleration of a shift state, the lowest speed, etc., and a control variable area for the control deviation, the differential value, the integral value, etc., respectively. Then the writing jobs are inhibited to the area A2 from the processor 1 as long as the flip-flop 5-1 is reset. In the same way, writing job is inhibited to the area A3 from the processor 1 when the flip-flop 5-2 is reset. Thus the wrong change is never given to the control constant and the control variable.

Description

【発明の詳細な説明】 〔概要] ロボッl・やNC工作機械等の機構部を位置決め制御又
は速度制御するためのディジタル・サーボ制御装置に関
し、 ホスト計算機のハグ等によって共有メモリの内容が誤っ
て書き替えられないようにする目的とし、ホスト計算機
と制御用計算機の間に共有メモリを置き、共有領域中の
制御定数を置く領域と制御変数を置く領域に対するホス
ト計算機の書込みを、第1のフラグと第2のフラグによ
って制御するよ・うにしたものである。
[Detailed Description of the Invention] [Summary] Regarding a digital servo control device for positioning control or speed control of mechanical parts of robots and NC machine tools, the content of the shared memory may be incorrectly read due to host computer hugging, etc. For the purpose of preventing rewriting, a shared memory is placed between the host computer and the control computer, and the first flag is used to prevent the host computer from writing to the area where control constants and control variables are placed in the shared area. and a second flag.

〔産業−1二の利用分野] 本発明は、ロボントやNC工作機械等の機構部を位置決
め制御又は速度制御するためのディジタル・サーボ制御
装置に関する。
[Field of Application in Industry-12] The present invention relates to a digital servo control device for positioning control or speed control of a mechanical part of a robot, NC machine tool, etc.

これらのザーポ制御装置は、装置の小型化や信頼性の向
上、調整の容易性等のために、計算機を用いたソフトウ
ェアによるディジタル・サーボ制御が行われている。そ
の場合、サーボ制御はリアルタイムで行う必要があるの
で、処理は単純であるが高速に演算を行う制御用計算機
と、コンソール表示やファイルの管理等の高速性はあま
り必要でないが複雑な処理を行うホスト計算機とに処理
を分担させている。
These servo control devices are controlled by digital servo control using software using a computer in order to reduce the size of the device, improve reliability, and facilitate adjustment. In that case, servo control needs to be performed in real time, so a control computer that performs simple but high-speed calculations and a control computer that performs complex processing that does not require high speed, such as console display and file management, are required. The processing is shared with the host computer.

〔従来の技術〕[Conventional technology]

処理を2個の計算機に分担させると、ホスト計算機と制
御用計算機との間で、データの遣り取りが必要になる。
When processing is divided between two computers, data must be exchanged between the host computer and the control computer.

ホスト計算機から制御用計算機に定数の設定や移動指令
等のコマンドを送り、制御用計算機からホスト計算機に
移動完了やエラー等の応答を送る。従来、コマンド用ハ
ンファや応答用バッファを設けていたが、設定する定数
が多い場合やホスト計算機が制御用計算機の内部状態を
監視する場合にコマンド応答の遣り取りを繰り返さなく
て済むように、制御用計算機のメモリがホスト計算機か
らも見えるような共有メモリ方式が採用されている。
The host computer sends commands such as constant settings and movement commands to the control computer, and the control computer sends responses such as movement completion and errors to the host computer. Conventionally, a buffer for commands and a buffer for responses were provided, but in order to avoid the need to repeatedly exchange command responses when there are many constants to be set or when the host computer monitors the internal status of the control computer, A shared memory method is used in which the computer's memory is visible to the host computer.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

共有メモリの場合、ホスト計算機から容易に制御用計算
機の状態を監視または設定できるが、逆にホスト計算機
にハグがあり、誤って共有メモリの内容を書き変えてし
まうと、制御系が予測できない動きをし、最悪の場合に
は暴走して機構部を破損することがある。
In the case of shared memory, the status of the control computer can be easily monitored or set from the host computer, but on the other hand, if the host computer is hacked and the contents of the shared memory are accidentally rewritten, the control system may behave in unpredictable ways. In the worst case, it may run out of control and damage the mechanism.

本発明は、この点に鑑みて創作されたものあって、ホス
ト計算機のハグ等によって共有メモリの内容が誤って書
き替えられないようになったデイジタル・サーボ制御装
置を提供することを目的としている。
The present invention was created in view of this point, and it is an object of the present invention to provide a digital servo control device that prevents the contents of a shared memory from being erroneously rewritten due to hugging of a host computer, etc. .

〔課題を解決するための手段] 共有メモリの領域を、 AI 常に書込み可 A2 第1のフラグが立っている時のめ書込め可 A3 第2のフラグが立っている時のみ書込み可 の3種類の領域に分け、領域A1をホスト計算機からの
コマンド書込み領域、領域2をフイードハッグ・ゲイン
や移動時の加速度,最低速度等の制御定数領域、領域3
を制御偏差や微分量,積分量等の制御変数領域にする。
[Means to solve the problem] There are three types of shared memory areas: AI Always writable A2 Writable only when the first flag is set A3 Writable only when the second flag is set Area A1 is an area for writing commands from the host computer, area 2 is an area for control constants such as feedhug gain, acceleration during movement, minimum speed, etc., area 3
into the control variable domain such as control deviation, differential quantity, integral quantity, etc.

〔作用〕[Effect]

電源投入後の立ち上げ時やサーボ系の調整時には第1の
フラグを立てて、制御定数を容易に設定または変更でき
るようにしておき、機構部動作時には第1のフラグを下
げて誤って制御定数を書き直してしまわないようにする
。また、第2のフラグは一般に下げておき、ホスト計算
機が勝手に制御変数を変更できないようにしておくが、
制御計算機のデハッグ時等の特別な場合のみ、第2のフ
ラグを立てて制御変数を設定または変更できるようにす
る。
When starting up after turning on the power or adjusting the servo system, set the first flag so that the control constants can be easily set or changed, and when the mechanism is operating, lower the first flag and accidentally set the control constants. Avoid rewriting the . Also, the second flag is generally lowered to prevent the host computer from changing the control variables without permission.
Only in special cases, such as when debugging a control computer, the second flag is set so that control variables can be set or changed.

〔実施例〕〔Example〕

第2図は本発明の1実施例のブロック図である。 FIG. 2 is a block diagram of one embodiment of the present invention.

同図において、1はホスト・プロセッサ、2はホスト用
メモリ、3はコンソール、4はディスク装置、5−1と
5−2はフリノプ・フロップ、6は共有メモリ、7は制
御用プロセンザ、8はカウンタ、9はD/Aコンハー夕
、10ばバワー・アンプ、1lはエンコーダ、12はモ
ータ、13は機構部、AIないしA3は共有メモリの分
割領域をそれぞれ示している。
In the figure, 1 is a host processor, 2 is a host memory, 3 is a console, 4 is a disk device, 5-1 and 5-2 are Flinop flops, 6 is a shared memory, 7 is a control processor, and 8 is a 9 is a D/A converter, 10 is a power amplifier, 1l is an encoder, 12 is a motor, 13 is a mechanism section, and AI to A3 are divided areas of the shared memory.

ホスト・プロセッサ1は、フリンプ・フロップ5−1を
セット/リセットすることが出来、同様にフリップ・フ
ロップ5−2をセット/リセットすることが出来る。共
有メモリ6は、AI,A2A3の領域に分けられており
、フリップ・フロップ5−1がリセットされていれば領
域A2はホスト・プロセンサ1から書込みが出来なくな
る。フリップ・フロップ5−2がリセットされている時
には、領域A3はホスl・・プロセンザ1から書込みが
出来なくなる。
Host processor 1 can set/reset flip-flop 5-1, and similarly can set/reset flip-flop 5-2. The shared memory 6 is divided into areas AI and A2A3, and if the flip-flop 5-1 is reset, the host processor 1 cannot write to the area A2. When the flip-flop 5-2 is reset, the area A3 cannot be written to by the processor 1.

制御用プロセッサ7は、機構部13の位置センサである
ロータリー・エンコーダ11からのバルス信号をカウン
トし、これを位置情報yとして読み込め、第7図に示す
フローチャートに従って演算し、操作量UをD/Aコン
ハータ9に出力する。
The control processor 7 counts pulse signals from the rotary encoder 11, which is a position sensor of the mechanism section 13, reads this as position information y, calculates it according to the flowchart shown in FIG. 7, and converts the manipulated variable U into D/ Output to A converter 9.

D/Aコンバータ9の出力電圧はパワー・アンプ10を
介してモータ12に送られ、モータ12を回転させ、機
構部13を動かす。
The output voltage of the D/A converter 9 is sent to the motor 12 via the power amplifier 10 to rotate the motor 12 and move the mechanism section 13.

第3図は制御系のブロック図である。同図において、1
4は関数発生器、15はPID補償器、16は制御対象
(m.構部)、r,は目標位置、rは指令位置、eは位
置偏差、Uは操作量、yは現在位置をそれぞれ示してい
る。
FIG. 3 is a block diagram of the control system. In the same figure, 1
4 is a function generator, 15 is a PID compensator, 16 is a controlled object (m. structure), r is a target position, r is a command position, e is a position deviation, U is an operation amount, and y is a current position. It shows.

第3図に示すように、目標位置r,を関数発生器14に
与えると、指令位置rを発生し、現在位W’/との偏差
eが小さくなるようにフィードハック制御を行う。関数
発生器14は、第6図に示すように、指令速度rおよび
指令速度Vを発生する。
As shown in FIG. 3, when a target position r, is given to the function generator 14, a command position r is generated, and feed hack control is performed so that the deviation e from the current position W'/ is small. The function generator 14 generates a command speed r and a command speed V, as shown in FIG.

第4図は本発明における共有メモリとバスの関係を示す
図である。同図において、17と18はOR回路、19
と20はAND回路、21ないし23はOR回路、24
は反転回路、25はOR回路、26はデコーダ、27は
ハス競合回避回路、28はデコーダをそれぞれ示してい
る。
FIG. 4 is a diagram showing the relationship between the shared memory and the bus in the present invention. In the same figure, 17 and 18 are OR circuits, 19
and 20 are AND circuits, 21 to 23 are OR circuits, 24
25 is an inverting circuit, 25 is an OR circuit, 26 is a decoder, 27 is a lotus contention avoidance circuit, and 28 is a decoder.

デコーダ26は、ホストCPtJハス上のアドレスをデ
コードし、チップ・セレクト信号を生成するものである
。デコーダ28は、制?111 C P Uバス上のア
ドレスをデコードし、チップ・セレク1・信号を生成す
るものである。バス競合回避回路27は、ホスト・プロ
センザ1からの共有メモリ・アクセス要求と制御用プロ
セッサ7からの共有メモリ・アクセス要求が競合した場
合に、何れか一方の要求元に対してハス使用権を与える
ものである。
The decoder 26 decodes the address on the host CPtJ bus and generates a chip select signal. Is the decoder 28 controlled? It decodes the address on the 111 CPU bus and generates the chip select 1 signal. When a shared memory access request from the host processor 1 and a shared memory access request from the control processor 7 conflict, the bus conflict avoidance circuit 27 grants bus usage rights to one of the request sources. It is something.

ホスト・プロセッサ1ば、共有メモリ6の領域A1を常
に読み/書きすることが出来る。ホスト・プロセッサ1
は、フリップ・フロンプ5−1がセットされている場合
には、常に共有メモリ6の領域A2を読み/書きするこ
とが出来るが、フリップ・フロップ5−1がリセットさ
れている場合には、領域A2のデータを読むことが出来
るけれども、領域A2にデータを書き込むことが出来な
い。
The host processor 1 can always read/write the area A1 of the shared memory 6. host processor 1
can always read/write the area A2 of the shared memory 6 when the flip-flop 5-1 is set, but when the flip-flop 5-1 is reset, the area A2 can be read/written. Although data in A2 can be read, data cannot be written in area A2.

同様に、ホスト・プロセッサ1は、フリップ・フ?ップ
5−2がセットされている場合には、共有メモリ6の領
域A3を読み/書きすることが出来るが、フリップ・フ
ロップ5−2がリセットされている場合には、領域A3
のデータを読むことが出来るけれども、領域A3にデー
タを書き込むことが出来ない。制御用プロセンサ7は、
共有メモリの領域AI,A2,A3を常に読み/書きす
ることが出来る。
Similarly, host processor 1 performs flip-flop? When flip-flop 5-2 is set, area A3 of shared memory 6 can be read/written, but when flip-flop 5-2 is reset, area A3 can be read/written.
Although it is possible to read the data in area A3, it is not possible to write data in area A3. The control pro sensor 7 is
Areas AI, A2, and A3 of the shared memory can always be read/written.

第5図は共有メモリ・マップの例を示す図である。FIG. 5 is a diagram showing an example of a shared memory map.

共有メモリの領域A1には、コマンド名やコマンド・パ
ラメータ等が格納される。
Command names, command parameters, etc. are stored in area A1 of the shared memory.

共有メモリの領域Δ2には、比例ゲインKpや積分ゲイ
ンK,、微分ゲインKa、操作量の最大植U■.,操作
量Uが最大値U0。を越えた回数iの許容値NSaL+
 目標位置rfの近傍領域を示すための値R near
,速度の最大値■。X.速度の最小値■■,ア、設定加
速度Aなどの制御定数が格納される。
The area Δ2 of the shared memory stores the proportional gain Kp, the integral gain K, the differential gain Ka, and the maximum number of manipulated variables U■. , the manipulated variable U is the maximum value U0. Tolerance value NSaL+ for the number of times i exceeded
Value R near for indicating the vicinity area of the target position rf
, Maximum speed ■. X. Control constants such as the minimum speed value ■■, A, and set acceleration A are stored.

共有メモリの領域A3には、現在位置yや位置偏差e、
偏差の微分値d、偏差の積分値W、1サンプリング前の
位置偏差ebfr、操作量U、操作量が最大値U ma
xを越えた回数i、目標位置r,、指令位Jr、指令速
度V、指令加速度aなどの制御変数が格納される。
Area A3 of the shared memory stores the current position y, position deviation e,
Differential value of deviation d, integral value of deviation W, positional deviation ebfr one sampling before, manipulated variable U, manipulated variable is maximum value U ma
Control variables such as the number of times x has been exceeded i, target position r, command position Jr, command speed V, and command acceleration a are stored.

第7図は制御フローチャ−1・の例を示す図である。制
御用計算機は、コマンドを受け取ると、コマンドを解釈
する。そして、ザンプリング・クロックに同期して■な
いし0の処理を行う。なお、■ないし■はPID補償器
の処理であり、■ないし[相]は関数発生器の処理であ
る。
FIG. 7 is a diagram showing an example of control flowchart 1. When the control computer receives a command, it interprets the command. Then, processing from ■ to 0 is performed in synchronization with the sampling clock. It should be noted that ■ to ■ are the processes of the PID compensator, and ■ to [phase] are the processes of the function generator.

■ yをカウンタから入力する。■ Input y from the counter.

■ PID演算により操作量Uを算出し、偏差eをe 
bfrに書き込む。
■ Calculate the manipulated variable U by PID calculation, and calculate the deviation e by
Write to bfr.

■ 操作量Uの絶対値がtJ m a x以下であるか
否かを調べ記。Yesのときは■に進み、NOのときは
■に進む。
■ Check and record whether the absolute value of the manipulated variable U is less than or equal to tJmax. If yes, proceed to ■; if NO, proceed to ■.

■ iをOにする。■ Set i to O.

■ Uが正のときには+U,,Xとし、Uが負のときに
はーU II a Kとする。iを+1する。
■ When U is positive, set it as +U,,X, and when U is negative, set it as -U II a K. Add 1 to i.

=9 ? iがNs■以下であるか否かを調べる。YeSのと
きは■に進み、Noのときはエラー表示をする。
=9? Check whether i is less than or equal to Ns■. If Yes, proceed to ■; if No, display an error.

■ UをD/Aコンバータに出力する。■ Output U to the D/A converter.

■ 指令位置rおよび指令速度Vを更新する。■ Update the command position r and command speed V.

■ rr −rの絶対値がr nQar以下であるか否
かを調べる。Yesのときは@に進み、Noのときは[
相]に進む。
(2) Check whether the absolute value of rr -r is less than or equal to r nQar. If Yes, proceed to @; if No, proceed to [
Proceed to phase].

[相] ■の絶対値がV max以上であるか否かを調
べる。Yesのときは■に進み、NOのときは■に戻る
[Phase] Check whether the absolute value of (1) is greater than or equal to V max. If YES, proceed to ■; if NO, return to ■.

■ aを0にし、■を±V m a xとする。■に戻
る。
■ Set a to 0 and ■ to ±Vmax. Return to ■.

@ Vが正のときにはーAとし、■が負のときには+八
にする。
@ When V is positive, set it to -A, and when ■ is negative, set it to +8.

■ Vの絶対値がv.,7以下であるか否かを調べる。■ The absolute value of V is v. , 7 or less.

Yesのときは0に進み、NOのときは■に戻る。If YES, proceed to 0; if NO, return to ■.

O aをQ,vをOとし、rをr,とする。次のコマン
ドを待つ。
Let O a be Q, v be O, and r be r. Wait for next command.

第8図はホスト・プロセッサの処理の概略を示す図であ
る。ホスト・プロセッサは電源投入後、■ 共有メモリ
の領域A2に制御定数を書き込む。
FIG. 8 is a diagram showing an outline of processing by the host processor. After turning on the power, the host processor writes control constants into area A2 of the shared memory.

■ FF1をリセットする。■ Reset FF1.

■ 共有メモリの領域A3から、現在位置等の制御変数
を読み出し、コンソールに表示する処理を繰り返す。
■ Repeat the process of reading control variables such as the current position from area A3 of the shared memory and displaying them on the console.

一方、コンソールのキーボードからコマンドが入力され
ると、割込みが発生し、 ■ コマンドがサーボ系の調整コマンドかどうかを調べ
る。Yesのときは■に進み、Noのときは■に進む。
On the other hand, when a command is input from the console keyboard, an interrupt occurs. ■ Check whether the command is a servo adjustment command. If Yes, proceed to ■; if No, proceed to ■.

■ F’FIをセットする。■ Set F'FI.

■ 調整コマンドを処理し、共有メモリの領域A2の制
御定数を書き直す。
■ Process the adjustment command and rewrite the control constants in area A2 of the shared memory.

■ FFIをリセットし、割込みがら復帰する。■Reset the FFI and return with an interrupt.

■ コマンドがデバックコマンドかどうかを調べる。Y
esのときは■に進み、NOのときは@に進む。
■ Determine whether a command is a debug command. Y
If es, proceed to ■; if NO, proceed to @.

■ FF2をセットする。■ Set FF2.

[相] デバックコマンドを処理する。この時もし必要
ならば、共有メモリの領域A3の制御変数を書き変える
[Phase] Process debug commands. At this time, if necessary, the control variables in area A3 of the shared memory are rewritten.

@  FF2をリセットし、割込みがら復帰する。@Reset FF2 and return with an interrupt.

■調整コマンドもデバンクコマンドでもない一般コマン
ドであれば、そのコマンドを処理し割込みがら復帰する
。一般コマンドには、制御用プロセッサに移動指令コマ
ンドを送ったり、ファイルを管理するコマンド等がある
■If it is a general command that is neither an adjustment command nor a debunk command, it will process the command and return with an interrupt. General commands include sending a movement command to a control processor, commands for managing files, and the like.

〔発明の効果〕〔Effect of the invention〕

以上の説明から明らかなように、本発明によれば、制御
系の調整やデハック時には、容易に制御定数や制御変数
を変更できるとともに、制御系の動作時には誤って制御
定数や制御変数を変更することがないので、信頼性が向
上する。
As is clear from the above description, according to the present invention, control constants and control variables can be easily changed when adjusting or dehacking a control system, and control constants and control variables can be easily changed during operation of the control system. This improves reliability.

の例を示す図、第6図は関数発生器の発生する指令位置
rと指令速度Vの例を示す図、第7図は制御フローチャ
ートの例を示す図、第8図はホスト・プロセッサの処理
フローを示す図である。
6 is a diagram showing an example of the command position r and command speed V generated by the function generator, FIG. 7 is a diagram showing an example of a control flowchart, and FIG. 8 is a diagram showing the processing of the host processor. It is a figure showing a flow.

1・・・ホスト・プロセッサ、2・・・ホスト用メモリ
、3・・・コンソール、4・・・ディスク装g、5−1
と52・・・フリンプ・フロップ、6・・・共有メモリ
、7・・・制御用プロセッサ、8・・・カウンタ、9・
・・D/Aコンバータ、10・・・パワー・アンプ、1
1・・・エンコーダ、12・・・モータ、13・・・機
構部、A1ないしA3・・・共有メモリの分割領域。
DESCRIPTION OF SYMBOLS 1... Host processor, 2... Memory for host, 3... Console, 4... Disk unit, 5-1
and 52...flimp flop, 6...shared memory, 7...control processor, 8...counter, 9...
...D/A converter, 10...power amplifier, 1
DESCRIPTION OF SYMBOLS 1... Encoder, 12... Motor, 13... Mechanism part, A1 to A3... Divided area of shared memory.

特許出願人   富士通株式会社 代理人弁理士  京 谷 四 郎Patent applicant: Fujitsu Limited Representative Patent Attorney: Shiro Kyotani

【図面の簡単な説明】[Brief explanation of drawings]

Claims (1)

【特許請求の範囲】 ホスト計算機と制御用計算機の両者から読み書き可能な
共有メモリを持つディジタル・サーボ制御装置において
、 ホスト計算機からセット及びリセットできる第1のフラ
グと第2のフラグを有し、共有メモリの一部の領域A2
は第1のフラグがリセットされている時にはホスト計算
機からの書込みが禁止され、共有メモリの他の一部の領
域A3は、第2のフラグがリセットされている時に書込
みが禁止され、制御用計算機が行うサーボ制御の制御定
数を領域A2に格納すると共に、制御変数を領域A3に
格納し、 電源投入後の立上げ及びサーボ系の調整時には第1のフ
ラグをセットし、制御用計算機のデバッグ時には第2の
フラグをセットし、 それ以外の時には、第1のフラグ及び第2のフラグをリ
セットしておく ことを特徴としたディジタル・サーボ制御装置。
[Scope of Claims] A digital servo control device having a shared memory that can be read and written by both a host computer and a control computer, which has a first flag and a second flag that can be set and reset by the host computer, and has a shared memory that can be set and reset by the host computer. Part of memory area A2
When the first flag is reset, writing from the host computer is prohibited, and writing to another part of the shared memory area A3 is prohibited when the second flag is reset, and the control computer The control constants for the servo control performed by the controller are stored in area A2, and the control variables are stored in area A3.The first flag is set when starting up after turning on the power and when adjusting the servo system, and when debugging the control computer. A digital servo control device characterized by setting a second flag and resetting the first flag and the second flag at other times.
JP5877689A 1989-03-11 1989-03-11 Digital servo controller Pending JPH02238503A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5877689A JPH02238503A (en) 1989-03-11 1989-03-11 Digital servo controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5877689A JPH02238503A (en) 1989-03-11 1989-03-11 Digital servo controller

Publications (1)

Publication Number Publication Date
JPH02238503A true JPH02238503A (en) 1990-09-20

Family

ID=13093957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5877689A Pending JPH02238503A (en) 1989-03-11 1989-03-11 Digital servo controller

Country Status (1)

Country Link
JP (1) JPH02238503A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06288334A (en) * 1993-04-06 1994-10-11 Hitachi Ltd Control device for hydroelectric power station

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06288334A (en) * 1993-04-06 1994-10-11 Hitachi Ltd Control device for hydroelectric power station

Similar Documents

Publication Publication Date Title
US5163146A (en) System responsive to interrupt levels for changing and restoring clock speed by changing and restoring a register value
US5984499A (en) Method and apparatus for a numerical control system for processing multiple job streams
JP3467139B2 (en) Numerical control unit
JPH0429102B2 (en)
US5930141A (en) Method of controlling access to storage means in numerical-control system, and numerical-control system
JPH02238503A (en) Digital servo controller
JPH07104830B2 (en) Computer system and method of operating a computer system
Mustafa Microcomputer interfacing and applications
US7080353B2 (en) Addon mechanism for a control system based on a type data field
EP3885856B1 (en) Control system, control method, and drive device
JPS6319058A (en) Memory device
EP3822719A1 (en) Program development device and controller
JPH10240330A (en) Numerical controller
JP2877558B2 (en) Redundant programmable controller system
JPH0752409B2 (en) Process controller Single memory chip Shadowing technology
JPS60168206A (en) Numerical control device
JPS63138403A (en) Data transfer system
JP2522047B2 (en) Programmable controller for device control
JP3003197B2 (en) Robot numerical controller
JPH09114513A (en) Numerical control system
JP3335370B2 (en) Numerical control unit
KR0157456B1 (en) User determined function of robot controller
JP2000187621A (en) Scsi controller
JPH044455A (en) Memory access arbitration circuit
JPH0760330B2 (en) Combined control device