JPH02237167A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH02237167A
JPH02237167A JP5852689A JP5852689A JPH02237167A JP H02237167 A JPH02237167 A JP H02237167A JP 5852689 A JP5852689 A JP 5852689A JP 5852689 A JP5852689 A JP 5852689A JP H02237167 A JPH02237167 A JP H02237167A
Authority
JP
Japan
Prior art keywords
layer
type
semiconductor layer
conductivity type
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5852689A
Other languages
Japanese (ja)
Other versions
JP2605392B2 (en
Inventor
Atsushi Tominaga
淳 富永
Takashi Nakajima
貴志 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1058526A priority Critical patent/JP2605392B2/en
Publication of JPH02237167A publication Critical patent/JPH02237167A/en
Application granted granted Critical
Publication of JP2605392B2 publication Critical patent/JP2605392B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

PURPOSE:To avoid characteristics effect from a layer constitution formed on a p-n junction by forming an n<->-type diffusion layer on an upper part of a side surface of an n<+>-type emitter layer, and by forming a p-type diffusion layer whose impurity concentration is higher than that of a p-type base layer to an outside thereof. CONSTITUTION:In a section where a diode junction by a first semiconductor layer 4 of a first conductivity type and a second high concentration semiconductor layer 6 of a second conductivity type is in contact with an oxide film 10, a third low concentration semiconductor layer 7 of a second conductivity type whose impurity concentration is made fully lower than that of the second high concentration semiconductor layer 6 is formed to an upper area of a side surface of the second high concentration semiconductor layer 6, and a fourth high concentration semiconductor layer 8 of a first conductivity type whose impurity concentration is made higher than that of the first semiconductor layer 4 is formed to an outside thereof. Therefore, an interface where a diode junction is in contact with an oxide film at breakdown, that is, an electric field in an area near an interface of Si-SiO2 is relaxed, thereby producing the breakdown inside a bulk at the side of Si rather than in an interface of Si-SiO2. According to this constitution, a rise of a breakdown voltage as well as the deterioration of characteristics of a device can be reduced remarkably.

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、半導体装置に関し、さらに詳しくは、バイ
ボーラ集積回路において、逆方向電圧の印加により降伏
させて用いるツェナーダイオード構造の改良に係るもの
である。
DETAILED DESCRIPTION OF THE INVENTION (Industrial Application Field) The present invention relates to a semiconductor device, and more specifically, to an improvement in a Zener diode structure used in a bibolar integrated circuit by breaking down by applying a reverse voltage. be.

(従来の技術〕 従来例によるこの種のツェナーダイオードとして、こS
では、バイボーラ集積回路における縦型NPNトランジ
スタのエミッタとベースとを利用して形成さわるツェナ
ーダイオード(エミッタ・ペースツェナー)の模式的に
表わした断面構成を第2図に示す。
(Prior art) As a conventional example of this type of Zener diode, this S
FIG. 2 shows a schematic cross-sectional configuration of a Zener diode (emitter-paste Zener) formed using the emitter and base of a vertical NPN transistor in a bipolar integrated circuit.

この第2図の従来例構成において、 p型シリコン基板
l上には、エビタキシャル成長法によってn型エビタキ
シャル層2(以下,n型エピ層と呼ぶ)を堆積させ、か
つこのn型エビ層2内にボロンBなどを選択的に注入し
かつ熱拡散させてp型分離層3を形成してある。こへで
、このp型分離層3は、 n型エビ層2内にそれぞれに
形成される半導体素子間の分離をなす。
In the conventional configuration shown in FIG. 2, an n-type epitaxial layer 2 (hereinafter referred to as an n-type epitaxial layer) is deposited on a p-type silicon substrate l by an epitaxial growth method, and this n-type epitaxial layer 2 is A p-type isolation layer 3 is formed by selectively injecting boron B or the like into the layer 2 and thermally diffusing it. Here, this p-type separation layer 3 separates the semiconductor elements respectively formed within the n-type layer 2.

また、前記p型分離層3間でのn型エビ層2内の上層部
には、その中央部分にボロンイオンB4などを広く選択
的に注入しかつ拡散させてp型べ−ス層4を形成し、か
つこのp型ベース層4の一部分にあっても、ボロンBな
どを選択的に注入しかつ拡散させてp+型拡散層5を形
成してある。こ)で、このp1型拡散層5は、 p型ベ
ース層4と後述する金属配線とのコンタクト抵抗を低下
させるために設けられる。
Further, boron ions B4 and the like are widely and selectively implanted and diffused into the upper layer of the n-type layer 2 between the p-type separation layers 3 in the center thereof to form the p-type base layer 4. In addition, boron B or the like is selectively implanted and diffused into a portion of the p type base layer 4 to form a p+ type diffusion layer 5. This p1 type diffusion layer 5 is provided in order to reduce the contact resistance between the p type base layer 4 and a metal wiring described later.

そして、前記p型ベース層4の他の部分の上層部には、
同様に砒素イオンAs”などを選択的に注入しかつ拡散
させてn1型エミッタ層6を形成してある。こSで、こ
のn+型エミッタ層6は、その底面側および側面側にお
いてp型ベース層4との間にpn接合を形成する。
In the upper layer of the other part of the p-type base layer 4,
Similarly, arsenic ions As'' or the like are selectively implanted and diffused to form an n1 type emitter layer 6.This n+ type emitter layer 6 has a p type base on its bottom and side sides. A pn junction is formed between the layer 4 and the layer 4.

さらに,前記p“型拡散層5およびn+型エミッタ層6
を含むp型ベース層4と前記n型エビ層2との各上面に
は、一連のシリコン酸化膜10を被覆させると共に、こ
のシリコン酸化膜10に開穿させた各開孔10aを通し
て、これらのp+型拡散層5とnゝ型エミッタ層6との
それぞれに、各別の金属配線9を電気的に接続させ、か
つまた、これらの各金属配線9およびシリコン酸化膜I
Oの全面を、例えば、プラズマCVD法により 250
〜400℃程度の温度下で堆積させる耐湿性の高いプラ
ズマ窒化膜11によって保護被覆したものである。
Furthermore, the p" type diffusion layer 5 and the n+ type emitter layer 6
A series of silicon oxide films 10 are coated on the upper surfaces of the p-type base layer 4 containing Separate metal wirings 9 are electrically connected to each of the p+ type diffusion layer 5 and the n-type emitter layer 6, and each of these metal wirings 9 and the silicon oxide film I
For example, the entire surface of O is coated with 250
A protective coating is provided with a highly moisture-resistant plasma nitride film 11 deposited at a temperature of about 400°C.

なお、同図中.符号12は逆降伏を発生する領域である
In addition, in the same figure. Reference numeral 12 is a region where reverse breakdown occurs.

すなわち2以上の装置構成において、 p型ベース層4
とn+型エミッタ層6とのpn接合により、所期通りの
ツェナーダイオード構造を得るのである。
That is, in a device configuration of two or more, the p-type base layer 4
The desired Zener diode structure is obtained by the pn junction between the n+ type emitter layer 6 and the n+ type emitter layer 6.

またこyで、第3図には、前記ツェナーダイオード構造
でのp型ベース層4とn1型エミッタ層6との深さ方向
における不純物プロファイルを示してあって、同図中,
NDは口9型エミッタ層6におけるドナー濃度、NAは
p型ベース層4におけるアクセブタ濃度であり、第4図
には、同上ツェナーダイオードの電流■一電圧V特性を
示し、第5図には、同上ツエナーダイオードでの逆方向
電圧印加時間に対する降伏電圧v2の経時変化を示して
あって、ツェナーダイオードを逆方向降伏状態で使用?
続けた場合,逆方向降伏電圧が上昇してゆく状態を表わ
している。
Also, FIG. 3 shows impurity profiles in the depth direction of the p-type base layer 4 and the n1-type emitter layer 6 in the Zener diode structure, and in the figure,
ND is the donor concentration in the 9-type emitter layer 6, NA is the acceptor concentration in the p-type base layer 4, FIG. 4 shows the current-voltage V characteristics of the Zener diode, and FIG. It shows the change in breakdown voltage v2 with respect to the reverse voltage application time in the same Zener diode as above, and is the Zener diode used in a reverse breakdown state?
If this continues, the reverse breakdown voltage will increase.

一般的に、この種のバイボーラ集積回路内に設けらわる
ツェナーダイオードでは、通常の場合,縦型NPNトラ
ンジスタでのベースをアノード(p型ベース層4に対応
)とし、そのエミッタをカソード(n+型エミッタ層6
に対応)として、これらのアノードとカソード間に逆方
向電圧(カソードの電位をアノードの電位より高くとる
)を印加させたときの降伏電圧特性(第5図)を利用す
ることにより、これを定電圧回路とかサージ保護回路な
どに用いるのである。
Generally, in the Zener diode installed in this type of bipolar integrated circuit, the base of the vertical NPN transistor is the anode (corresponding to the p-type base layer 4), and the emitter is the cathode (n+ type Emitter layer 6
This can be determined by using the breakdown voltage characteristics (Figure 5) when a reverse voltage (the potential of the cathode is set higher than the potential of the anode) is applied between the anode and cathode. It is used in voltage circuits and surge protection circuits.

そして、前記構成による従来のツエナーダイオードは、
第3図に示すような不純物プロファイルを有しており、
その降伏電圧■2がベース濃度の高い領域でほX決めら
れるために、この従来例構成の場合には,第2図に示し
た基板側のシリコンとシリコン酸化膜lOとの間,つま
り.Si−SjO■の界面付近の蒙域部分l2において
、この場合での降伏現象を生ずることになる。
The conventional Zener diode with the above configuration is
It has an impurity profile as shown in Figure 3,
Since the breakdown voltage (2) is determined approximately by X in the region with a high base concentration, in the case of this conventional configuration, the breakdown voltage (2) is determined between the silicon and the silicon oxide film lO on the substrate side shown in FIG. In this case, a breakdown phenomenon occurs in the thin region l2 near the Si--SjO2 interface.

〔発明が解決しようとする課屈〕[The burden that the invention attempts to solve]

しかしながら、前記した構成による従来のツェナーダイ
オードでは、先にも述べたように、Si −SiO2の
界面付近の領域部分12において降伏現象を生じさせて
いるために、このSi−SiO2界面に対してあるダメ
ージを与えた状態で、第5図に示されているように、電
圧を印加し続けた場合,その影響によって降伏電圧v2
が徐々にJ:昇すると云う問題点がある。
However, in the conventional Zener diode having the above-mentioned configuration, as mentioned earlier, a breakdown phenomenon occurs in the region 12 near the Si-SiO2 interface, so that there is a certain As shown in Figure 5, if voltage is continued to be applied in a damaged state, the breakdown voltage v2 will increase due to its influence.
There is a problem that J: gradually increases.

こへで、第5図は、前記ツェナーダイオードに直流電圧
8■を印加し、電流密度100μA/μm2の電流を継
続して流したときの降伏電圧v2の経時変化を示してお
り、この場合のプラズマ窒化膜jl中の水素濃度は、約
5x 10”cm−3程度であるものと推定される。
Here, Fig. 5 shows the change over time in the breakdown voltage v2 when a DC voltage of 8 cm is applied to the Zener diode and a current with a current density of 100 μA/μm2 is continuously passed. The hydrogen concentration in the plasma nitride film jl is estimated to be about 5×10” cm −3 .

ところで、この第5図に示されている降伏電圧v2の経
時変化についてのメカニズムは、未だ解明されるに至っ
ていないが、これが印加電圧,電流密度,ベースの表面
濃度,およびプラズマ窒化膜中での水素濃度などに依存
することが判明しており、これらの各点からして、次の
ようなモデルが考えらねる。
By the way, the mechanism behind the change in breakdown voltage v2 over time shown in FIG. It has been found that it depends on hydrogen concentration, etc., and considering these points, the following model cannot be considered.

つまり、この従来例構成によるツェナーダイオードにお
いては、エミッタ(n+型エミッタ層6に対応)・ベー
ス(p型ベース層4に対応)接合に対して、逆方向に印
加さわる高電界により、電子および正孔が移動し、この
高エネルギーを得た電子および正孔(以下.ホットキャ
リアと呼ぶ)がシリコン酸化膜IOに注入される。また
こぎで、プラズマ窒化膜1lは、素子構成に対する保護
効果が大きいことから、集積回路の最終バシベーション
膜として欠かせない絶縁膜であるが、一方で、その膜中
に多量の水素を含んでいるために、膜形成後,比較的低
温による熱処理のみで、膜中に含まれている水素がシリ
コン酸化膜IOの領域にまで拡散されることになり、こ
のシリコン酸化膜10中に拡散された水素と、前記のよ
うにして同シリコン酸化膜10中に注入されるホットキ
ャリアとの間に次式の反応を生ずることになる。
In other words, in the Zener diode with this conventional configuration, electrons and positive The holes move, and the high-energy electrons and holes (hereinafter referred to as hot carriers) are injected into the silicon oxide film IO. In addition, the plasma nitride film 1l is an indispensable insulating film as the final passivation film of an integrated circuit because it has a large protective effect on the element structure, but on the other hand, it contains a large amount of hydrogen. Therefore, after the film is formed, hydrogen contained in the film is diffused into the silicon oxide film IO region only by heat treatment at a relatively low temperature. The following reaction occurs between hydrogen and the hot carriers injected into the silicon oxide film 10 as described above.

e−+ h”+ 82  −+ 28 そして、この注入さわる電子と正孔との結合エネルギー
が、同式のようにH2分子の結合(ト1{の結合エネル
ギーは、約4.5eVである)を切る働きをなし、かつ
このようにして解離されたH原子が、Si−Sin.の
界面で、 Si}1+++→Si’+}+2 なる反応によって、界面準位となる55” ( 3僅の
Si)を発生する。
e−+ h”+ 82 −+ 28 Then, the binding energy of this injected electron and hole is the bond of H2 molecule (the binding energy of t1 is about 4.5 eV) as shown in the same equation. The H atoms dissociated in this way form an interface level at the Si-Sin interface through the reaction Si}1+++→Si'+}+2. Si) is generated.

すなわち,このようにホットキャリアの注入によってア
クセブタ型の界面準位が発生すると、エミッタ(n+型
エミッタ層6に対応》 ・ベース(p型ベース層4に対
応)接合でのSi− Sin2の界面付近の電界が緩和
され、第5図に見られるように、その降伏電圧■2が高
くなるのである。
In other words, when an acceptor type interface state is generated by injection of hot carriers in this way, the emitter (corresponding to the n+ type emitter layer 6) and base (corresponding to the p type base layer 4) near the Si-Sin2 interface at the junction. The electric field is relaxed, and as seen in FIG. 5, the breakdown voltage (2) becomes higher.

この発明は、従来のこのような問題点を解消するために
なされたもので、その目的とするところは、pn接合上
に形成されるシリコン酸化膜とかプラズマ窒化膜などの
層構成によって特性上の影響を受けることなく、安定な
定電圧を得られるようにした,この種の半導体装置,こ
Sでは、ツエナーダイオー・ドを提供することである。
This invention was made to solve these conventional problems, and its purpose is to improve the characteristics by using a layer structure such as a silicon oxide film or a plasma nitride film formed on the pn junction. This type of semiconductor device, which allows a stable constant voltage to be obtained without being affected by any influence, provides a Zener diode.

〔a題を解決するための手段〕[Means for solving problem a]

前記目的を達成するために、この発明に係る半導体装置
は、ダイオードを構成するp型ベース層,およびその内
部のn+型エミッタ層によるpn接合部にあって、n+
型エミッタ層の側面上郎にn一型拡散層,およびその外
側にp型ベース層よりも高不純物濃度のp型拡散層をそ
れぞれに形成させたものである。
In order to achieve the above object, a semiconductor device according to the present invention has an n+
An n-type diffusion layer is formed on the side surface of the type emitter layer, and a p-type diffusion layer having an impurity concentration higher than that of the p-type base layer is formed outside of the n-type diffusion layer.

すなわち,この発明は、第1導電型の第1の半導体層と
、この第1の半導体層内に選択的に形成された第2導電
型の第2の高濃度半導体層との接合によるダイオードを
有し、こわらの第1.第2の各半導体層上を酸化膜で絶
縁させ、かつこの酸化股上をプラズマ窒化膜で保護被覆
させた構成において、前記第2導電型の第2の高濃度半
導体層の側面上部に、この第2の高濃度半導体層よりも
不純物濃度を充分に低くした第2導電型の第3の低濃度
半導体層,およびその外側に、前記第1導電型の第1の
半導体層よりも不純物濃瓜を高く?た第1導電型の第4
の高濃度半導体層をそわぞれに形成させたことを特徴と
する半導体装置である。
That is, the present invention provides a diode formed by a junction between a first semiconductor layer of a first conductivity type and a second high concentration semiconductor layer of a second conductivity type selectively formed within the first semiconductor layer. First of all, I have a hard time. In the structure in which the tops of the second semiconductor layers are insulated with an oxide film and the tops of the oxide layers are protectively coated with a plasma nitride film, the second semiconductor layer is insulated on the upper side of the second high-concentration semiconductor layer of the second conductivity type. A third low concentration semiconductor layer of a second conductivity type having an impurity concentration sufficiently lower than that of the second high concentration semiconductor layer, and a third low concentration semiconductor layer of a second conductivity type having an impurity concentration higher than that of the first semiconductor layer of the first conductivity type on the outside thereof. high? The fourth conductivity type
This is a semiconductor device characterized in that high-concentration semiconductor layers are individually formed.

〔作   用〕[For production]

すなわち,この発明においては、第1導電型の第1の半
導体層,および第2導電型の第2の高濃度半導体層によ
るダイオード接合が酸化膜に接する部分にあって、第2
の高濃度半導体層の側面上部に、この第2の高濃度半導
体層よりも不純物濃度を充分に低くした第2導電型の第
3の低濃度半導体層と、その外側に、第1の半導体層よ
りも不純物濃度を高くした第1導電型の第4の高濃度半
導体層とをそれぞれに形成させたので、降伏時における
ダイオード接合の酸化膜に接する界面,っまりSi−S
in,+の界面付近の電界が緩和され、その降伏がこの
Si−SiO■界面よりもSi側のバルク内で生ずるよ
うになり、帰伏電圧の上昇,ひいては、装置特性の劣化
を格段に低減させ得る。
That is, in the present invention, the diode junction formed by the first semiconductor layer of the first conductivity type and the second high-concentration semiconductor layer of the second conductivity type is in contact with the oxide film;
A third low-concentration semiconductor layer of the second conductivity type having a sufficiently lower impurity concentration than the second high-concentration semiconductor layer is provided on the upper side of the high-concentration semiconductor layer, and a first semiconductor layer is provided outside of the third low-concentration semiconductor layer of the second conductivity type. Since a fourth high-concentration semiconductor layer of the first conductivity type with a higher impurity concentration than the Si-S
The electric field near the in,+ interface is relaxed, and breakdown occurs within the bulk on the Si side of this Si-SiO■ interface, significantly reducing the rise in feedback voltage and, by extension, the deterioration of device characteristics. can be done.

〔実 施 例〕〔Example〕

以下、この発明に係る半導体装置の−実施例につき、第
1図を参照して詳細に説明する。
Hereinafter, embodiments of a semiconductor device according to the present invention will be described in detail with reference to FIG.

第1図はこの実施例によるツェナーダイオードを通用し
た半導体装置の概要構成を模式的に示す断面図であり、
この第1図実施例構成において、前記した第2図従来例
構成と同一符号は同一または相当部分を示している。
FIG. 1 is a sectional view schematically showing the general structure of a semiconductor device using a Zener diode according to this embodiment.
In the configuration of the embodiment shown in FIG. 1, the same reference numerals as in the prior art configuration shown in FIG. 2 indicate the same or corresponding parts.

すなわち,この第1図に示す実施例構成においても、 
p型シリコン基板1上には、エビタキシャル成長法によ
り n型エピ層2を堆積させ、かつこのn型エビ層2内
にボロンBなどを選択的に注入しかつ拡散させて半導体
素子間の分贋ななすためのp型分離層3を形成してある
That is, even in the embodiment configuration shown in FIG.
An n-type epitaxial layer 2 is deposited on a p-type silicon substrate 1 by an epitaxial growth method, and boron B or the like is selectively implanted and diffused into this n-type epitaxial layer 2 to create a separation between semiconductor elements. A p-type separation layer 3 is formed to prevent counterfeiting.

そして、前記p型分離層3間でのn型エビ層2の上層中
央部分には、こ1でも、ボロンイオンB+などを広く選
択的に注入しかつ拡散させてp型べ一ス層4を形成する
と共に、このp型ベース層4の一部分に、ボロンBなど
を選択的に注入しかつ拡散させてコンタクト抵抗を低下
させるためのρ1型拡散層5を形成し、さらに、他の部
分の上層部に、砒素イオンAs”″などを選択的に注入
し拡散させてρ型ベース層4との間にpn接合をもつn
4型エミッタ層6を形成してある。
In this case, boron ions B+ and the like are widely and selectively implanted and diffused into the upper central part of the n-type base layer 2 between the p-type separation layers 3 to form the p-type base layer 4. At the same time, in a part of this p-type base layer 4, a ρ1-type diffusion layer 5 is formed in which boron B or the like is selectively implanted and diffused to lower the contact resistance. By selectively implanting and diffusing arsenic ions, etc., into the ρ-type base layer 4, an n
A 4-type emitter layer 6 is formed.

また、前記n+型エミッタ層6での側面の」二部にあっ
て、このn1型エミッタ層6よりもドナー濃度NDを充
分に低くしたロー型拡散層7,およびこのn′″型拡散
層7の外側に,前記p型ベース層4よりもアクセブタ濃
度らを高くしたp型拡散層8をそれぞれに形成させ、こ
れらのp型ベース層4と、ロー型拡散層7,およびp型
拡散層8を含むn′″型エミッタ層6とのpn接合によ
ってツエナーダイオードを構成させる。
Further, there is a low type diffusion layer 7 which is located on the side surface of the n+ type emitter layer 6 and has a donor concentration ND sufficiently lower than that of the n1 type emitter layer 6, and this n'' type diffusion layer 7. A p-type diffusion layer 8 having a higher acceptor concentration than the p-type base layer 4 is formed on the outside of the p-type base layer 4, the low-type diffusion layer 7, and the p-type diffusion layer 8. A Zener diode is constituted by a pn junction with an n''' type emitter layer 6 containing .

こSで、前記n一型拡散層7,およびp型拡牧層8につ
いては、まず、 n型不純物を多量に含んで選択的に設
けられるポリシリコンからの拡散によって前記n+型エ
ミッタ層6を形成させた上で、続いて、このポリシリコ
ンをマスクに用い、例えば、このn+型エミッタ層6の
周囲にあって、高濃度のρ型不純物と低濃度のn型不純
物とをそれぞ打選択的に拡散させることにより、これら
を容易に形成し得る。
In this step, for the n-type diffusion layer 7 and the p-type expansion layer 8, first, the n+-type emitter layer 6 is formed by diffusion from selectively provided polysilicon containing a large amount of n-type impurities. Then, using this polysilicon as a mask, for example, a high concentration ρ type impurity and a low concentration n type impurity are selectively implanted around the n+ type emitter layer 6. These can be easily formed by diffusion.

そしてまた、前記p型ベースN 4 , p ”型拡散
層5およびn0型エミッタ層6の各上面には、これら各
層4,5でのpn接合のn一型拡散層7,およびp型拡
散層8を含んで一連のシリコン酸化膜10を被覆させる
と共に、このシリコン酸化膜10に開穿させた各開孔1
0aを通して、前記p0型拡散層5とn+型エミッタ層
6とのそれぞれに、各別の金属配線9を電気的に接続さ
せ、さらに、これらの各金属配線9およびシリコン酸化
膜IOの全面を、例えば、プラズマCVD法により 2
50〜400℃程度の温度下で堆積させる耐湿性の高い
プラズマ窒化膜11によって保護被覆したものである。
Furthermore, on each upper surface of the p-type base N 4 , p''-type diffusion layer 5 and n0-type emitter layer 6, an n-type diffusion layer 7 and a p-type diffusion layer of the pn junction in each of these layers 4 and 5 are provided. 8 and covered with a series of silicon oxide films 10, and each opening 1 made in this silicon oxide film 10.
Separate metal wirings 9 are electrically connected to each of the p0 type diffusion layer 5 and the n+ type emitter layer 6 through 0a, and further, the entire surface of each of these metal wirings 9 and the silicon oxide film IO is For example, by plasma CVD method 2
A protective coating is provided by a highly moisture-resistant plasma nitride film 11 deposited at a temperature of about 50 to 400°C.

従って、前記のようにして構成されるツェナーダイオー
ド構造においては、 p型ベース層4との間にpn接合
を形成するn3型エミッタ層6の側面上部に、このロ“
型エミッタ層6よりも充分に不純物濃度を低くしたn一
型拡散層7を、また、このロー型拡散層7の外側に、 
ρ型ベース層4よりも不純物濃度を高くしたp型拡散層
8をそれぞれに形成させたので、降伏時におけるpn接
合のシリコン酸化膜によるSi−Sin2の界面付近の
電界が緩和され、その降伏がこのSi−Sin2界面よ
りもSi側のバルク内で生ずるようになって、シリコン
酸化膜中ヘのキャリアの注入を著るしく低減させ得るも
のであり、この結果,界面準位などの発生を効果的に抑
制して、この界面準位などの影響によるベース層表面の
空乏化,ひいては,ツェナー降伏電圧の経時変化を防止
でき、装置の信頼性を格段に向上し得るのである。
Therefore, in the Zener diode structure constructed as described above, this rod is placed on the upper side of the n3 type emitter layer 6 which forms a pn junction with the p type base layer 4.
An n-type diffusion layer 7 whose impurity concentration is sufficiently lower than that of the type emitter layer 6 is formed on the outside of this low-type diffusion layer 7.
Since a p-type diffusion layer 8 with a higher impurity concentration than the ρ-type base layer 4 is formed in each of them, the electric field near the Si-Sin 2 interface due to the silicon oxide film of the p-n junction at the time of breakdown is relaxed, and the breakdown is This phenomenon occurs within the bulk on the Si side of the Si-Sin2 interface, and can significantly reduce the injection of carriers into the silicon oxide film.As a result, the generation of interface states is effectively suppressed. This makes it possible to prevent depletion of the surface of the base layer due to the influence of the interface states and the like, and to prevent changes in the Zener breakdown voltage over time, thereby significantly improving the reliability of the device.

なお、前記実施例構成においては、ベース・エミッタツ
ェナーダイオードの場合について述べたが、p+型拡散
層5・エミッタの組み合せであってもよく、また、この
実施例構成では、n 4− p接合の場合であるが、p
 4− n接合であってもよいことは勿論である。
In the above example configuration, the case of a base-emitter Zener diode was described, but a combination of a p + type diffusion layer 5 and an emitter may also be used. If p
Of course, a 4-n junction may also be used.

〔発明の効果〕〔Effect of the invention〕

以ト詳述したように、この発明によれば、第1導電型の
第1の半導体層と、この第1の半導体層内に選択的に形
成された第2導電型の第2の高濃度半導体層との接合に
よるダイオードを有し、こ?らの第1,第2の各半導体
層上を酸化膜で絶縁させ、かつこの酸化膜上をプラズマ
窒化膜で保護被覆させた半導体装置の構成において、こ
れらの第1の半導体層と第2の高濃度半導体層とのダイ
才一ド接合が酸化膜に接する部分で、第2の高濃度半導
体層の側面上部に、これよりも不純物濃度を充分に低く
した第2導電型の第3の低濃度半導体層,およびその外
側に、第1の半導体層よりも不純物濃度を高くした第1
導電型の第,4の高濃度半導体層をそれぞれに形成させ
たから、降伏時でのダイオード接合の酸化膜に接する界
面付近,つまり、Si−SiO■の界面付近の電界が緩
和されて、このSi−Si02界面よりもSi側のバル
ク内で降伏を生じさせ、これにより酸化膜中ヘのキャリ
アの注入を良好に低減して、界面準位などの発生を効果
的に抑制でき、結果的にツェナー降伏電圧の経時変化を
有効に防止して、装置の信頼性を向上し得るものであり
、また、構造自体も比較的簡単で容易かつ安価に提供で
きるなどの優れた特長を有するものである。
As described in detail above, according to the present invention, a first semiconductor layer of a first conductivity type and a second highly doped semiconductor layer of a second conductivity type selectively formed in the first semiconductor layer are formed. It has a diode by junction with a semiconductor layer, and this? In the structure of a semiconductor device in which the first and second semiconductor layers are insulated with an oxide film and the oxide film is protectively coated with a plasma nitride film, the first semiconductor layer and the second semiconductor layer are At the part where the die junction with the high-concentration semiconductor layer contacts the oxide film, a third low-conductivity layer of the second conductivity type with a sufficiently lower impurity concentration is placed on the upper side of the second high-concentration semiconductor layer. a first semiconductor layer having a higher impurity concentration than the first semiconductor layer, and a first semiconductor layer having a higher impurity concentration than the first semiconductor layer.
Since the conductivity type and fourth high-concentration semiconductor layers are formed respectively, the electric field near the interface in contact with the oxide film of the diode junction at breakdown, that is, near the Si-SiO2 interface, is relaxed, and this Si - Breakdown occurs within the bulk on the Si side of the Si02 interface, thereby effectively reducing the injection of carriers into the oxide film and effectively suppressing the generation of interface states.As a result, Zener It can effectively prevent changes in breakdown voltage over time and improve the reliability of the device, and has excellent features such as being relatively simple in structure and can be provided easily and inexpensively.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例によるツェナーダイ才一ド
を適用した半導体装置の概要構成を模式的に示す断面図
であり、また、第2図は従来例によるツェナーダイオー
ドを適用した半導体装置の概要構成を模式的に示す断面
図、第3図は同上ツェナーダイオード構造でのp型ベー
ス層とn4−型エミッタ層との深さ方向における不純物
プロファイルを示すグラフ、第4図は同上ツェナーダイ
オードの電流一電圧特性図、第5図は同上ツエナーダイ
オードでの逆方向電圧印加時間に対する降伏電圧の経時
変化を示すグラフである。 l・・・・p型シリコン基板、2・・・・n型エビタキ
シャル層、3・・・・p型分離層、4・・・・p型ベー
ス層(第1導電型の第1の半導体層)、5・・・・p+
型拡散層、6・・・・n+型エミッタ層(第2導電型の
第2の高濃度半導体層)、7・・・・n一型拡散層(第
2導電型の第3の低濃度半導体層)、8・・・・p型拡
散層(第1導電型の第4の高濃度半導体層)、9・・・
・金属配線、10・・・・酸化膜、it・・・・プラズ
マ窒化膜、12・・・・逆降伏を発生する領域。 第1図
FIG. 1 is a cross-sectional view schematically showing the general structure of a semiconductor device using a Zener diode according to an embodiment of the present invention, and FIG. 2 is a cross-sectional view of a semiconductor device using a conventional Zener diode. FIG. 3 is a cross-sectional view schematically showing the general structure. FIG. 3 is a graph showing the impurity profile in the depth direction of the p-type base layer and n4- type emitter layer in the Zener diode structure as described above. FIG. The current-voltage characteristic diagram, FIG. 5, is a graph showing the change over time of the breakdown voltage with respect to the reverse voltage application time in the same Zener diode. l...p-type silicon substrate, 2...n-type epitaxial layer, 3...p-type separation layer, 4...p-type base layer (first semiconductor of first conductivity type) layer), 5...p+
type diffusion layer, 6... n+ type emitter layer (second high concentration semiconductor layer of second conductivity type), 7... n1 type diffusion layer (third low concentration semiconductor layer of second conductivity type). layer), 8... p-type diffusion layer (first conductivity type fourth high concentration semiconductor layer), 9...
-Metal wiring, 10...Oxide film, IT...Plasma nitride film, 12...Region where reverse breakdown occurs. Figure 1

Claims (1)

【特許請求の範囲】[Claims] 第1導電型の第1の半導体層と、この第1の半導体層内
に選択的に形成された第2導電型の第2の高濃度半導体
層との接合によるダイオードを有し、これらの第1、第
2の各半導体層上を酸化膜で絶縁させ、かつこの酸化膜
上をプラズマ窒化膜で保護被覆させた構成において、前
記第2導電型の第2の高濃度半導体層の側面上部に、こ
の第2の高濃度半導体層よりも不純物濃度を充分に低く
した第2導電型の第3の低濃度半導体層、およびその外
側に、前記第1導電型の第1の半導体層よりも不純物濃
度を高くした第1導電型の第4の高濃度半導体層をそれ
ぞれに形成させたことを特徴とする半導体装置。
It has a diode formed by a junction between a first semiconductor layer of a first conductivity type and a second high concentration semiconductor layer of a second conductivity type selectively formed within the first semiconductor layer. 1. In a configuration in which each of the second semiconductor layers is insulated with an oxide film, and the oxide film is protectively coated with a plasma nitride film, on the upper side surface of the second high concentration semiconductor layer of the second conductivity type. , a third low-concentration semiconductor layer of a second conductivity type having an impurity concentration sufficiently lower than that of the second high-concentration semiconductor layer; A semiconductor device characterized in that a fourth highly doped semiconductor layer of a first conductivity type with a high concentration is formed respectively.
JP1058526A 1989-03-10 1989-03-10 Semiconductor device Expired - Fee Related JP2605392B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1058526A JP2605392B2 (en) 1989-03-10 1989-03-10 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1058526A JP2605392B2 (en) 1989-03-10 1989-03-10 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH02237167A true JPH02237167A (en) 1990-09-19
JP2605392B2 JP2605392B2 (en) 1997-04-30

Family

ID=13086874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1058526A Expired - Fee Related JP2605392B2 (en) 1989-03-10 1989-03-10 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2605392B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5486709A (en) * 1992-03-27 1996-01-23 Agency Of Industrial Science & Technology Surge protection device
JP2013258361A (en) * 2012-06-14 2013-12-26 Renesas Electronics Corp Semiconductor device and manufacturing method of the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5756784A (en) * 1980-09-24 1982-04-05 Tokyo Shibaura Electric Co Spacer
JPS58197856A (en) * 1982-05-14 1983-11-17 Nec Corp Semiconductor device
JPS59100580A (en) * 1982-11-12 1984-06-09 フエアチアイルド・カメラ・アンド・インストルメント・コ−ポレ−シヨン Buried zener diode
JPS61294827A (en) * 1985-06-21 1986-12-25 Nec Corp Manufacture of semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5756784A (en) * 1980-09-24 1982-04-05 Tokyo Shibaura Electric Co Spacer
JPS58197856A (en) * 1982-05-14 1983-11-17 Nec Corp Semiconductor device
JPS59100580A (en) * 1982-11-12 1984-06-09 フエアチアイルド・カメラ・アンド・インストルメント・コ−ポレ−シヨン Buried zener diode
JPS61294827A (en) * 1985-06-21 1986-12-25 Nec Corp Manufacture of semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5486709A (en) * 1992-03-27 1996-01-23 Agency Of Industrial Science & Technology Surge protection device
JP2013258361A (en) * 2012-06-14 2013-12-26 Renesas Electronics Corp Semiconductor device and manufacturing method of the same

Also Published As

Publication number Publication date
JP2605392B2 (en) 1997-04-30

Similar Documents

Publication Publication Date Title
US5349225A (en) Field effect transistor with a lightly doped drain
US4160991A (en) High performance bipolar device and method for making same
JP2995723B2 (en) Vertical current semiconductor device using wafer bonding and method of manufacturing the same
US3955269A (en) Fabricating high performance integrated bipolar and complementary field effect transistors
KR950006479B1 (en) Laieral transistor
CN100552919C (en) The manufacture method of semiconductor device and structure thereof
EP0057024B1 (en) Semiconductor device having a safety device
EP0744769A2 (en) MOS gate type power transistors
JPH07508371A (en) Threshold adjustment in vertical DMOS devices
EP1394860B1 (en) Power devices with improved breakdown voltages
US4081292A (en) Method of manufacturing a semi-insulating silicon layer
US4375717A (en) Process for producing a field-effect transistor
US6261932B1 (en) Method of fabricating Schottky diode and related structure
US4724221A (en) High-speed, low-power-dissipation integrated circuits
US5081518A (en) Use of a polysilicon layer for local interconnect in a CMOS or BICMOS technology incorporating sidewall spacers
JPH02237167A (en) Semiconductor device
JP2518372B2 (en) Semiconductor device
JPH0233976A (en) Zener diode
EP0281032B1 (en) Semiconductor device comprising a field effect transistor
JPH0318064A (en) Aluminum-boron p well
US5869864A (en) Field effect controlled semiconductor component
JP2569785B2 (en) Semiconductor device
US10424578B2 (en) Semiconductor device and method of manufacturing the same
JP2006165370A (en) Semiconductor device and its manufacturing method
JPH02103936A (en) Semiconductor device

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees