JPH0223427A

JPH0223427A - パーソナルコンピュータ

Info

Publication number: JPH0223427A
Application number: JP63174414A
Authority: JP
Inventors: Makoto Sakai; 誠酒井
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1988-07-13
Filing date: 1988-07-13
Publication date: 1990-01-25

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明はＡ−ソナルコンピエータに関する。

（従来の技術）従来、ノ臂−ソナルコンビエータが持つＢＩＯＳ（基本
入出力制御システム）が収納される記憶媒体はＲＯＭで
あシ、−旦内容を書込んだ後、後から書き換えることは
できなかった。また、そのＲＯＭは主にＣＰＵ基板上に
実装され、それはソケットを用いて変換できるよう罠な
っているか、あるいは直接基板にハンダ付けされていた
。

（発明が解決しようとする課題）上述したように、ＢｉＯ２がＲＯＭに書込まれ書換え不
能のため、バグ修正やバージョンアップなどを行う場合
には、ＲＯＭそのものを取り替える必要がある′。その
場合、システムを分解した）、最悪、ハンダ付けされた
ＲＯＭをはずしたシしなければならず、特に製品が市場
に出回りた後ではそれらを行うのは非常に困難でｓｂユ
ーデが簡単に交換することができない等の問題があった
。

本発明は上記事情に鑑みてなされたものであり、ＢｉＯ
８をＲＡＭに置換えることにょシ、バグ修正やパージｌ
ンアッゾなどを行う場合でもハードウェアを改造するこ
となくソフト的な方法でそれを置き換えられ、また通常
の使用状態ではＲＡＭであることを意識させない（す々
わち従来のＲＯＭと同じ扱いができる）環境を実現する
パーンナルコンピュータを提供することを目的とする。

［発明の構成コ（課題を解決するための手段）システム立上がり時のみに使用され、ＢｉＯ８を有効に
するための一連のシーケンスを含−１）プログラムを格
納したＲＯＭと、上記ＢＩＯＳ（初期化ルーチン：　Ｉ
ＲＴを含む）の一部内容写しが格納されるスタティック
ＲＡＭと、電源ＯＦＦ時に上記スタティックＲＡＭ、の
内容を保持するバッテリーバックアップ回路と、・電源
ＯＮと共に上記ＲＯＭを選択し、ＲＯＭに格納された命
令によって上記スタティックＲＡＭを選択指示するレジ
スタと、上記ＳＲＡＭのライト動作の禁止・許可、がプ
ログラマブルに設定されるレジスタと、上記２つのレジ
スタを不当なアクセスから守るプロテクト回路とを具備
し、電源ＯＮと共に上記ＲＯＭ内のプログラムを実行し
、電源ＯＦＦ時にバッテリーバックアップされていた上
記ＳＲＡＭ内に正当なＢＩＯＳが格納されている場合に
はそちらへ実行を移し、そうでない場合には正当なり　
ＩＯ８を上記ＳＲＡＭへインストールするための動作を
行う構成としたものである。

（作用）上記構成とすることによシ、バッテリーバックアップさ
れたＳＲＡＭにもＢ　ＩＯ８の内容を保持する。

電源ＯＮと共にＲＯＭを選択するようにセットされるレ
ジスタによシ、ＲＯＭ内のプログラムを実行する。ＲＯ
Ｍのプログラムは（必要であれば）　ＳＲＡＭの領域と
重ならないところに自身を移す。その後レジスタによ、
ｊｊ）、ＳＲＡＭを見えるようにする。同時に元のＲＯ
Ｍは見えなくなる。プログラムはＳＲＡＭ０内容をチエ
ツクし、Ｂ　ＩＯ８が正当なものであるか否かを判断す
る。ＢｉＯ８が正当なものである場合、プログラムはＢ
ｉＯ２側のエントリーポイント（ＩＲＴ　）へ実行を移
す。このときＲＯＭはレジスタによシ見えなくなってお
シ、ＳＲＡＭはレジスタにょシ書き込み禁止となってい
る。ＢｉＯ８が不当なものである場合、プログラムは外
部装置（ＦＤなど）から正当なＢＩＯＳを読み込む。こ
のときＳＲＡＭはレジスタによシ書き込み許可となシ、
読み込み終了後、書き込み禁止とする。その後プログラ
ムはＢｉＯ２側へ移る（通常動作と同じ）。処理がＢｉ
Ｏ８へ移りているとキハ、上記レジスタ群はプロテクト
回路によシューザからの不当なアクセスに対し、防御さ
れている。

このことによシ、バグ修正やバージロンアップを行う場
合でもハードウェアを改造する必要がなくなシ、柔軟性
のある使用を実現できるパーソナルコンビ具−夕を提供
できる。

（実施例）以下、図面を使用して本発明の実施例について詳細に説
明する。

第１図は本発明の実施例を示すブロック図である。

因において、１１はシステム立ち上が９時のみに使用さ
れ、　ＢｉＯ８を有効にするための一連のシーケンスを
含む７’ｏグラムが格納されるＲＯＭである。

１２は、ＢｉＯ８（システム初期化ルーチン：　ＩＲＴ
を含む）の一部内容写しが格納されるスタックＲＡＭで
ある。１３は、電源ＯＦＦ時にＳＲＡＭ　１２の内容を
保持するバッテリーバックアップ回路である。

１４は、電源ＯＮと共にＲＯＭＩＩによる制御を選択し
、レジスタ書き込み命令によってＳＲＡＭ　１２を選択
するレジスタ、１５は、ＳＲＡＭ　１２に対するライト
動作を禁止・許可するレジスタである。１６は、レジス
タ１４．１５を不当なアクセスから守るプロテクト回路
である。１７はプロテクト回路１６によシ、レジスタ１
４．１５の書き込み動作を禁止・許可するダートである
。

第２図は本発明実施例の動作を概念的に示した図であυ
、具体的にはＣＰＵのメモリ空間および、実行の順序を
メそリマップ上で示した図である。

ここで符号２１は、ＣＰＵが管理するメモリ空間を示す
。符号２２は、ＲＯＭが占めるメモリ空間、符号２３は
、ＳＲＡＭが占めるメモリ空間であシ、両者は同一アド
レスに重なって存在している。符号２４は、ＲＯＭ　２
２内のプログラムが使用する最少限のＲＡＭ領域であ夛
、ＳＲＡＭ　２３の領域と重ならないところであれば、
どこにあっても良い。

矢印は、ＣＰＵによる命令実行の順序を示している。電
源ＯＮ後ＣＰＵはＲＯＭ　２２内のプログラムを実行し
、それはＲＡＭ領域２４にコピーされ、処理はそちらへ
移る。ＲＡＭ領域２４内のプログラムでＲＯＭ　２２と
ＳＲＡＭ　２３の切シ替えが行われ、最終的に処理はＳ
ＲＡＭ　２３へと移る。あるいは、外部からＳＲＡＭ　
２３へＢｉＯ２がインストールされる。

以下、本発明実施例の動作について詳細に説明する。

電源ＯＦＦ時、ＳＲＡＭ　１２の内容は、バッテリーバ
ックアップ回路１３にょシ保持されている。

電源ＯＮによシレジスタ１４がリセットされる。

ＲＯＭＪＪとＳＲＡＭ　１２は同一アドレスに配置され
ているが、レジスタ１４によ＃）ＲＯＭが選択されてい
るので、　ＣＰＵはＲＯＭ　１１のプログラムの実行を
始める。

プログラムは先ず、本動作に必要な最少限のハードフェ
ア（ディスグレイやフロッピーディスクコントローラ等
）の初期化を行う。さらに本動作に必要な最少限のＲＡ
Ｍ　（メインメモリ）のテストを行う。

この初期化及びメモリテストでエラーとなりた場合には
、その旨をデイスプレィ画面に表示するなどして、ＣＰ
Ｕは以降の命令実行を中止する。

正常な場合にはＲＯＭＩＩの内容（即ち自分自身）をＲ
ＡＭヘコピーし、続く処理をＲＡＭへ移す。

これ以降、ＲＯＭ　Ｊ　１は不要となる。

そこでレジスタ１４をセットすることにょシ、ＲＯＭＪ
Ｊの裏に隠れていたＳＲＡＭ　１２の内容を呼び出す。

同時にＲＯＭＪＪはＳＲＡＭ　Ｊ　２の裏に隠れて見え
なくなる。

続いてプログラムはＳＲＡＭ　１２の内容の正当性をチ
エツクする。

このチエツクはＳＲＡＭ　１２内に正しいＢｉＯ２が格
納されているかを調べるためのものでおる。ただしこの
チエツクはあくまで「ＳＲＡＭの内容が破壊されていな
いか」であって、ＢｉＯ２そのものの正当性をチエツク
するものではない。

ＳＲＡＭ　１２の内容が破壊される原因はいろいろ考え
られるが、例えば「バッテリーの消耗などで電源ＯＦＦ
時のＳＲＡＭのバックアップ機能が動かなかりた」、「
初めて使用でまだＳＲＡＭ内にＢｉＯ２がインストロー
ルされていない」、「ユーザの誤りた操作によりＳＲＡ
Ｍの内容を破壊した」等である。

ここでのチエツクの方法はいろいろ考えられるが、もっ
とも簡単な方法はチエツクサムによるものである。しか
しこれはあまシ良いチエツク法とは言えないので、少な
くともＣＲＣチエツク以上を行った方がよい。ただし誤
シ訂正までは必要無い。当然これらチエツクの基準値（
チエツクサム値）もＳＲＡＭ　１２に格納しておく。

このチエツクでＳＲＡＭ　１２の内容に問題がないこと
が解ると、プログラムはレジスタ１５にょシＳＲＡＭ　
Ｊ　２を書き込み禁止とする。または電源ＯＮと同時に
書き込み禁止となりていても良い。その後プログラムは
ＳＲＡＭ　Ｊ　Ｂ内のＢＩＯＳ（ＣＰＵ　カミ源ＯＮ後
に実行を開始するアドレス、通常はＩＲＴへの入口）へ
実行を移す。これ以降は通常の処理（システム立ち上げ
）となシ、ＲＯＭＩＩからＲＡＭヘコピーしたプログラ
ムはもはや必要無い。

さて、ＳＲＡＭ　１２の正当性チエツクで「否」と出る
と、プログ２ムは正当なりＩＯ８のインストール処理を
行う。この処理はいろいろ考えられるが、−船釣にはＦ
ＤＤなどの外部装置からＢｉＯ２を読み込む。

この作業はユーザの手助けが必要である。プログラムは
デイスプレィ画面に、ｒ　ＢｉＯ２がインストロールさ
れていない」旨のメツセージ金表示し、続いてｒ　ＦＤ
ＤにＢｉＯ２の入ったＦＤをセットせよ」などのメツセ
ージを表示し、フロッピーディスク（Ｆ　Ｄ　）　７５
Ｚセツトされるのを持つ。ユーザは指定されたＦＤをセ
ットする。その後、グロダラムは、先ずＳＲＡＭ　１２
をレジスタ１５によシ書き込み可能な状態とし、ＦＤか
らＳＲＡＭ　１２ヘデータを書き込む。当然このときも
ＦＤから読み込んだデータとＳＲＡＭ　１２に書き込む
データの整合チエツクを行うべきである。

チエツクの結果問題無ければ再びＳＲＡＭ　Ｊ　２はレ
ジスタ１５によυ書き込み禁止状態とし、以下ＳＲＡＭ
１２が正常な場合と同様の処理を続ける。チエツクの結
果問題あれば、適当なエラー処理を行う。

通常の動作においてレジスタ１４やレジスタ１５は、ユ
ーザからの不当な（あるいは誤った）アクセスから保護
しなければならない。なぜならこれらのレジスタは常に
、正常なりＩＯ８の動作を防げる原因とな夛得るからで
ある。これらのレジスタを保護するのがプロテクト回路
（Ｊ６，１７）である。プロテクトの方法もいろいろ考
えられる。もっとも確実なのは［−度プロテクトｔ−掛
けると、電源をＯＦＦ’にしない限り二度とレジスタ１
４゜１５をアクセスできない」方式であるが、この方式
は例えば、システム立上がり後ＫＢＩＯＳを入れ換えよ
うと思りてもできない。この場合、プロテクトが掛かっ
て処理がＢｉＯ２に移る前に何等かの手段で上記のよう
なＳＲＡＭ　２２へのインストロールが実行できるよう
にしておかなければならない。

別の方式としては、一連の決められたレジスタアクセス
シーケンスを行うことにより、プロテクトを掛けたシ、
解除する方式が考えられる。このシーケンスは例えば、
一つ（おるいは複数）の特定のレジスタに一つ（あるい
は複数）の「鍵」を書き込むことによシ行われる。この
方式は「鍵」を知らないユーザにとっては、レジスタ１
４゜１５をアクセスできず、「鍵」を知っているアプリ
ケージ璽ンソフト（例えばＢｉＯ２を入れ換えるソフト
）はこれらレジスタをアクセスできることになる。ここ
で「鍵」はユーザの「偶然による」設定で開かないよう
なものにしておかなければならない。ただ、実際にはそ
れほど複雑なものである必要はなく、一つ（あるレジス
タに、ある値を書き込む）だけでも構わない。

［発明の効果コ以上説明のように本発明に従えば、バグ修正やパージラ
ンアップなどを行う場合でもハードウェアをいじること
なくソフトウェア的な方法でそれを置き換えられる。こ
の時通常の使用状態ではＲＡＭであることを意識させな
い（すなわち従来のＲＯＭと同じ扱いができる）。また
、ＳＲＡＭ内に格納されるＢｉＯ２は、従来ＲＯＭとし
て使用してきたＢｉＯ２と同じものでよい（なんら手を
加える必要はない。）更に、システム構成やアプリケー
ジｌンプログラムに合った、最適のＢｉＯ２を用いるこ
とができる。

などの効果がある。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図、第２図は本
発明実施例の動作を説明するために弓用した図であシ、
ＣＰＵのメモリ空間及び命令実行シーケンスを概念的に
光現した図である。１１・・・ＲＯＭ、７２・・・スタティックＲ）ＪＡ、
１３・・・バッテリバックアップ回路、１４，１５．１
６・・・フリラグフロップ、１２・・・オアｒ−ト。要求第１図

Claims

【特許請求の範囲】

システムの立上がり時のみ使用され、ＢＩＯＳ（基本入
出力制御システム）による制御を有効にするための一連
のシーケンスを含むプログラムが格納されたＲＯＭと、
上記ＢＩＯＳの写しが格納されるＲＡＭと、電源ＯＦＦ
時に上記ＲＡＭの記憶内容を保持するバッテリバックア
ップ回路と、電源ＯＮと共に上記ＲＯＭによる制御を有
効とし、ＢＯＭに格納された命令によって上記ＲＡＭに
よる制御を有効とするようプログラマブルに設定される
第一のレジスタと、上記ＲＡＭに対する書き込み動作を
許可もしくは禁止するようにプログラマブルに設定され
る第二のレジスタと、上記第一、第二のレジスタに対す
る不当なアクセスから保護するプロテクト回路とを具備
し、電源ＯＮと共に上記ＲＯＭ内のプログラムを実行し
、電源ＯＦＦ時にバッテリーバックアップされていた上
記ＲＡＭ内に正当なＢＩＯＳが格納されている場合には
それを実行を移し、そうでない場合には正当なＢＩＯＳ
を上記ＲＡＭへインストールし、その内容を実行するこ
とを特徴とするパーソナルコンピュータ。