JPH02230806A - Amplifier circuit for hall element detection signal - Google Patents

Amplifier circuit for hall element detection signal

Info

Publication number
JPH02230806A
JPH02230806A JP1051759A JP5175989A JPH02230806A JP H02230806 A JPH02230806 A JP H02230806A JP 1051759 A JP1051759 A JP 1051759A JP 5175989 A JP5175989 A JP 5175989A JP H02230806 A JPH02230806 A JP H02230806A
Authority
JP
Japan
Prior art keywords
collector
voltage
current
transistors
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1051759A
Other languages
Japanese (ja)
Inventor
Kenji Otani
憲司 大谷
Fumihiko Ito
文彦 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP1051759A priority Critical patent/JPH02230806A/en
Publication of JPH02230806A publication Critical patent/JPH02230806A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To improve the driving characteristic of a motor by amplifying an inputted start voltage signal of a Hall element in the state without any offset and amplifying the signal to the post-stage. CONSTITUTION:A current 11 flows to a collector of a transistor(TR) Q5 in response to a voltage inputted between bases of TRs Q5, Q6 Let a base-emitter voltage of TRs Q1-Q4 be Vf, then a voltage Vf is applied between the collector and emitter of TRs Q2, Q3 respectively because the collector and the base of the TRs Q2, Q3 are connected respectively. Since the emitter-base voltage of the TR Q4 is Vf and a voltage 2Vf is applied between the collector of the TR Q3 and the emitter of the TR Q1, a voltage vf is applied between the collector and the emitter of the TR Q1 finally. Since the voltage is constant regardless of the circuit of the next stage through which a current I2 flows, the Early's effect is not caused, and the ratio of the I1 to I2 is accurately 1:1 when the emitter area ratio of the TRs Q1,Q2 is 1:1. Thus, the drive characteristic of the motor is improved.

Description

【発明の詳細な説明】 (al産業上の利用分野 この発明は、DCモータの磁極位置などを検出するホー
ル素子の検出信号を増幅する回路に関する。
DETAILED DESCRIPTION OF THE INVENTION (Al Industrial Field of Application) The present invention relates to a circuit for amplifying a detection signal of a Hall element for detecting the position of a magnetic pole of a DC motor.

(b)従来の技術 一般に、DCモータを制御する回路は、ホール素子によ
るロータの磁極検出信号を増幅する増幅回路、増幅され
た磁極検出信号から所定の駆動波形を合成する波形合成
回路、およびその波形に基づきステータのコイルを駆動
する駆動回路から構成される。
(b) Prior art In general, a circuit that controls a DC motor includes an amplifier circuit that amplifies a rotor magnetic pole detection signal generated by a Hall element, a waveform synthesis circuit that synthesizes a predetermined drive waveform from the amplified magnetic pole detection signal, and the like. It consists of a drive circuit that drives the stator coil based on the waveform.

前記ホール素子の検出信号を増幅する従来の増幅回路の
例を第3図に示す。第3図においてQ7およびQ8はそ
れぞれPNP型トランジスタであり、ベース間とエミッ
タ間がそれぞれ共通接続され、Q7のベース−コレクタ
間が接続されている.またQ8のコレクタには電流源が
接続されている。このQ7およびQ8によりカレントミ
ラー回路が構成されている。Q5,Q6はともにNPN
型トランジスタであり、そのエミッタが共通接続されて
電流源に接続されている。トランジスタQ5およびQ6
のベース間には入力端子INIおよびIN2からホール
素子の検出信号が入力される。このトランジスタQ5お
よびQ6は差動増幅回路を構成している。
FIG. 3 shows an example of a conventional amplifier circuit that amplifies the detection signal of the Hall element. In FIG. 3, Q7 and Q8 are each PNP type transistors, and their bases and emitters are commonly connected, and the base and collector of Q7 are connected. Further, a current source is connected to the collector of Q8. A current mirror circuit is configured by Q7 and Q8. Both Q5 and Q6 are NPN
type transistors whose emitters are commonly connected to a current source. Transistors Q5 and Q6
A detection signal of the Hall element is inputted between the bases of the input terminals INI and IN2. These transistors Q5 and Q6 constitute a differential amplifier circuit.

このような回路構成によって入力端子INI−IN2間
に入力される電圧に応じた電流がQ7のコレクタ電流と
して流れ、カレントミラー比が1=1であればQ8に同
じ値のコレクタ電流が流れ、これが出力端子OUTに出
力される。
With this circuit configuration, a current corresponding to the voltage input between the input terminals INI and IN2 flows as the collector current of Q7, and if the current mirror ratio is 1=1, the collector current of the same value flows to Q8, and this It is output to the output terminal OUT.

(C)発明が解決しようとする課題 ところが、第3図に示した従来のホール素子検出信号増
幅回路においては、出力にオフセットが生じる場合があ
った。すなわち、カレントミラ−回路の入力側のトラン
ジスタQ7についてはベース−コレクタ間が接続されて
いるため、コレクタ;エミッタ間電圧はベースーエミッ
タ間電圧に固定され大きく変動することはないが、出力
側トランジスタQ8については後段に接続される回路に
よってそのコレクターエミッタ間の印加電圧が大きく変
動する。従って、Q8のコレクターエミッタ間の印加電
圧がQ7のコレクターエミッタ間印加電圧に等しくなけ
れば、アーリー効果によってQ7のコレクタ電流とQ8
のコレクタ電流に差が生じ、出力電流Ioにオフセット
が生じる。特に、PNP型トランジスタの場合、半導体
基板上にいわゆるラテラルPNP型トランジスタとして
設けられ、h0.特性が悪いため、その影響が大きい。
(C) Problems to be Solved by the Invention However, in the conventional Hall element detection signal amplification circuit shown in FIG. 3, an offset may occur in the output. In other words, since the base and collector of the transistor Q7 on the input side of the current mirror circuit are connected, the voltage between the collector and emitter is fixed at the voltage between the base and emitter and does not vary greatly. Regarding Q8, the voltage applied between its collector and emitter varies greatly depending on the circuit connected to the subsequent stage. Therefore, if the voltage applied between the collector and emitter of Q8 is not equal to the voltage applied between the collector and emitter of Q7, the collector current of Q7 and Q8
A difference occurs in the collector current of , and an offset occurs in the output current Io. In particular, in the case of a PNP transistor, it is provided on a semiconductor substrate as a so-called lateral PNP transistor, and h0. Due to its poor characteristics, its influence is large.

また、Q8のベース電流はQ5側へ流れるため、Q7と
Q8のエミッタ面積比が1:1であっても、出力電流1
oはQ8のベース電流分だけ減少する。特にラテラルP
NP型トランジスタの場合、電流増幅率1’lfaが低
いので、その誤差は大きくなる。
Also, since the base current of Q8 flows to the Q5 side, even if the emitter area ratio of Q7 and Q8 is 1:1, the output current
o decreases by the base current of Q8. Especially the lateral P
In the case of an NP type transistor, the current amplification factor 1'lfa is low, so the error becomes large.

第4図および第5図は入出力特性のオフセットによる影
響を示している。第4図は入力端子間にホール素子の検
出信号である略正弦波電圧信号Vinが入力されたとき
、出力電流1oに十方向にオフセットがかかった例を示
している。また、第5図はこれをDC的に表している。
4 and 5 show the influence of offset on input/output characteristics. FIG. 4 shows an example in which an offset is applied to the output current 1o in ten directions when a substantially sinusoidal voltage signal Vin, which is a detection signal of the Hall element, is input between the input terminals. Moreover, FIG. 5 represents this in terms of DC.

例えば3相のDCモータの場合、3個のホール素子を配
置し、各相ごとに第3図に示した増幅回路により磁極検
出信号を発生させ、3相分の磁極検出信号からコイルの
駆動波形を合成するが、ホール素子検出信号の増幅信号
にオフセ7}が含まれていると、合成後のモータ駆動用
信号にその影響が表れて、例えばトルクの変動(リップ
ル)や低下などが生じるという問題があった。
For example, in the case of a three-phase DC motor, three Hall elements are arranged, a magnetic pole detection signal is generated for each phase by the amplifier circuit shown in Figure 3, and the coil drive waveform is generated from the magnetic pole detection signal for the three phases. However, if the amplified signal of the Hall element detection signal contains an offset 7}, the effect will appear on the motor drive signal after synthesis, resulting in, for example, fluctuations (ripples) or reductions in torque. There was a problem.

この発明の目的は、人力されたホール素子の起電圧信号
をオフセットのない状態で増幅し、後段へ出力すること
によりモータの駆動特性を改善するホール素子検出信号
増幅回路を提供することにある。
An object of the present invention is to provide a Hall element detection signal amplification circuit that amplifies a manually input electromotive voltage signal of a Hall element without offset and outputs it to a subsequent stage, thereby improving the drive characteristics of a motor.

(d1課題を解決するための手段 この発明のホール素子検出信号増幅回路は、PNP型か
らなる第1〜第4のトランジスタを用い、第1および第
2のトランジスタのベース間とエミッタ間をそれぞれ共
通接続し、第3および第4のトランジスタのベース間を
共通接続し、第2および第3のトランジスタのベース−
コレクタ間をそれぞれ接続し、第1および第2のトラン
ジスタのコレクタを第3および第4のトランジスタのエ
ミッタにそれぞれ接続してなるカレントミラー回路と、 少なくとも2つのトランジスタからなり、一方のトラン
ジスタのコレクタを前記第3のトランジスタのコレクタ
に接続し、他方のトランジスタのコレクタを電源に接続
した差動増幅回路とを単一の半導体集積回路内に構成し
、 前記差動増幅回路に入力されるホール素子検出信号の電
圧に応じた電流を第4のトランジスタのコレクタより出
力させることを特徴としている。
(Means for Solving Problem d1) The Hall element detection signal amplification circuit of the present invention uses first to fourth transistors of PNP type, and has a common connection between the bases and emitters of the first and second transistors. The bases of the third and fourth transistors are connected in common, and the bases of the second and third transistors are connected in common.
a current mirror circuit consisting of at least two transistors, with the collectors of the first and second transistors connected to the emitters of the third and fourth transistors; A differential amplifier circuit connected to a collector of the third transistor and a collector of the other transistor connected to a power supply is configured in a single semiconductor integrated circuit, and a Hall element that is input to the differential amplifier circuit is detected. It is characterized in that a current corresponding to the voltage of the signal is output from the collector of the fourth transistor.

(e)作用 この発明の構成例を第1図に示す。第1図においてQ1
〜Q4がこの発明に係るPNP型からなる第1〜第4の
トランジスタであり、Q5およびQ6がこの発明に係る
差動増幅回路を構成している。このような回路構成であ
るため、Q5およびQ6のベース間に入力される電圧に
応じてQ5のコレクタに電流■1が流れる。ここでトラ
ンジスタQ1〜Q4においてベースーエミッタ間電圧を
Vfとすれば、Q2およびQ3のコレクターベース間が
それぞれ接続されているため、Q2およびQ3のコレク
ターエミッタ間にはそれぞれVfが印加される。またQ
4のエミッターベース間電圧がVfであり、Q3のコレ
クタとQ1のエミッタ間に2Vfが印加されるため、結
局Q1のコレクターエミッタ間にもVfが印加される。
(e) Operation An example of the structure of this invention is shown in FIG. In Figure 1, Q1
Q4 are the first to fourth transistors of the PNP type according to the present invention, and Q5 and Q6 constitute the differential amplifier circuit according to the present invention. Because of this circuit configuration, current 1 flows through the collector of Q5 in response to the voltage input between the bases of Q5 and Q6. Here, if the base-emitter voltage in the transistors Q1 to Q4 is Vf, since the collector bases of Q2 and Q3 are connected, Vf is applied between the collector emitters of Q2 and Q3, respectively. Also Q
Since the emitter-base voltage of Q4 is Vf, and 2Vf is applied between the collector of Q3 and the emitter of Q1, Vf is also applied between the collector and emitter of Q1.

この電圧は■2が流れる次段の回路にかかわらず一定で
あるため、前述のアーリー効果による影響を受けず、Q
1と02のエミッタ面積比が1:1であればI1と12
の比も正確に1=1となる。
Since this voltage is constant regardless of the next stage circuit through which ■2 flows, it is not affected by the early effect mentioned above, and Q
If the emitter area ratio of 1 and 02 is 1:1, I1 and 12
The ratio is also exactly 1=1.

また、Q4のベース電流が■1の一部として流れるが、
Q1のベース電流はQ4により引き込まれる。従ってQ
4のベース電流が■1側に流れることによる誤差は略Q
4の電流増幅率分の1に低減される。
Also, the base current of Q4 flows as part of ■1, but
The base current of Q1 is drawn by Q4. Therefore Q
The error due to the base current of 4 flowing to the ■1 side is approximately Q
The current amplification factor is reduced to 1/4.

従って、ホール素子の起電圧に応じて流れる電流I1に
対してオフセントのない状態で電流■2が出力される。
Therefore, the current 2 is output without offset from the current I1 flowing in accordance with the electromotive voltage of the Hall element.

(f)実施例 この発明の実施例であるホール素子検出信号増幅回路の
回路図を第2図に示す。図に示すようにトランジスタQ
lおよびQ2のベース間とエミッタ間をそれぞれ共通接
続し、トランジスタQ3およびQ4のベース間を共通接
続し、Q2およびQ3のベース−コレクタ間をそれぞれ
接続し、Q1およびQ2のコレクタをQ3およびQ4の
エミッタにそれぞれ接続することによってカレントミラ
一回路を構成している。また、トランジスタQ5および
Q6のエミッタ間を共通接続するとともに電流源1に接
続し、Q5のコレクタをQ3のコレクタに接続し、Q6
のコレクタを電源に接続している。この2つのトランジ
スタQ5およびQ6により差動増幅回路を構成している
。さらに前記トランジスタQ4のコレクタに電流源2を
接続している.ここで、電流源1に流れる電流は電流源
2に流れる電流の2倍となるように電流源の回路を構成
している。
(f) Embodiment FIG. 2 shows a circuit diagram of a Hall element detection signal amplification circuit which is an embodiment of the present invention. Transistor Q as shown in the figure
The bases and emitters of transistors Q3 and Q2 are commonly connected, the bases and collectors of transistors Q2 and Q3 are connected, and the collectors of Q1 and Q2 are connected to the collectors of Q3 and Q4. By connecting each to the emitter, a current mirror circuit is constructed. Also, the emitters of transistors Q5 and Q6 are commonly connected and connected to current source 1, the collector of Q5 is connected to the collector of Q3, and the emitters of transistors Q6
collector is connected to the power supply. These two transistors Q5 and Q6 constitute a differential amplifier circuit. Further, a current source 2 is connected to the collector of the transistor Q4. Here, the current source circuit is configured such that the current flowing through the current source 1 is twice the current flowing through the current source 2.

2つの入力端子INI−IN2間にはホール素子3が接
続され、その入力電圧Vinに応じてQ5にコレクタ電
流I1が流れる。これによりQ4にベース電流が流れ、
Q1およびQ2のベース電位が引き込まれる。Q1およ
びQ2のエミッターベース間電位は等しいため、電流I
Iに等しい電流はQ2およびQ4に流れ、電流1oが出
力端子OUTから出力される。このとき01〜Q3のコ
レクターエミッタ間に印加される電圧はエミッタベース
間電圧Vfに等しく、一定であるため、出力端子OUT
に接続される波形合成回路などの回路構成にかかわらず
アーリー効果による影響を受けない。また、前述したよ
うにQ4のベース電流は極めて小さく、Q4のベース電
流がIl側に流れることによる出力電流toの電流低下
分は極めて小さくなる。一方、差動増幅回路を構成する
ZつのトランジスタQ5およびQ6は半導体基板の上に
近接配置されるため、電流増幅率などの特性を揃えるこ
とができる。これによりホール素子3の起電圧に応じた
電流Ifがオフセットのない状態でそのまま出力電流I
Oとして次段の波形合成回路へ出力される。
A Hall element 3 is connected between two input terminals INI and IN2, and a collector current I1 flows through Q5 according to the input voltage Vin. This causes base current to flow through Q4,
The base potentials of Q1 and Q2 are pulled. Since the emitter-base potentials of Q1 and Q2 are equal, the current I
A current equal to I flows through Q2 and Q4, and a current 1o is output from the output terminal OUT. At this time, the voltage applied between the collector emitters of 01 to Q3 is equal to the emitter-base voltage Vf and is constant, so the output terminal OUT
It is not affected by the Early effect regardless of the circuit configuration of the waveform synthesis circuit connected to the circuit. Further, as described above, the base current of Q4 is extremely small, and the amount of current decrease in the output current to due to the base current of Q4 flowing to the Il side is extremely small. On the other hand, since the Z transistors Q5 and Q6 constituting the differential amplifier circuit are arranged close to each other on the semiconductor substrate, characteristics such as current amplification factor can be made uniform. As a result, the current If corresponding to the electromotive voltage of the Hall element 3 is changed to the output current I without any offset.
It is output as O to the next stage waveform synthesis circuit.

(g)発明の効果 以上のようにこの発明によれば、差動増幅回路に接続さ
れるカレントミラー回路によるオフセットが除去される
ため、波形合成回路により適正な駆動用波形信号が合成
され、モータの回転特性が改善される。
(g) Effects of the Invention As described above, according to the present invention, since the offset caused by the current mirror circuit connected to the differential amplifier circuit is removed, an appropriate driving waveform signal is synthesized by the waveform synthesis circuit, and the motor The rotational characteristics of are improved.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の構成例を示す回路図である。第2図
はこの発明の実施例であるホール素子検出信号増幅回路
の回路図である。第3図は従来のホール素子検出信号増
幅回路の回路図である。第4図および第5図は従来の回
路により生じるオフセント例を示す図である。 Q1〜Q4一第1〜第4のトランジスタ、(Q5+Q6
) ー差動増幅回路、 3−ホール素子。
FIG. 1 is a circuit diagram showing an example of the configuration of the present invention. FIG. 2 is a circuit diagram of a Hall element detection signal amplification circuit according to an embodiment of the present invention. FIG. 3 is a circuit diagram of a conventional Hall element detection signal amplification circuit. FIGS. 4 and 5 are diagrams showing examples of offsets caused by conventional circuits. Q1 to Q4 - first to fourth transistors, (Q5+Q6
) -Differential amplifier circuit, 3-Hall element.

Claims (1)

【特許請求の範囲】[Claims] (1)PNP型からなる第1〜第4のトランジスタを用
い、第1および第2のトランジスタのベース間とエミッ
タ間をそれぞれ共通接続し、第3および第4のトランジ
スタのベース間を共通接続し、第2および第3のトラン
ジスタのベース−コレクタ間をそれぞれ接続し、第1お
よび第2のトランジスタのコレクタを第3および第4の
トランジスタのエミッタにそれぞれ接続してなるカレン
トミラー回路と、 少なくとも2つのトランジスタからなり、一方のトラン
ジスタのコレクタを前記第3のトランジスタのコレクタ
に接続し、他方のトランジスタのコレクタを電源に接続
した差動増幅回路とを単一の半導体集積回路内に構成し
、 前記差動増幅回路に入力されるホール素子検出信号の電
圧に応じた電流を第4のトランジスタのコレクタより出
力させるホール素子検出信号増幅回路。
(1) Using the first to fourth transistors of PNP type, the bases and emitters of the first and second transistors are commonly connected, and the bases of the third and fourth transistors are commonly connected. , a current mirror circuit configured by connecting the bases and collectors of the second and third transistors, respectively, and connecting the collectors of the first and second transistors to the emitters of the third and fourth transistors, respectively; a differential amplifier circuit consisting of two transistors, the collector of one transistor being connected to the collector of the third transistor, and the collector of the other transistor being connected to a power supply, in a single semiconductor integrated circuit; A Hall element detection signal amplification circuit that causes a collector of a fourth transistor to output a current according to a voltage of a Hall element detection signal input to the differential amplifier circuit.
JP1051759A 1989-03-02 1989-03-02 Amplifier circuit for hall element detection signal Pending JPH02230806A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1051759A JPH02230806A (en) 1989-03-02 1989-03-02 Amplifier circuit for hall element detection signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1051759A JPH02230806A (en) 1989-03-02 1989-03-02 Amplifier circuit for hall element detection signal

Publications (1)

Publication Number Publication Date
JPH02230806A true JPH02230806A (en) 1990-09-13

Family

ID=12895875

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1051759A Pending JPH02230806A (en) 1989-03-02 1989-03-02 Amplifier circuit for hall element detection signal

Country Status (1)

Country Link
JP (1) JPH02230806A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5657318A (en) * 1979-10-16 1981-05-19 Matsushita Electric Ind Co Ltd Current miller circuit
JPS6075107A (en) * 1983-10-01 1985-04-27 Rohm Co Ltd Amplifier for hall element

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5657318A (en) * 1979-10-16 1981-05-19 Matsushita Electric Ind Co Ltd Current miller circuit
JPS6075107A (en) * 1983-10-01 1985-04-27 Rohm Co Ltd Amplifier for hall element

Similar Documents

Publication Publication Date Title
EP0572162A2 (en) Sense FET and fast amplifier
JPH04304188A (en) Speed controller for dc brushless motor
JPS6212691B2 (en)
US4383205A (en) Motor drive amplifier
JP2750788B2 (en) Motor control circuit and motor control device
JPH02230806A (en) Amplifier circuit for hall element detection signal
JPS5828833B2 (en) Dendokinokudou Cairo
JPH02230807A (en) Hall element detection signal amplifier circuit
JP3333318B2 (en) Output transistor saturation prevention circuit
JP2560107B2 (en) Drive circuit for DC motor
JPH0411042B2 (en)
JPS62227204A (en) Differential amplifier
JPH0527351B2 (en)
JP2653495B2 (en) Feedback control amplifier circuit
JPH05215784A (en) Load current sampling art
JP3355648B2 (en) Motor drive
JPH0151207B2 (en)
JPS6329519B2 (en)
JPH021868Y2 (en)
JPH082009B2 (en) Amplifier circuit
JP3043183B2 (en) Current divider circuit
JPS6121857Y2 (en)
JPS60235515A (en) Operational amplifier
JP2560107C (en)
JPH04596Y2 (en)